JP2022053271A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022053271A
JP2022053271A JP2020160019A JP2020160019A JP2022053271A JP 2022053271 A JP2022053271 A JP 2022053271A JP 2020160019 A JP2020160019 A JP 2020160019A JP 2020160019 A JP2020160019 A JP 2020160019A JP 2022053271 A JP2022053271 A JP 2022053271A
Authority
JP
Japan
Prior art keywords
stacking direction
laminated body
ceramic capacitor
thickness
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020160019A
Other languages
English (en)
Inventor
泰之 嶌田
Yasuyuki Touden
啓 田中
Hiroshi Tanaka
進一 幸川
Shinichi Kokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020160019A priority Critical patent/JP2022053271A/ja
Priority to US17/479,055 priority patent/US11967461B2/en
Publication of JP2022053271A publication Critical patent/JP2022053271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】基板へ実装時の姿勢が安定した積層セラミックコンデンサを提供する積層セラミックコンデンサを提供する。【解決手段】本発明の積層セラミックコンデンサ1は、層状に交互に積層された複数の誘電体14及び複数の内部電極15を有し、積層方向Tと交差する長さ方向Lに相対する2つの端面C、及び、前記積層方向T及び前記長さ方向Lと交差する幅方向に相対する2つの側面が設けられた積層体2と、前記積層体2の前記端面Cにそれぞれ配置された2つの外部電極3と、を備え、前記積層セラミックコンデンサ1における前記積層方向Tに設けられた相対する2つの主面Sの少なくとも一方において、前記主面Sの中央部を挟んだ一方と他方とに、前記中央部から、前記主面Sの外周側に向かうにつれて、前記積層方向Tの厚みが厚くなるように盛り上がった、盛り上がり部Mがそれぞれ形成されている。【選択図】図2

Description

本発明は、積層セラミックコンデンサに関する。
近年、大容量且つ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、層状の誘電体と内部電極とが交互に積層された積層体の両端に、それぞれ外部電極が配置された構造を有する。
内部電極は、積層方向に隣り合う内部電極同士で互いに対向する対向部と、対向部から長手方向の一方の外部電極に接続される引き出し部と有する。ここで、引き出し部が引き出される方向は、隣り合う内部電極同士で交互になっている。また、対向部の幅方向の両側のサイドギャップの部分には電極が存在しない。
ゆえに、積層セラミックコンデンサは、対向部が積層されている領域に比べて、対向部の外周領域は、積層方向で厚みが薄くなっていた(特許文献1参照)。
特開2019-9463号公報号公報
しかし、積層セラミックコンデンサにおける外周領域の積層方向の厚みが薄くなると、積層セラミックコンデンサの基板へ実装時の姿勢が不安定となる。
本発明は、基板へ実装時の姿勢が安定した積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するために、本発明は、層状に交互に積層された複数の誘電体及び複数の内部電極を有し、積層方向と交差する長さ方向に相対する2つの端面、及び、前記積層方向及び前記長さ方向と交差する幅方向に相対する2つの側面が設けられた積層体と、前記積層体の前記端面にそれぞれ配置された2つの外部電極と、を備える積層セラミックコンデンサであって、前記積層セラミックコンデンサにおける前記積層方向に設けられた相対する2つの主面の少なくとも一方において、前記主面の中央部を挟んだ一方と他方とに、前記中央部から、前記主面の外周側に向かうにつれて、前記積層方向の厚みが厚くなるように盛り上がった、盛り上がり部がそれぞれ形成された、積層セラミックコンデンサを提供する。
本発明によれば、基板へ実装時の姿勢が安定した積層セラミックコンデンサを提供することができる。
実施形態の積層セラミックコンデンサ1の概略斜視図である。 実施形態の積層セラミックコンデンサ1の図1におけるII-II方向に切断した断面図である。 実施形態の積層セラミックコンデンサ1の図1におけるIII-III方向に切断した断面図である。 内層部11の積層状態を説明する分解斜視図である。 積層セラミックコンデンサ1の製造方法を説明するフローチャートである。 セラミックグリーンシート101の表面に内部電極15となる内部電極パターン103が印刷された素材シート203の斜視図である。 素材シート203上にセラミックペースト102が配置された状態を示す斜視図である。 図7の部分断面図である。 素材シート203の積層状態を説明する図である。
以下、本発明の実施形態の積層セラミックコンデンサ1について説明する。図1は、実施形態の積層セラミックコンデンサ1の概略斜視図である。図2は、実施形態の積層セラミックコンデンサ1の図1におけるII-II方向に切断した断面図である。図3は、実施形態の積層セラミックコンデンサ1の図1におけるIII-III方向に切断した断面図である。
(積層セラミックコンデンサ1)
積層セラミックコンデンサ1は、積層体2と積層体2の両端に設けられた一対の外部電極3とを備える。積層体2は、層状の誘電体14と層状の内部電極15とを複数組含む内層部11と、外層部12とを備える。
なお、以下の説明では、積層セラミックコンデンサ1の向きを表わす用語として、積層セラミックコンデンサ1において、誘電体14と内部電極15とが積層されている方向を積層方向Tとする。積層セラミックコンデンサ1において、積層方向Tと交差し、一対の外部電極3が設けられている方向を長さ方向Lとする。長さ方向L及び積層方向Tのいずれにも交差する方向を幅方向Wとする。なお、実施形態においては、積層方向Tと、長さ方向Lと、幅方向Wとは、互いに直交している。
また、図2は、積層セラミックコンデンサ1の長さ方向Lと積層方向Tとを通るLT断面(第2断面)であり、図3は、積層セラミックコンデンサ1の幅方向Wと積層方向Tとを通るWT断面(第1断面)である。
さらに、以下の説明において、積層体2の6つの外表面のうち、積層方向Tに相対する一対の外表面を第1積層体主面Aaと第2積層体主面Abとし、幅方向Wに相対する一対の外表面を第1側面Baと第2側面Bbとし、長さ方向Lに相対する一対の外表面を第1端面Caと第2端面Cbとする。
なお、第1積層体主面Aaと第2積層体主面Abとを特に区別して説明する必要のない場合、まとめて積層体主面Aとし、第1側面Baと第2側面Bbとを特に区別して説明する必要のない場合、まとめて側面Bとし、第1端面Caと第2端面Cbとを特に区別して説明する必要のない場合、まとめて端面Cとして説明する。
さらに、積層セラミックコンデンサ1全体としての第1積層体主面Aa側の面を第1主面Sa、第2積層体主面Ab側の面を第2主面Sbとし、特に区別して説明する必要のない場合、まとめて主面Sとして説明する。
また、内層部11の第1積層体主面Aa側の面を第1内層部主面Na、第2積層体主面Ab側の面を第2内層部主面Nbとし、特に区別して説明する必要のない場合、まとめて内層部主面Nとして説明する。
(積層体2)
積層体2は、内層部11と、内層部11の積層方向Tの両側に配置される外層部12とを備える。積層体2の寸法は、特に限定されないが、長さ方向L寸法が0.2mm以上10mm以下、幅方向W寸法が0.1mm以上10mm以下、積層方向T寸法が0.1mm以上5mm以下であることが好ましい。
(内層部11)
内層部11は、積層方向Tに沿って交互に積層された誘電体14と内部電極15とを複数組含む。
(内部電極15)
内部電極15は、複数の第1内部電極15Aと、複数の第2内部電極15Bとを備える。第1内部電極15Aと第2内部電極15Bとは交互に配置されている。なお、第1内部電極15Aと第2内部電極15Bとを特に区別して説明する必要のない場合、まとめて内部電極15として説明する。
内部電極15は、たとえばNi、Cu、Ag、Pd、Ag-Pd合金、Au等に代表される金属材料により形成されていることが好ましい。内部電極15の枚数は、第1内部電極15A及び第2内部電極15Bを合わせて15枚以上200枚以下であることが好ましい。
内部電極15は、対向部15aと、対向部15aから端面Cまで延びて外部電極3に接続される引き出し部15bとを有している。
(誘電体14)
誘電体14は、セラミック材料で製造されている。セラミック材料としては、たとえば、BaTiOを主成分とする誘電体セラミックが用いられる。また、セラミック材料として、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等の副成分のうちの少なくとも一つを添加したものを用いてもよい。なお、誘電体14の枚数は、上部外層部12a及び下部外層部12bも含めて15枚以上700枚以下であることが好ましい。
図4は、内層部11の積層状態を説明する分解斜視図である。後に詳述するが、積層セラミックコンデンサ1の製造時において、誘電体14となるセラミックグリーンシート101に内部電極15となる内部電極パターン103が印刷された素材シート203上の、内部電極パターン103が配置されていない領域に、セラミックペースト102が印刷されている。そして、セラミックペースト102は、内部電極15の周縁部も覆っている。この内部電極15の周縁部にセラミックペースト102が印刷された素材シート203を積層したものが内層部11となる。
このように、セラミックペースト102が内部電極15の周縁部を覆って内部電極15とオーバーラップしているので、図2及び図3に示すように、内層部主面Nには、中央部を挟んだ一方と他方とに、中央部から内層部主面Nの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、内層盛り上がり部MNがそれぞれ形成されている。
すなわち、内層盛り上がり部MNは、内層部主面Nにおける、内部電極15の幅方向Wの両端部の位置に形成され、内層部主面Nにおける長さ方向Lに延びている。
また、内層盛り上がり部MNは、内層部主面Nにおける、対向部15aの、長さ方向Lの両端部の位置にも形成され、内層部主面Nにおける幅方向Wに延びている。
(外層部12)
外層部12は、内層部11の一方に配置される上部外層部12aと、内層部11の積層方向Tの他方に側に配置される下部外層部12bとを備える。上部外層部12aと下部外層部12bとを特に区別して説明する必要がない場合、合わせて外層部12として説明する。
外層部12は、内層部11の誘電体14と同じ材料で製造されている。そして、外層部12の厚みはたとえば20μm以下であり、10μm以下であることがより好ましい。
なお、上部外層部12a及び下部外層部12bは、内層部の積層方向の両側にそれぞれ一定の厚みG1及びG2で配置されている。実施形態ではG1及びG2は同じ厚みであるがこれに限定されず、異なっていてもよい。
このため、上部外層部12a及び下部外層部12bが配置された積層体2においても、内層盛り上がり部MNの影響で、積層体主面Aは、中央部を挟んだ一方と他方とに、中央部から、積層体主面Aの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、積層体盛り上がり部MSがそれぞれ形成されている。
すなわち、積層体盛り上がり部MSは、積層体主面Aにおける、積層方向Tの内部に内部電極15の幅方向Wの両端部が存在する位置に形成され、積層体主面Aにおける長さ方向Lに延びている。
また、積層体盛り上がり部MSは、積層体主面Aにおける、積層方向Tの内部に対向部15aの長さ方向Lの両端部が存在する位置にも形成され、積層体主面Aにおける幅方向Wに延びている。
(外部電極3)
第1内部電極15Aの引き出し部15bの端部は第1端面Caに露出し、第1外部電極3Aに電気的に接続されている。第2内部電極15Bの引き出し部15bの端部は第2端面Cbに露出し、第2外部電極3Bに電気的に接続されている。これにより、第1外部電極3Aと第2外部電極3Bとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。
また、外部電極3は、端面Cだけでなく、積層体主面A及び側面Bの端面C側の一部も覆い、積層体盛り上がり部MSの部分も覆っている。
そして、外部電極3が設けられた積層セラミックコンデンサ1においても、内層盛り上がり部MN及び積層体盛り上がり部MSの影響で、積層方向Tに設けられた相対する2つの主面Sにおいて、主面Sの中央部を挟んだ一方と他方とに、中央部から、主面Sの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、盛り上がり部Mがそれぞれ形成されている。
具体的には、盛り上がり部Mは、主面Sにおける、積層方向Tの内部に内部電極15の幅方向Wの両端部が存在する位置に形成され、主面Sにおける長さ方向Lに延びている。さらに、盛り上がり部Mは、主面Sにおける、積層方向Tの内部に対向部15aの長さ方向Lの両端部が存在する位置に形成され、主面Sにおける幅方向Wに延びている。
ここで、たとえば、積層セラミックコンデンサの外周部の厚みが中央部より薄い場合は、積層セラミックコンデンサを基板上に配置した時に、積層セラミックコンデンサが左右又は前後に揺動しやすく、姿勢が安定しない。
しかし、積層セラミックコンデンサ1によると、基板上に配置した時に、左右前後のいずれの方向においても揺動することなく、姿勢を安定させることができる。
また、端面Cに露出した内部電極15の引き出し部15bの端部は外部電極3で覆われている。ここで、外部電極3と積層体2との境界部から水分や水蒸気が侵入する可能性もある。しかし、実施形態において外部電極3は、端面Cだけでなく、積層体主面Aまで延びて積層体盛り上がり部MSの部分も覆っている。
したがって、仮に、主面S側から積層体2と外部電極3との境界部に水分が入り込んだ場合であっても、隙間の内部には積層体盛り上がり部MSが形成されている。したがって水分が積層体盛り上がり部MSを乗り越えて端面C側へと回り込んで内部電極15へ侵入することが困難となる。ゆえに、内部電極15と誘電体14との境界部への水分の侵入が抑制される。
また、実施形態の積層セラミックコンデンサ1は、図3に示すように、長さ方向Lの中央における外部電極3が設けられていない部分での、幅方向Wの中央部での積層方向Tの厚みT1、盛り上がり部Mにおける積層方向Tの厚みT2、としたときに、T1<T2であって、T2-T1は、外層部12の厚み、すなわちG1又はG2に対して4~40%である。
T2-T1は、外層部12の合計厚みに対して4%以上であるので、積層セラミックコンデンサ1の実装姿勢の安定性が十分に確保される。そして40%以下であるので、積層セラミックコンデンサ1は、厚みが極端に厚くならず、実装時のスペース効率を阻害することがない。
また、T2-T1は、具体的な値として2μm以上50μm以下である。T2-T1は、2μm以上であるので積層セラミックコンデンサ1の実装姿勢の安定性が十分に確保される。そして50μm以下であるので、積層セラミックコンデンサ1は、厚みが極端に厚くならず、実装時のスペース効率を阻害することがない。
さらに、実施形態では、図2に示すLT断面における、盛り上がり部Mの積層方向Tの厚みT4と、図3に示すWT断面における、盛り上がり部Mの積層方向Tの厚みT2との関係はT4<T2となる。
この理由は以下である。
すなわち、図2のLT断面で示す盛り上がり部Mにおいて、セラミックペーストの重なりが配置されるのは、一層おきの内部電極15である。図3のWT断面で示す盛り上がり部Mにおいて、セラミックペーストの重なりが配置されるは内部電極15の全層である。
ゆえに、図3のWT断面で示す盛り上がり部Mの厚みT2は、図2のLT断面で示す盛り上がり部Mの厚みT4より厚くなる。
また、図2に示すように積層体2の長さ方向Lの中央部における積層方向Tの厚みT3、長さ方向Lの両端部における積層方向Tの厚みT5、としたときに、
T5<T3<T4である。
(積層セラミックコンデンサ1の製造方法)
次に、実施形態の積層セラミックコンデンサ1の製造方法の一例について説明する。図5は、積層セラミックコンデンサ1の製造方法を説明するフローチャートである。
(内部電極パターン形成工程S1)
まず、誘電体14となるセラミックグリーンシート101に、導電性ペーストにより内部電極15となる内部電極パターン103を形成する。図6は、セラミックグリーンシート101の表面に内部電極15となる内部電極パターン103が印刷された素材シート203の斜視図である。
(セラミックグリーンシート101)
セラミックグリーンシート101は、セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形された帯状のシートである。
(内部電極パターン103)
内部電極パターン103は、たとえば、スクリーン印刷、グラビア印刷、凸版印刷等の印刷によって形成される。
ここで、内部電極パターン103は、セラミックグリーンシート101上において、その厚みによる段差104が形成される。実施形態で段差104は傾斜面である。
(オーバーラップ誘電体配置工程S2)
次いで、内部電極パターン103の厚みによる段差104を埋め、且つ内部電極パターン103の外周部にオーバーラップする誘電体層を形成するセラミックペースト102を素材シート203上に配置する。また、内部電極パターン103が形成される予定の外周部に誘電体層を形成するセラミックペースト102を素材シート203上に先に配置し、後から内部電極パターン103をオーバーラップするように内部電極を配置してもよい。
図7は、素材シート203上にセラミックペースト102が配置された状態を示す斜視図である。図8は、図7のX-Xに沿った断面図である。
なおセラミックペースト102は、たとえば、スクリーン印刷、グラビア印刷、凸版印刷等の印刷によって付与する。セラミックペースト102は、セラミックグリーンシート101の材料としての誘電体との成分比が異なっていてもよく、同じ成分比であってもよく、異なる成分を含むものであってもよい。
セラミックペースト102は、内部電極15の周縁部に所定幅で重なるように付与される。重なりの幅は、たとえば180μm以下であり、好ましくは、20~140μmである。
また、図8に示すように、内部電極パターン103の段差104は傾斜面であるので、セラミックペースト102は徐々に内部電極パターン103上に乗り上げる。ゆえに、セラミックペースト102の上面は滑らかになる。
(積層工程S3)
図9は素材シート203の積層状態を説明する図である。素材シート203は、図9に示すように、積層方向Tに隣り合う内部電極パターン103が、長さ方向Lに交互に位置がずれるように配置される。
さらに、複数枚積層された素材シート203の一方の側に、上部外層部12aとなる上部外層部用セラミックグリーンシート212が積み重ねられ、他方の側に下部外層部12bとなる下部外層部用セラミックグリーンシート213が積み重ねられる。
(マザーブロック形成工程S4)
続いて、上部外層部用セラミックグリーンシート212と、積み重ねられた複数の素材シート203と、下部外層部用セラミックグリーンシート213とを熱圧着してマザーブロックを形成する。
(マザーブロック分割工程S5)
次いで、マザーブロックを、図9に示す位置Zで切断する。なお、長さ方向Lの切断位置Zのみ示すが、積層体2は幅方向に延びる位置Zと直交する長さ方向Lにおいても切断され、矩形の積層体2が複数製造される。
この状態で、上述したように、内層部11における積層方向Tの外表面である内層部主面Nには、中央部を挟んだ一方と他方とに、中央部から、内層部主面Nの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、内層盛り上がり部MNがそれぞれ形成されている。
そして、積層体2においても、積層体主面Aは、中央部を挟んだ一方と他方とに、中央部から、積層体主面Aの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、積層体盛り上がり部MSがそれぞれ形成されている。
(外部電極形成工程S6)
次に、積層体2の両端部に外部電極3が形成される。
(焼成工程S7)
そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。これにより、外部電極3が積層体2に焼き付けられ、図1に示す積層セラミックコンデンサ1が製造される。
そして、積層セラミックコンデンサ1においても、積層方向Tに設けられた相対する2つの主面Sにおいて、主面Sの中央部を挟んだ一方と他方とに、中央部から、主面Sの外周側に向かうにつれて、積層方向Tの厚みが厚くなるように盛り上がった、盛り上がり部Mがそれぞれ形成される。
このように、盛り上がり部Mは、セラミックペースト102を内部電極15の周縁部を覆って内部電極15とオーバーラップさせることにより、主面Sにおける、積層方向Tの内部に内部電極15の幅方向Wの両端部が存在する位置と、積層方向Tの内部に対向部15aの長さ方向Lの両端部が存在する位置とに形成されている。したがって、盛り上がり部Mが、容易に且つ効率的に製造される。
また、盛り上がり部Mの高さは、オーバーラップさせたセラミックペースト102の量によって決定される。T2やT4は、オーバーラップするセラミックペースト102の量の調整によって、最適な値に調整される。
以上、本発明の実施形態について説明したが、本発明はこれに限定されず、たとえば以下に示すような種々の変形が可能である。
例えば、盛り上がり部Mは、本実施形態で説明したような、セラミックペースト102を内部電極15の周縁部を覆って内部電極15とオーバーラップさせる方法以外の方法でも実現可能である。例としては、盛り上がり部を有する外層部を使用することによっても実現可能である。また、セラミックペースト102を内部電極15の周縁部を覆って内部電極15とオーバーラップさせ、更に盛り上がり部を有する外層部を使用してもよい。
A 積層体主面
B 側面
C 端面
M 盛り上がり部
MS 積層体盛り上がり部
MN 内層部盛り上がり部
N 内層部主面
S 主面
T 積層方向
W 幅方向
1 積層セラミックコンデンサ
2 積層体
3 外部電極
11 内層部
12 外層部
14 誘電体
15 内部電極
15a 対向部
15b 引き出し部
100 印刷装置
101 セラミックグリーンシート
102 セラミックペースト
103 内部電極パターン
104 段差
203 素材シート

Claims (7)

  1. 層状に交互に積層された複数の誘電体及び複数の内部電極を有し、積層方向と交差する長さ方向に相対する2つの端面、及び、前記積層方向及び前記長さ方向と交差する幅方向に相対する2つの側面が設けられた積層体と、
    前記積層体の前記端面にそれぞれ配置された2つの外部電極と、
    を備える積層セラミックコンデンサであって、
    前記積層セラミックコンデンサにおける前記積層方向に設けられた相対する2つの主面の少なくとも一方において、
    前記主面の中央部を挟んだ一方と他方とに、前記中央部から、前記主面の外周側に向かうにつれて、前記積層方向の厚みが厚くなるように盛り上がった、盛り上がり部がそれぞれ形成された、
    積層セラミックコンデンサ。
  2. 前記盛り上がり部は、前記主面における、前記内部電極の前記幅方向の両端部が前記積層方向の内部に位置する部分に形成され、前記主面における前記長さ方向に沿って延びている、
    請求項1に記載の積層セラミックコンデンサ。
  3. 前記内部電極は、前記積層方向に隣り合う前記内部電極同士で対向する対向部と、前記対向部の前記長さ方向の一方から前記外部電極側に延びる引き出し部とを有し、
    前記盛り上がり部は、前記主面における、前記対向部の前記長さ方向の両端部が前記積層方向の内部に位置する部分に形成され、前記主面における前記幅方向に沿って延びている、
    請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記積層体は、複数の前記誘電体と複数の前記内部電極とが層状に交互に積層された内層部の前記積層方向の両側に外層部を備え、
    前記積層体の前記長さ方向の中央部における、前記幅方向と前記積層方向とを通る第1断面において、前記積層体の、
    前記幅方向の中央部での前記積層方向の厚みT1、
    前記盛り上がり部での前記積層方向の厚みT2、としたときに、
    T1<T2であって、T2-T1は、前記外層部の一方の厚みの4~40%である、
    請求項1から請求項3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記積層体の前記長さ方向の中央部における、前記幅方向と前記積層方向とを通る第1断面において、前記積層体の、
    前記幅方向の中央部での前記積層方向の厚みT1、
    前記盛り上がり部における前記積層方向の厚みT2、としたときに、
    T1<T2であって、T2-T1は、2μm以上50μm以下である、
    請求項1から請求項4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 前記積層体の前記長さ方向の中央部における、前記幅方向と前記積層方向とを通る第1断面において、前記積層体の、前記盛り上がり部における前記積層方向の厚みT2、とし、
    前記積層体の前記幅方向の中央部における、前記積層方向と前記長さ方向とを通る第2断面において、前記盛り上がり部における前記積層方向の厚みT4としたときに、
    T4<T2である、
    請求項1から請求項5のいずれか1項に記載の積層セラミックコンデンサ。
  7. 前記積層体における前記幅方向の中央部における、前記積層方向と前記長さ方向とを通る第2断面において、前記積層体の、
    前記長さ方向の中央部における前記積層方向の厚みT3、
    前記盛り上がり部における前記積層方向の厚みT4、
    前記長さ方向の両端部における前記積層方向Tの厚みT5、としたときに、
    T5<T3<T4である、
    請求項1から請求項6のいずれか1項に記載の積層セラミックコンデンサ。
JP2020160019A 2020-09-24 2020-09-24 積層セラミックコンデンサ Pending JP2022053271A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020160019A JP2022053271A (ja) 2020-09-24 2020-09-24 積層セラミックコンデンサ
US17/479,055 US11967461B2 (en) 2020-09-24 2021-09-20 Multilayer ceramic capacitor including raised portions thicker from middle portion towards outer periphery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020160019A JP2022053271A (ja) 2020-09-24 2020-09-24 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022053271A true JP2022053271A (ja) 2022-04-05

Family

ID=80741196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020160019A Pending JP2022053271A (ja) 2020-09-24 2020-09-24 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US11967461B2 (ja)
JP (1) JP2022053271A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022085196A (ja) * 2020-11-27 2022-06-08 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111489A (ja) * 2002-09-13 2004-04-08 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
KR101496814B1 (ko) * 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2017037930A (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP2017126629A (ja) * 2016-01-13 2017-07-20 株式会社村田製作所 積層セラミックコンデンサおよびそれを用いた複合電子部品
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6835561B2 (ja) * 2016-12-13 2021-02-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7125093B2 (ja) * 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7028416B2 (ja) * 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品
JP2019009463A (ja) 2018-09-14 2019-01-17 太陽誘電株式会社 積層セラミックコンデンサ
JP7103904B2 (ja) * 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
KR20210067334A (ko) * 2019-11-29 2021-06-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US11967461B2 (en) 2024-04-23
US20220093331A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2011238724A (ja) 電子部品
KR20210131241A (ko) 적층 세라믹 콘덴서
KR20100044132A (ko) 적층 콘덴서의 제조 방법
KR102649864B1 (ko) 적층 세라믹 콘덴서
KR20210131240A (ko) 적층 세라믹 콘덴서
US20220148807A1 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
KR20170109823A (ko) 커패시터 및 그 제조방법
JP2000353601A (ja) チップ型電子部品
JP7444008B2 (ja) 積層セラミックコンデンサ
JPH09153433A (ja) 積層電子部品の製造方法
JP2022053271A (ja) 積層セラミックコンデンサ
US20230162922A1 (en) Multilayer ceramic capacitor
JP2000277382A (ja) 多連型積層セラミックコンデンサ及びその製造方法
JP4287807B2 (ja) 積層型コンデンサ
JP2000340448A (ja) 積層セラミックコンデンサ
WO2014125930A1 (ja) セラミック電子部品およびその製造方法
JPH11214244A (ja) 積層セラミックコンデンサ
JP2000138127A (ja) 積層セラミックコンデンサ
WO2023233835A1 (ja) 積層セラミックコンデンサ
JP2001044059A (ja) 積層セラミックコンデンサ
US20230020333A1 (en) Multilayer ceramic capacitor