CN110875145B - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN110875145B
CN110875145B CN201910806226.3A CN201910806226A CN110875145B CN 110875145 B CN110875145 B CN 110875145B CN 201910806226 A CN201910806226 A CN 201910806226A CN 110875145 B CN110875145 B CN 110875145B
Authority
CN
China
Prior art keywords
internal electrodes
edge
multilayer capacitor
electrodes
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910806226.3A
Other languages
English (en)
Other versions
CN110875145A (zh
Inventor
姜素罗
朴柄圭
崔才烈
延龙震
朴廷珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180122623A external-priority patent/KR102126415B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110875145A publication Critical patent/CN110875145A/zh
Application granted granted Critical
Publication of CN110875145B publication Critical patent/CN110875145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电容器，所述多层电容器包括主体、多个内电极和外电极。所述主体的覆盖部的拐角具有曲面，在所述多个内电极中，设置在覆盖部中的内电极中的每个的宽度小于设置在中央部中的内电极的宽度，并且当从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘时，第五表面和第六表面中的每个的边缘Wg与第三表面和第四表面中的每个的边缘Tg满足0.8≤Tg/Wg≤1.2的条件。

Description

多层电容器
本申请要求于2018年8月29日在韩国知识产权局提交的第10-2018-0102002号韩国专利申请和于2018年10月15日在韩国知识产权局提交的第10-2018-0122623号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
电容器是一种可存储电力的装置。在电容器中，两个电极可被构造为彼此相对，从而当施加电压时，可在每个电极中累积电力。当施加直流电压时，可存储电力并且电流可在电容器中流动，当完成电力的存储时，可没有电流流动。当施加交流电时，电极的极性可交替并且交流电流可流动。
根据设置在电极之间的绝缘体的类型，可以有各种类型的电容器，诸如铝电解电容器(包括利用铝形成的电极并且包括位于电极之间的薄氧化膜)、钽电容器(使用钽作为电极的材料)、陶瓷电容器(在电极之间使用诸如钛酸钡的具有高介电常数的电介质)、多层陶瓷电容器(MLCC，在多层结构中，使用具有高介电常数的陶瓷作为设置在电极之间的电介质)、薄膜电容器(使用聚苯乙烯膜作为电极之间的电介质)等。
在不同类型的电容器中，多层陶瓷电容器可具有提高的温度特性和频率特性，并且可具有减小的尺寸，使得多层陶瓷电容器已经被越来越多地应用于诸如射频电路等的各个领域。
一般的多层陶瓷电容器可包括通过堆叠多个介电片形成的堆叠主体，具有不同极性的外电极可设置在堆叠主体的外部，交替地堆叠在堆叠主体中的内电极可分别电连接到外电极。
随着电子产品已经被设计为具有减小的尺寸和高集成密度，对在多层陶瓷电容器中实现减小的尺寸和高集成密度已经进行了大量的研究。具体地，为了在多层陶瓷电容器中实现高电容和减小的尺寸，已经进行了各种尝试，以通过减小介电层的厚度和层叠更多数量的介电层来改善内电极的连通性。
此外，在具有超高电容的多层陶瓷电容器的开发中，更为重要的是，确保包括堆叠在其中的薄介电层和更多数量的内电极的产品的可靠性。层数越多，因内电极和介电层的厚度之间的差异形成的台阶部分会进一步增加的越多。由于在用于压制主体的致密化工艺中介电层在横向方向上的伸长，这样的台阶部分可能引起电极端部的翘曲。
内电极的端部会弯曲，从而填充台阶部分，并且由于覆盖件凹陷以及边缘宽度减小，通过台阶部分形成的边缘部的空的空间可被去除。当通过台阶部分形成的空的空间被去除时，电容层伸长的也可与边缘宽度减小的一样多。由于内电极的不规则伸长，多层陶瓷电容器的诸如耐电压特性等的可靠性会降低。
为了解决上述问题，已经开发了一种切割主体的沿长度方向形成的两个侧表面并附着侧表面边缘部的方法，但是该方法会是复杂的，使得生产率会降低，并且当侧表面边缘部的厚度减小时，拐角边缘部的厚度也同时减小，使得耐湿可靠性会劣化。
发明内容
本公开的一方面旨在提供一种可具有增大的有效体积并且可确保耐湿可靠性的多层电容器。
根据本公开的一方面，提供了一种多层电容器，所述多层电容器包括：主体，具有堆叠多个介电层和多个内电极的堆叠结构，且所述多个介电层中的每个介于内电极之间；以及外电极，设置在所述主体的外部，并且电连接到所述多个内电极。所述主体包括中央部和覆盖部，所述覆盖部位于所述中央部的在所述多个介电层的堆叠方向上的上部和下部，所述主体包括使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面，所述主体的所述覆盖部的拐角是曲面的，在所述多个内电极中，设置在所述覆盖部中的内电极中的每个的宽度小于设置在所述中央部中的内电极的宽度。当从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘时，所述第五表面和所述第六表面中的每个的边缘Wg与所述第三表面和所述第四表面中的每个的边缘Tg满足0.8≤Tg/Wg≤1.2的条件。
在所述多个内电极中的设置在所述覆盖部中的内电极中，更靠近所述主体的所述第三表面或所述第四表面的内电极的宽度小于距离所述第三表面或所述第四表面更远的内电极的宽度。
所述多个内电极中的每个的宽度可以是在与连接所述第一表面和所述第二表面的方向垂直且与所述堆叠方向垂直的方向上获取的宽度。
所述覆盖部的所述第三表面连接到所述第五表面处和所述第三表面连接到所述第六表面处的拐角以及所述第四表面连接到所述第五表面处和所述第四表面连接到所述第六表面处的拐角可具有曲面。
所述覆盖部的曲面拐角中的每个的边缘δ可大于或等于所述第五表面和所述第六表面中的每个的边缘Wg，其中，从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘。
δ和Wg可满足1≤δ/Wg≤1.2的条件。
Wg可满足0.5μm≤Wg≤T/12的条件，其中，T是所述主体的在所述堆叠方向上的厚度。
所述覆盖部的曲面拐角中的每个的曲率半径R和所述主体的在所述堆叠方向上的厚度T可满足10μm≤R≤T/4的条件。
通过沿所述堆叠方向连接设置在所述主体的所述覆盖部中的多个所述内电极的端部而界定的虚拟表面可以是曲面，并且所述虚拟表面的曲率半径可与所述覆盖部的曲面拐角中的每个的曲率半径相同。
通过沿所述堆叠方向连接设置在所述主体的所述覆盖部中的多个所述内电极的端部而界定的虚拟表面可以是曲面，并且所述虚拟表面的曲率半径可小于所述覆盖部的曲面拐角中的每个的曲率半径。
当从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘时，所述覆盖部的曲面拐角中的每个的曲率半径可以是所述虚拟表面的曲率半径与所述覆盖部的所述曲面拐角的边缘δ之和。
当所述主体的围绕所述多个内电极的外围区域被定义为边缘区域时，所述边缘区域中的介电层的密度可小于所述主体的剩余区域中的介电层的密度。
所述边缘区域可包括具有不同的介电层的密度的至少两个层，在所述至少两个层中，邻近所述多个内电极的层中的介电层的密度可较高。
所述边缘区域可包括多个针型孔。
所述多个针型孔可按照与所述主体的外部形状对应的形状排列。
当每个行为所述多个针型孔按照与所述主体的外部形状对应的形状排列的形式时，所述多个针型孔可形成多个行。
所述多个行的孔密度可彼此不同，并且在所述多个行中，更靠近所述主体的外表面的区域的孔密度可高于其他区域的孔密度。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更加清楚地理解，在附图中：
图1是示出根据本公开的示例性实施例的多层电容器的外型的透视图；
图2和图4是示出沿图1中的I-I’线截取的多层电容器的截面图，在图4中，通过虚线标记了设置内电极的区域的轮廓；
图3是示出沿图1中的II-II’线截取的多层电容器的截面图；以及
图5至图14是根据本公开的示例性实施例的制造多层电容器的工艺。
具体实施方式
在下文中，将在下面参照附图描述本公开的实施例。
然而，本公开可以以多种不同的形式进行例示，并且不应被理解为限于这里所阐述的具体实施例。确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将把本公开的范围充分地传达给本领域技术人员。因此，为了清楚地描述，可夸大附图中元件的形状和尺寸。此外，将使用相同的标号来描述各个示例性实施例的附图中表示的在相同构思的范围内具有相同功能的元件。
在附图中，为了清楚地描述本公开，将省略不相关的描述，并且为了清楚地表示多个层和区域，可以放大厚度。将使用相同的标号来描述在相同构思的范围内具有相同功能的相同元件。此外，在整个说明书中，将理解的是，当部件“包括”元件时，该部件还可包括另外的元件，除非另外指明，否则不排除另外的元件。
图1是示出根据示例性实施例的多层电容器的外型的透视图。图2和图4是示出沿图1中的I-I’线截取的多层电容器的截面图，在图4中，通过虚线标记了设置内电极的区域的轮廓。图3是示出沿图1中的II-II’线截取的多层电容器的截面图。
参照图1至图4，示例性实施例的多层电容器100可包括主体110以及外电极131和132，主体110包括堆叠的介电层111以及多个内电极121和122，且介电层介于内电极121和122之间，并且主体110的覆盖部A1和A2可具有曲面拐角。此外，如图2中所示，在多个内电极121和122中，设置在覆盖部A1和A2中的内电极的宽度可比设置在中央部A3中的内电极的宽度窄。
主体110可具有多个介电层111层叠的形式，并且可通过层叠多个生片并烧结层叠的生片而获得。通过烧结工艺，多个介电层111可具有一体的形式。主体110的形状和尺寸以及多个层叠的介电层111的数量可不限于图中示出的示例。例如，如图1中所示，主体110可具有类似于六面体的形状。主体110可包括分别暴露内电极121和122的第一表面S1和第二表面S2、在多个介电层111的堆叠方向(Z)上彼此相对的第三表面S3和第四表面S4以及连接到第一表面S1、第二表面S2、第三表面S3和第四表面S4并且彼此相对的第五表面S5和第六表面S6。
主体110中包括的介电层111可包括具有高介电常数的陶瓷材料，例如，可包括诸如钛酸钡(BaTiO3)陶瓷的BT基材料。还可使用另外的公知的材料，只要可获得足够的电容即可。如果需要，介电层111除包括作为主要成分的陶瓷材料之外可进一步包括添加剂、有机溶剂、增塑剂、粘合剂、分散剂等。添加剂可包括金属元素，并且可在制造工艺过程中以金属氧化物的形式添加。作为金属氧化物添加剂的示例，可包括MnO2、Dy2O3、BaO、MgO、Al2O3、SiO2、Cr2O3和CaCO3中的至少一种。
内电极121和122可通过在陶瓷生片的一个表面上以特定厚度印刷包含导电金属的膏并烧结该膏而获得。在这种情况下，如图3中示出的示例中那样，多个内电极121和122可包括分别从主体110的彼此相对的第一表面S1和第二表面S2暴露的第一内电极121和第二内电极122。在这种情况下，内电极121和122可连接到不同的外电极131和132，使得内电极121和122在被驱动时可具有不同的极性，并且可通过设置于它们之间的介电层111彼此电绝缘。如图中所示，内电极121和122可具有均匀的厚度。在示例性实施例中，外电极131和132的数量和将外电极131和132连接到内电极121和122的方法可改变。作为内电极121和122的主要材料，可使用镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)等或它们的合金。
外电极131和132可设置在主体110的外部，并且可包括分别电连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。外电极131和132可通过在主体110上喷涂使用包括导电金属的材料制造的膏而形成。作为导电金属的示例，可以有镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或它们的合金。如果需要，外电极131和132可进一步包括镀层，以将多层电容器100安装在基板上。
在示例性实施例中，主体110的拐角可被构造为曲面以防止碎裂缺陷(chippingdefect)，设置在主体110的覆盖部A1和A2中的内电极121和122的宽度可被构造为相对地窄。示例性实施例中的主体110的结构特性也可不同地表示。例如，当从主体110的表面到多个内电极121和122中的最近的内电极的距离被定义为边缘(margin)时，覆盖部A1和A2的曲面拐角的边缘可大于或等于主体110的在宽度方向上获取的边缘。该构造将在随后进行描述。此外，示例性实施例中的主体110的结构特性可以以另外的形式进行表示。通过沿多个介电层111的堆叠方向连接设置在主体110的覆盖部A1和A2中的内电极121和122的端部而获得的虚拟表面可被构造为曲面。该构造也将在随后进行描述。
在示例性实施例中，可实现边缘的尺寸(厚度、宽度、曲面的曲率半径)的最佳示例，从而提高性能。通过实现这样的结构，可减小多层电容器100的尺寸，可确保较高水平的电容，并且可提高耐湿可靠性。在下面的描述中，将更详细地描述该构造。
主体110可包括中央部A3以及覆盖部A1和A2。覆盖部A1和A2可位于中央部A3的在多个介电层111的堆叠方向(附图中的Z方向)上的上部和下部。内电极121和122可设置在覆盖部A1和A2以及中央部A3中，并且设置在覆盖部A1和A2中的内电极中的每个的宽度可比设置在中央部A3中的内电极的宽度窄。在这种情况下，如图中所示，在多个内电极121和122中，设置在覆盖部A1和A2中的内电极距离主体110的表面越近，内电极可具有越窄的宽度。内电极121和122中的每个的宽度可被定义为在与连接第一表面S1和第二表面S2的方向(X方向)垂直并且与多个介电层111的堆叠方向(Z方向)垂直的方向上获取的宽度(即，在Y方向上获取的宽度)。
如上所述，主体110的覆盖部A1和A2的拐角可被构造为曲面，并且曲面拐角可减少多层电容器100的碎裂缺陷，并且可解决其他问题。例如，覆盖部A1和A2的第三表面S3连接到第五表面S5处和第三表面S3连接到第六表面S6处的拐角(图2中上部的拐角)以及第四表面S4连接到第五表面S5和第四表面S4连接到第六表面S6处的拐角(图2中下部的拐角)可被构造为曲面。
将参照图4描述主体110中的边缘的尺寸(厚度、宽度、曲面的曲率半径)的示例性最佳条件。在图4中，其中设置内电极的区域可被定义为内电极区域120，并且通过虚线来标记。在这种情况下，Z方向被定义为主体110的厚度方向，Y方向被定义为主体110的宽度方向，从而定义主体110的厚度T和宽度W。另外，X方向被定义为主体110的长度方向。
主体110的边缘可被定义为从主体110的表面到多个内电极中最近的内电极的距离。例如，覆盖部A1和A2的曲面拐角中的每个的边缘可以是δ。第五表面S5和第六表面S6中的每个的边缘可以是Wg，其可以是主体110的在宽度方向上获取的边缘。在示例性实施例中，曲面拐角的边缘δ可被构造为大于或等于在宽度方向上获取的边缘Wg。在一般的多层电容器中，由于内电极不对齐，因此可能难以形成宽度方向的边缘。为了解决该问题，可使用形成宽度方向的边缘的工艺。然而，在这样的结构中，可能难以充分确保主体110的曲面拐角的边缘δ，并且当主体110的尺寸减小且堆叠的内电极的数量增大时，耐湿可靠性会降低。
在示例性实施例中，设置在覆盖部A1和A2中的内电极121和122的总体宽度可被调节为使得内电极121和122可具有与主体110的曲面拐角相对应的形式。因此，可充分地确保曲面拐角的边缘δ，并且边缘δ可大于在宽度方向上获取的边缘Wg或与在宽度方向上获取的边缘Wg相同。曲面拐角的边缘δ和宽度方向的边缘Wg可满足1≤δ/Wg≤1.2的条件。当曲面拐角的边缘δ超过宽度方向的边缘Wg的1.2倍时，覆盖部A1和A2中的内电极121和122的宽度会过度减小，使得电容会减小。
随着曲面拐角的边缘δ增大，在具有减小尺寸的主体110中，可提高耐湿可靠性，并且主体110可通过包括多个内电极121和122实现电容提高。电容提高可指基于相同体积的主体110测量的电容增大(即，有效体积增大)。
在示例性实施例中，设置在中央部A3中的内电极121和122可具有均匀的宽度，这可通过将陶瓷堆叠主体切割为单个片的工艺而获得。宽度的均匀性可基于内电极121和122的端部的位置来确定。例如，内电极121和122的端部的位置之间的偏差可在宽度方向(Y方向)上等于或小于0.1μm。
在主体110的厚度方向上获取的边缘(边缘Tg)与第三表面S3和第四表面S4中的每个的宽度方向的边缘Wg可满足0.8≤Tg/Wg≤1.2的条件。厚度方向的边缘Tg和宽度方向的边缘Wg可通过相同的工艺形成，并且可因此具有相似的尺寸。当用作覆盖件的基底层的介电层111形成在最上面和最下面的内电极上时，厚度方向的边缘Tg可略大于宽度方向的边缘Wg，但是Tg/Wg不会超过1.2。
宽度方向的边缘Wg可满足0.5μm≤Wg≤15μm的条件，其可被构造为确保耐湿可靠性和足够的电容。类似地，厚度方向的边缘Tg也可满足0.5μm≤Tg≤15μm的条件。宽度方向的边缘Wg可考虑主体110的厚度T来确定，并且可满足0.5μm≤Wg≤T/12的条件。主体110的厚度T可以是200μm至400μm。
覆盖部A1和A2的曲面拐角中的每个的曲率半径R可被构造为承受因多层电容器100的重量和在加工过程中发生的负荷导致的碎裂冲击。曲率半径R可满足10μm≤R≤60μm的条件。曲率半径R可考虑主体110的厚度T来确定，并且可满足10μm≤R≤T/4的条件。如上所述，主体110的厚度T可以是200μm至400μm。在这种情况下，覆盖部A1和A2的内电极区域120的曲面区域可具有与主体110的拐角的形式基本相同的曲面形式(基本相同的曲率半径)，并且内电极区域120的曲面区域可以是通过沿堆叠方向连接设置在覆盖部A1和A2中的内电极121和122的端部而获得的虚拟表面。如图中所示，内电极区域120的虚拟表面和覆盖部A1和A2的曲面拐角可彼此相对。
如图4中所示，通过沿堆叠方向连接设置在覆盖部A1和A2中的内电极121和122的端部而获得的虚拟表面的曲率半径r可小于覆盖部A1和A2的曲面拐角中的每个的曲率半径R。在这种情况下，曲率半径r和R可共享相同的中心。
覆盖部A1和A2的曲面拐角中的每个的曲率半径R可以与虚拟表面的曲率半径r和覆盖部A1和A2的曲面拐角的边缘δ之和相同。
当主体110的围绕多个内电极121和122的外围区域(图4中围绕内电极区域120的区域)被定义为边缘区域112和113时，边缘区域112和113中的介电层111的密度可小于剩余区域中的介电层111的密度。边缘区域112和113可通过在制造陶瓷堆叠主体之后涂覆陶瓷堆叠主体以及其他工艺而获得，并且可因不同的制造方法而导致密度的差异。密度可与介电层111中存在的孔的密度成反比。
将参照图5至图14描述制造上述多层电容器的方法的示例。
如图5中所示，可通过层叠介电层111以及内电极121和122来制备陶瓷堆叠主体115。由于介电层111尚未被烧结，因此介电层111可以是陶瓷生片状态。可通过使用刮刀法由通过陶瓷粉末、粘合剂、溶剂等的混合物制得的浆料制造具有几微米的厚度的片而获得陶瓷生片。可烧结陶瓷生片，并且可形成介电层111。
可将用于内电极的导电膏喷涂在陶瓷生片上，并且可形成内电极图案。可通过丝网印刷法或凹版印刷法形成内电极图案。用于内电极的导电膏可包括导电金属和添加剂，添加剂可以是非金属氧化物和金属氧化物中的一种或更多种。导电金属可包括镍。添加剂可包括钛酸钡或钛酸锶。
可层叠其上均形成有内电极图案的多个陶瓷生片，并且可压制层叠的陶瓷生片，从而实现陶瓷堆叠主体115。陶瓷堆叠主体115可包括介电层111作为用于设置在最上部和最下部的覆盖件的基底层，并且因此可使用介电层有效地保护内电极121和122。可选地，介电层111可不设置在陶瓷堆叠主体115的最上部和最下部。
在形成陶瓷堆叠主体115之后，如果需要，可将陶瓷堆叠主体115切割为单个片单元。在这种情况下，内电极121和122可被构造为暴露以连接到外电极131和132。通过切割工艺暴露的内电极121和122可具有均匀的宽度。例如，内电极121和122的最大宽度和最小宽度之间的差可小于0.1μm。
如图6中所示，可将陶瓷堆叠主体115的拐角研磨为曲面。在该过程中，陶瓷堆叠主体115还可被研磨为使设置在最上部和最下部(上述主体的覆盖部)的内电极121和122从陶瓷堆叠主体115暴露。通过研磨工艺，在多个内电极121和122中，设置在主体的覆盖部中的每个内电极的宽度可比设置在中央部中的内电极的宽度窄。可使用滚筒研磨工艺等作为研磨陶瓷堆叠主体115的拐角的工艺。
可通过执行合适的涂覆工艺在陶瓷堆叠主体115的表面上形成涂层118(图11中)。在示例性实施例中，可使用如图7中的示例所示的使用喷涂装置201利用陶瓷浆料202喷涂表面的方法。在这种情况下，陶瓷浆料202可包括与用于形成介电层111的生片的成分相同的成分，或者例如，可进一步包括诸如液体粘合剂等的用于赋予生片流动性的成分。作为涂覆工艺的示例，如图8和图9中的示例中所示，可将陶瓷堆叠主体115设置在涂覆装置301中，并且可自下部朝向上部(图8和图9中的箭头)产生气流。在陶瓷堆叠主体115浮起之后，可通过设置在下部(图8中)或上部(图9中)的喷涂装置201的喷嘴喷涂陶瓷浆料202。与图中的示例不同，喷涂装置201还可设置在涂覆装置301的侧部。
通过该涂覆方法，可在陶瓷堆叠主体115的表面上形成具有均匀厚度的涂层118。通过在制造陶瓷堆叠主体115之后单独地形成涂层118，可形成具有均匀且薄的厚度的边缘区域，并且可在主体的可能易受湿气影响的拐角区域中获得具有足够厚度的边缘。此外，由于沿着陶瓷堆叠主体115的表面形成涂层118，因此可自然地实现曲面拐角，并且在这种情况下，可省略用于形成曲面拐角的额外工艺。因此，涂层118的曲面拐角和陶瓷堆叠主体115的曲面拐角可被构造为彼此相对，并且可具有相同的曲率半径。
作为另一涂覆方法，如图10中的示例中所示，可使用具有球形容器的涂覆装置302。在这种情况下，突起303可形成在涂覆装置302中。当涂覆装置302旋转时，陶瓷堆叠主体115可翻转并移动，从而可均匀地涂覆陶瓷堆叠主体115。
图11是示出涂层118形成在陶瓷堆叠主体115的整个表面上的状态的示图，图12是沿图11中的III-III’线截取的截面图。如图中所示，通过执行上述涂覆工艺，涂层118可具有曲面拐角。可在在陶瓷堆叠主体115上涂覆涂层118之后烧结陶瓷堆叠主体115。因此，包括在陶瓷堆叠主体115中的生片和涂层118可被构造为一体的主体。
在烧结工艺之后，可去除主体110的一部分，以暴露内电极121和122。内电极121和122从其暴露的表面可以是第一表面S1和第二表面S2，并且如果需要，内电极121和122可从其他表面暴露。作为用于去除主体110的一部分的表面研磨工艺，可使用抛光工艺(polishing process)、磨光工艺(grinding process)等。图13是示出在烧结工艺和研磨工艺之后的主体110的示例以及从主体110暴露的内电极121和122的示例的示图。之后，可形成连接到内电极121和122的外电极131和132。
在上述工艺中，由于通过陶瓷生片形成介电层111，并且可通过涂覆工艺通过喷涂陶瓷浆料形成边缘区域，因此，它们的内部结构在烧结工艺之后可能存在差异。换句话说，在内电极区域120中与在边缘区域112和113中，诸如密度的特性可彼此不同。将参照图14描述示例性构造。图14是示出图13中示出的区域A的放大平面图。
将主体110的边缘区域中的介电层111的密度与其他区域(内电极区域)中的介电层111的密度进行比较，在边缘区域112和113中介电层111的密度相对较低。此外，边缘区域112和113的更靠近内电极121和122的区域中的介电层111的密度可比更靠近主体110的外部的区域中的介电层111的密度高。因此，边缘区域112和113可包括具有不同的介电层111的密度的至少两个层，并且在所述至少两个层中，在邻近多个内电极121和122的层中介电层111的密度可更高。
边缘区域112和113的密度特性可通过上述涂覆工艺而获得。当喷涂陶瓷浆料时，多个薄涂层可形成并层叠在陶瓷堆叠主体115的表面上，并且多个孔可形成在涂层之间。即使在烧结工艺之后，孔也可保留。如图14中所示，多个针型孔P可保留在主体110的边缘区域112和113中。由于在形成多个薄涂层的工艺中产生多个针型孔P，因此通过孔形成的多个行R1、R2和R3可被构造为与主体110的外部形状相对应地排列。通过针型孔P形成的多个行R1、R2和R3可具有不同的孔密度，并且由于更靠近主体110的表面的区域比其他区域更晚进行涂覆，因此该区域可具有更高的孔密度。
根据上述示例性实施例，多层电容器可具有减小的尺寸和高电容，并且由于耐湿可靠性提高因此可具有提高的可靠性。
虽然上面已经示出并描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (15)

1.一种多层电容器，所述多层电容器包括：
主体，包括堆叠多个介电层和多个内电极的堆叠结构，且所述多个介电层中的每个介于内电极之间；以及
外电极，设置在所述主体的外部，并且电连接到所述多个内电极，
其中，所述主体包括中央部和覆盖部，所述覆盖部位于所述中央部的在所述多个介电层的堆叠方向上的上部和下部，
其中，所述主体包括使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面，
其中，所述主体的所述覆盖部的拐角具有曲面，
其中，在所述多个内电极中，设置在所述覆盖部中的内电极中的每个的宽度小于设置在所述中央部中的内电极的宽度，并且
其中，当从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘时，所述第五表面和所述第六表面中的每个的边缘Wg与所述第三表面和所述第四表面中的每个的边缘Tg满足0.8≤Tg/Wg≤1.2的条件，
其中，通过沿所述堆叠方向连接设置在所述主体的所述覆盖部中的多个所述内电极的端部而界定的虚拟表面是曲面，所述虚拟表面的曲率半径小于或等于所述覆盖部的曲面拐角中的每个的曲率半径，
其中，当所述主体的围绕所述多个内电极的外围区域被定义为边缘区域时，所述边缘区域包括多个针型孔。
2.根据权利要求1所述的多层电容器，其中，在所述多个内电极中的设置在所述覆盖部中的内电极中，更靠近所述主体的所述第三表面或所述第四表面的内电极的宽度小于距离所述第三表面或所述第四表面更远的内电极的宽度。
3.根据权利要求1所述的多层电容器，其中，所述多个内电极中的每个的宽度是在与连接所述第一表面和所述第二表面的方向垂直且与所述堆叠方向垂直的方向上获取的宽度。
4.根据权利要求1所述的多层电容器，其中，所述覆盖部的所述第三表面连接到所述第五表面处和所述第三表面连接到所述第六表面处的拐角以及所述第四表面连接到所述第五表面处和所述第四表面连接到所述第六表面处的拐角具有曲面。
5.根据权利要求4所述的多层电容器，其中，所述覆盖部的曲面拐角中的每个的边缘δ大于或等于所述第五表面和所述第六表面中的每个的边缘Wg。
6.根据权利要求5所述的多层电容器，其中，δ和Wg满足1≤δ/Wg≤1.2的条件。
7.根据权利要求5所述的多层电容器，其中，Wg满足0.5μm≤Wg≤T/12的条件，其中，T是所述主体的在所述堆叠方向上的厚度。
8.根据权利要求1所述的多层电容器，其中，所述覆盖部的曲面拐角中的每个的曲率半径R和所述主体的在所述堆叠方向上的厚度T满足10μm≤R≤T/4的条件。
9.根据权利要求1所述的多层电容器，其中，所述覆盖部的曲面拐角中的每个的曲率半径是所述虚拟表面的曲率半径与所述覆盖部的所述曲面拐角的边缘δ之和。
10.根据权利要求1所述的多层电容器，其中，所述边缘区域中的介电层的密度小于所述主体的剩余区域中的介电层的密度。
11.根据权利要求10所述的多层电容器，其中，所述边缘区域包括具有不同的介电层的密度的至少两个层，在所述至少两个层中，邻近所述多个内电极的层中的介电层的密度较高。
12.一种多层电容器，所述多层电容器包括：
主体，包括堆叠多个介电层和多个内电极的堆叠结构，且所述多个介电层中的每个介于内电极之间；以及
外电极，设置在所述主体的外部，并且电连接到所述多个内电极，
其中，所述主体包括中央部和覆盖部，所述覆盖部位于所述中央部的在所述多个介电层的堆叠方向上的上部和下部，
其中，所述主体包括使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面，
其中，所述主体的所述覆盖部的拐角具有曲面，
其中，在所述多个内电极中，设置在所述覆盖部中的内电极中的每个的宽度小于设置在所述中央部中的内电极的宽度，并且
其中，当从所述主体的表面到所述多个内电极中最近的内电极的距离被定义为边缘时，所述第五表面和所述第六表面中的每个的边缘Wg与所述第三表面和所述第四表面中的每个的边缘Tg满足0.8≤Tg/Wg≤1.2的条件，
其中，当所述主体的围绕所述多个内电极的外围区域被定义为边缘区域时，所述边缘区域包括多个针型孔。
13.根据权利要求12所述的多层电容器，其中，所述多个针型孔按照与所述主体的外部形状对应的形状排列。
14.根据权利要求13所述的多层电容器，其中，当每个行被定义为按照与所述主体的外部形状对应的形状排列的针型孔的行时，所述多个针型孔形成多个行。
15.根据权利要求14所述的多层电容器，其中，所述多个行的孔密度彼此不同，并且
在所述多个行中，更靠近所述主体的外表面的区域的孔密度高于其他区域的孔密度。
CN201910806226.3A 2018-08-29 2019-08-29 多层电容器 Active CN110875145B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180102002 2018-08-29
KR10-2018-0102002 2018-08-29
KR1020180122623A KR102126415B1 (ko) 2018-08-29 2018-10-15 적층형 커패시터
KR10-2018-0122623 2018-10-15

Publications (2)

Publication Number Publication Date
CN110875145A CN110875145A (zh) 2020-03-10
CN110875145B true CN110875145B (zh) 2023-02-03

Family

ID=69640132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910806226.3A Active CN110875145B (zh) 2018-08-29 2019-08-29 多层电容器

Country Status (2)

Country Link
US (1) US11276526B2 (zh)
CN (1) CN110875145B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7435947B2 (ja) * 2018-08-29 2024-02-21 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2007243040A (ja) 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP2011003845A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
KR101589567B1 (ko) 2010-12-06 2016-01-29 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법
KR101141457B1 (ko) * 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101565641B1 (ko) * 2013-04-17 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2017022232A (ja) * 2015-07-09 2017-01-26 株式会社村田製作所 電子部品およびその製造方法
KR101701049B1 (ko) 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR101792385B1 (ko) 2016-01-21 2017-11-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US10971308B2 (en) * 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
JP7435947B2 (ja) * 2018-08-29 2024-02-21 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11094469B2 (en) * 2018-09-05 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102620527B1 (ko) * 2019-01-21 2024-01-03 삼성전기주식회사 적층형 커패시터 및 그 제조 방법
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021163834A (ja) * 2020-03-31 2021-10-11 太陽誘電株式会社 セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
CN110875145A (zh) 2020-03-10
US20200075242A1 (en) 2020-03-05
US11276526B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
CN110875145B (zh) 多层电容器
KR102144765B1 (ko) 적층형 커패시터
KR102144766B1 (ko) 적층형 커패시터
CN110875140B (zh) 多层电容器
CN110880419B (zh) 多层电容器
CN110880422B (zh) 多层电容器
CN110739151B (zh) 多层电容器
US10115528B2 (en) Multilayer ceramic electronic component
KR102504064B1 (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102198536B1 (ko) 적층형 커패시터
KR102149962B1 (ko) 적층형 커패시터
KR102118495B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant