JP6825413B2 - 積層型電子部品の製造方法 - Google Patents
積層型電子部品の製造方法 Download PDFInfo
- Publication number
- JP6825413B2 JP6825413B2 JP2017030459A JP2017030459A JP6825413B2 JP 6825413 B2 JP6825413 B2 JP 6825413B2 JP 2017030459 A JP2017030459 A JP 2017030459A JP 2017030459 A JP2017030459 A JP 2017030459A JP 6825413 B2 JP6825413 B2 JP 6825413B2
- Authority
- JP
- Japan
- Prior art keywords
- green
- coating film
- heat
- laminated
- ink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
(1)機能部と導電体部とが積層された素子本体を有する積層型電子部品の製造方法であって、
耐熱性基板上に被覆膜を介してグリーン積層体を形成する工程を含み、
前記グリーン積層体が、
機能性粒子を含む第1のインクを用いてグリーン機能部を形成する第1の工程と、導電体粒子を含む第2のインクを用いてグリーン導電体部を形成する第2の工程とを繰り返して形成される、積層型電子部品の製造方法。
1.積層型電子部品
2.積層型電子部品の製造方法
2.1 吐出装置
2.2 インク
2.2.1 第1のインク
2.2.2 第2のインク
2.3 製造工程
2.3.1 耐熱性基板上に被覆膜を形成する工程
2.3.2 第1の工程
2.3.3 第2の工程
2.3.4 グリーン積層体を得る工程
2.3.4 素子本体を得る工程
3.実施形態の効果
4.変形例
本実施形態に係る製造方法により製造される積層型電子部品の一例として、積層セラミックコンデンサを図1に示す。積層セラミックコンデンサ1は、素子本体10を有しており、図1および図2に示すように、素子本体10は、矩形状の機能部(セラミック層2)と、短手方向および長手方向のどちらにおいても機能部よりも小さく形成された矩形状の導電体部(内部電極層3)と、が交互に積層されて構成されている。素子本体10の両端部には、素子本体10の内部で交互に配置された内部電極層3と各々導通する一対の端子電極4が形成してある。
続いて、本実施形態に係る製造方法について説明する。本実施形態に係る製造方法では、グリーン積層体は耐熱性基板上に被覆膜を介して形成される。グリーン積層体を耐熱性基板上に被覆膜を介して形成する方法としては、被覆膜上にグリーン積層体を直接描画する方法であれば特に限定されないが、好ましくはインクジェット方式やディスペンサ方式である。インクジェット方式としては、圧電素子の振動によりインク流路を変形させることによりインク液滴を吐出させるピエゾ方式、インク流路内に発熱体を設け、その発熱体を発熱させて気泡を発生させ、気泡によるインク流路内の圧力変化に応じてインク液滴を吐出させるサーマル方式、インク流路内のインクを帯電させてインクの静電吸引によりインク液滴を吐出させる静電吸引方式が挙げられる。またディスペンサ方式では空圧方式が挙げられる。
吐出装置は、吐出部としての複数のノズルと、電圧印加手段とを備える。吐出装置は少なくとも、第1のインクが供給された複数のノズルを備える第1のヘッド部と、第2のインクが供給された複数のノズルを備える第2のヘッド部とから構成される。本実施形態では、耐熱性基板61上に形成した被覆膜62上にインクを吐出し、パターンを描画する方法について詳述する。
本実施形態では、上記の吐出装置で用いるインクとして、機能部を構成することとなるグリーン機能部を形成するための第1のインクと、導電体部を構成することとなるグリーン導電体部を形成するための第2のインクとを用いる。以下、第1のインクおよび第2のインクについて説明する。
本実施形態では、第1のインクは、好ましくは機能性粒子と溶媒と樹脂とを含む。第1のインクを調製する方法は特に制限されないが、たとえば、樹脂を溶媒に溶解して樹脂溶液を作製し、この樹脂溶液と機能性粒子とを混合すればよい。第1のインクにおいて、機能性粒子は樹脂溶液中に分散している。
本実施形態では、第2のインクは、好ましくは導電体粒子と溶媒と樹脂とを含む。第2のインクを調製する方法は特に制限されないが、第1のインクを調製する方法と同様にすればよい。
本実施形態では、好ましくは、耐熱性基板上に被覆膜を形成し(耐熱性基板上に被覆膜を形成する工程)、上記の吐出装置を用いて、被覆膜上またはグリーン導電体部上に第1のインクによりグリーン機能部を印刷形成し(第1の工程)、形成したグリーン機能部の上に第2のインクによりグリーン導電体部を印刷形成する(第2の工程)。そして、これを繰り返して、グリーン機能部とグリーン導電体部とが交互に積層されたグリーン積層体を得る。さらにグリーン積層体を耐熱性基板および被覆膜とともに熱処理して素子本体を得る。以下、各工程について説明する。
本実施形態では、図4のように、耐熱性基板61上に被覆膜62を形成し、該被覆膜62上にグリーン機能部およびグリーン導電体部を形成してグリーン積層体11を形成する。
(収縮率)=((塗膜形成時の厚み)−(硬化後の厚み))/(塗膜形成時の厚み)で定義した。
本実施形態では、グリーン機能部12が被覆膜62上に形成される。本工程では、吐出装置において、第1のインクが供給された複数のノズルに印加する電圧を制御することにより、第1のインクに静電吸引力を作用させて、耐熱性基板61上に形成した被覆膜62上に第1のインクを吐出して印刷する。まず、図4に示すように、吐出装置のテーブル(図示せず)に耐熱性基板61およびその上に形成した被覆膜62を載せる。インクを吐出しながらテーブルを所定量だけ移動することで被覆膜62上に複数の図形が描画され、電圧の印加を停止すると、インクの吐出が停止し、描画は停止する。これらを繰り返すことで、所望の形状、ここでは矩形状のグリーン機能部12(図3参照)を複数同時に形成することが出来る。
第2の工程では、第2のインクが充填されたノズルが第1の工程において形成されたグリーン機能部の上に位置するように、テーブルがY軸方向に所定量移動する。あるいは、テーブルを固定し、第2のインクが充填されたノズルが第1の工程において形成されたグリーン機能部の上に位置するようにノズルが移動してもよい。
上記の第1の工程および第2の工程により、グリーン機能部の上にグリーン導電体部を形成し、さらにグリーン導電体部の上にグリーン機能部を形成することを繰り返して、グリーン機能部とグリーン導電体部とが交互に積層されたグリーン積層体を得られる。
本実施形態では、積層型電子部品が有する素子本体10は、グリーン積層体を熱処理することにより得られる積層体を処理して製造される。本実施形態では、グリーン積層体は、耐熱性基板および被覆膜とともに熱処理される。
本実施形態では、図4に示すように、グリーン積層体11は被覆膜62上に形成される。グリーン積層体11を被覆膜62上に形成することで、インクのにじみやはじきもなく、優れた形成精度を確保できる。一方、グリーン積層体11を耐熱性基板61上に直接形成しようすると、表面粗さが大きいためにインクがにじみ、所望の形成精度が得られないことがある。
上述した実施形態では、積層型電子部品として、積層セラミックコンデンサを例示したが、機能層を構成する材料に応じて、種々の積層型電子部品が例示される。具体的には、積層バリスタ、積層サーミスタ、積層圧電素子、積層インダクタ等が例示される。積層バリスタまたは積層サーミスタの場合には、機能層は半導体セラミック層から構成されており、積層圧電素子の場合には、機能層は圧電セラミックス層から構成されており、積層インダクタの場合には、機能層はフェライト層または軟磁性金属層から構成されている。また、導電体部を構成する材質は、機能部の材料に応じて決定される。
被覆膜の形成
耐熱性基板としてセラミックス板(表面粗さRa:10μm)の上に、エポキシ樹脂の主剤と硬化剤を所定量で混合しブレード法にて厚さ20μmの被覆膜を形成した。形成した被覆膜の表面粗さRaを測定した。
第1のインクおよび第2のインクを準備した。第1のインクは、樹脂としてのブチラール樹脂を5重量部と、溶媒としてのブチルセロソルブとを混合して、樹脂溶液を作製し、この樹脂溶液に機能性粒子としてのチタン酸バリウム粒子を分散させて作製した。第2のインクは、樹脂としてのブチラール樹脂と、溶媒としてのブチルセロソルブとを混合して、樹脂溶液を作製し、この樹脂溶液に導電体粒子としてのニッケル粒子を分散させて作製した。
上記の第1のインクが充填された複数のノズルと、第2のインクが充填された複数のノズルとを備える静電吸引方式の吐出装置を用いて、耐熱性基板上に形成した被覆膜の上に、グリーン機能部としての誘電体層と、グリーン導電体部としての内部電極層とを交互に形成して、内部電極が75層のグリーン積層体を形成した。誘電体層の寸法は、短手方向の長さが220μm、長手方向の長さが460μmであった。また、内部電極層の寸法は、短手方向の長さが140μmであった。
グリーン積層体を形成する際の描画性を以下の基準で評価した。結果を表1に示す。
◎:にじみなし、描画体の寸法変動なし。
○:にじみなし、描画体の寸法変動小。
△:にじみ、描画体の寸法変動ともに小。
×:形状再現性なし。
耐熱性基板上に被覆膜を介して形成されたグリーン積層体を、耐熱性基板および被覆膜とともに、大気雰囲気下で250℃、10hの条件で脱バインダ処理を行い、その後、還元性雰囲気下で1200℃、1hの条件で焼成した。焼成後の積層体を以下の基準で評価した。結果を表1に示す。
○:耐熱性基板から良好に分離でき、十分な密度の焼結体が得られた。
×:焼結体の密度が不十分である、または焼結体にクラックが生じた。
エポキシ樹脂をアクリル樹脂に代えた他は、実施例1と同様にして描画性および焼成後の積層体を評価した。結果を表1に示す。
セラミックス板を白金プレート(表面粗さRa:0.05μm)に代え、エポキシ樹脂をブチラール樹脂に代えた他は、実施例1と同様にして描画性および焼成後の積層体を評価した。結果を表1に示す。
被覆膜を形成せずに白金プレートに直接グリーン積層体を形成した他は、実施例3と同様にして描画性および焼成後の積層体を評価した。結果を表1に示す。
被覆膜を形成せずにセラミックス板に直接グリーン積層体を形成した他は、実施例1と同様にして描画性を評価した。結果を表1に示す。
被覆膜を形成せずにシリコン単結晶板に直接グリーン積層体を形成した他は、実施例1と同様にして描画性を評価した。結果を表2に示す。
セラミックス基板の上にアクリル樹脂を溶かしたビヒクルの塗布、乾燥を4回繰り返して被覆膜を形成したところ、表面粗さRaが2μmとなった。実施例1と同様にして描画性を評価し、その結果を表2に示す。なお、焼成後の積層体はセラミックス板から良好に分離できた。
セラミックス基板の上にアクリル樹脂を溶かしたビヒクルの塗布、乾燥を3回繰り返して被覆膜を形成したところ、被覆膜の表面粗さRaが2.9μmとなった。実施例1と同様にして描画性を評価し、その結果を表2に示す。
セラミックス基板の上にアクリル樹脂を溶かしたビヒクルの塗布、乾燥を2回繰り返して被覆膜を形成したところ、被覆膜の表面粗さRaが4μmとなった。実施例1と同様にして描画性を評価し、その結果を表2に示す。
セラミックス基板の上にアクリル樹脂を溶かしたビヒクルの塗布、乾燥して被覆膜を形成したところ、被覆膜の表面粗さRaが5.8μmとなった。実施例1と同様にして描画性を評価し、その結果を表2に示す。
10… 素子本体
2… セラミック層
3… 内部電極層
4… 端子電極
11… グリーン積層体
12… グリーン機能部
13… グリーン導電体部
51… ノズル
61… 耐熱性基板
62… 被覆膜
Claims (5)
- 機能部と導電体部とが積層された素子本体を有する積層型電子部品の製造方法であって、
耐熱性基板上に被覆膜を介してグリーン積層体を形成する工程と、
前記耐熱性基板上に前記被覆膜を介して形成されたグリーン積層体を、前記耐熱性基板および前記被覆膜とともに熱処理して、前記被覆膜を熱分解させる工程とを含み、
前記被覆膜の表面粗さRaが2μm以下であり、
前記グリーン積層体が、
機能性粒子を含む第1のインクを用いてグリーン機能部を形成する第1の工程と、導電体粒子を含む第2のインクを用いてグリーン導電体部を形成する第2の工程とを繰り返して形成され、
前記グリーン機能部および前記グリーン導電体部は、焼成後の前記素子本体の形状および寸法に対応している個片状パターンである、積層型電子部品の製造方法。 - 前記耐熱性基板は、アルミナ、シリカ、マグネシア、およびジルコニアからなる群から選択される1以上の材料からなるセラミックスである、請求項1に記載の積層型電子部品の製造方法。
- 前記被覆膜は、エポキシ樹脂、アクリル樹脂、およびブチラール樹脂からなる群から選択される1以上の樹脂を含む、請求項1または2に記載の積層型電子部品の製造方法。
- 前記被覆膜は、収縮率が5%未満の樹脂を含む、請求項1〜3のいずれかに記載の積層型電子部品の製造方法。
- 前記被覆膜を、スクリーン印刷、スピンコート法、ブレード法、またはディップ法の何れかを用いて前記耐熱性基板上に形成する工程を有する、請求項1〜4のいずれかに記載の積層型電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017030459A JP6825413B2 (ja) | 2017-02-21 | 2017-02-21 | 積層型電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017030459A JP6825413B2 (ja) | 2017-02-21 | 2017-02-21 | 積層型電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137325A JP2018137325A (ja) | 2018-08-30 |
JP6825413B2 true JP6825413B2 (ja) | 2021-02-03 |
Family
ID=63366933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017030459A Active JP6825413B2 (ja) | 2017-02-21 | 2017-02-21 | 積層型電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6825413B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115943471A (zh) * | 2020-07-22 | 2023-04-07 | 株式会社村田制作所 | 印刷基座 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5694719A (en) * | 1979-12-28 | 1981-07-31 | Murata Manufacturing Co | Method of manufacturing laminated electronic component |
JPS60165709A (ja) * | 1984-02-07 | 1985-08-28 | 関西日本電気株式会社 | 積層セラミツクコンデンサの製造方法 |
JP2000323845A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 電子回路実装用基板の製造方法 |
JP2003261397A (ja) * | 2002-03-12 | 2003-09-16 | Matsushita Electric Ind Co Ltd | セラミック基板とその製造方法、このセラミック基板を用いた電子部品の製造方法 |
JP2004235400A (ja) * | 2003-01-30 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 水系インク用の表面処理層およびそれを用いた印刷方法 |
JP2011151281A (ja) * | 2010-01-25 | 2011-08-04 | Murata Mfg Co Ltd | 電子部品の製造方法 |
KR101537717B1 (ko) * | 2013-09-17 | 2015-07-20 | 신유선 | 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법 |
CA2955373A1 (en) * | 2014-08-01 | 2016-02-04 | Western Michigan University Research Foundation | Self-supported electronic devices |
-
2017
- 2017-02-21 JP JP2017030459A patent/JP6825413B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018137325A (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6996388B2 (ja) | 積層型電子部品の製造方法 | |
JP6919787B2 (ja) | 積層型電子部品の製造方法 | |
WO1999038176A1 (fr) | Encre pour composant electronique, procede de production d'un composant electronique au moyen de cette encre pour composant electronique, et dispositif a jet d'encre | |
JP2010141145A (ja) | チップ状電子部品の製造方法 | |
US11004610B2 (en) | Method for manufacturing multilayer electronic component | |
JP6825413B2 (ja) | 積層型電子部品の製造方法 | |
JP2011003845A (ja) | セラミック電子部品の製造方法 | |
JP5888277B2 (ja) | 黒色マーク組成物およびこれを用いた電子部品 | |
JP2008227364A (ja) | 内部電極形成ペースト、積層型セラミック型電子部品、およびその製造方法 | |
JP7151095B2 (ja) | 積層型電子部品の製造方法 | |
JP2005022909A (ja) | グリーンシートおよびその製造方法、並びに積層圧電体、圧電アクチュエータおよびインクジェット記録ヘッド | |
JP2009283627A (ja) | セラミック電子部品とその製造方法 | |
JP2007123507A (ja) | セラミック多層配線基板の製造方法 | |
JP5278500B2 (ja) | チップ状電子部品の製造方法 | |
JP4404192B2 (ja) | セラミック電子部品の製造方法 | |
JP2020136604A (ja) | 積層電子部品の製造方法 | |
US20240161977A1 (en) | Method of manufacturing multilayer electronic component | |
TW200911072A (en) | Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof | |
JP4614043B2 (ja) | セラミック電子部品の製造方法 | |
JP2007287974A (ja) | 回路基板の製造方法 | |
US20090185004A1 (en) | Droplet discharge head and pattern forming device | |
CN118235222A (zh) | 层叠陶瓷电子部件以及其制造方法 | |
JP2007103952A (ja) | トリミング抵抗及びその製造方法 | |
JP4480434B2 (ja) | 電子部品の製造方法 | |
JP2005277162A (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6825413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |