TWI566653B - 無基板電子元件及其製造方法 - Google Patents

無基板電子元件及其製造方法 Download PDF

Info

Publication number
TWI566653B
TWI566653B TW104137444A TW104137444A TWI566653B TW I566653 B TWI566653 B TW I566653B TW 104137444 A TW104137444 A TW 104137444A TW 104137444 A TW104137444 A TW 104137444A TW I566653 B TWI566653 B TW I566653B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
layers
electronic component
metal
Prior art date
Application number
TW104137444A
Other languages
English (en)
Other versions
TW201618616A (zh
Inventor
曾士軒
周嘉珮
江宜庭
蔡長銘
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Publication of TW201618616A publication Critical patent/TW201618616A/zh
Application granted granted Critical
Publication of TWI566653B publication Critical patent/TWI566653B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

無基板電子元件及其製造方法
本發明係有關一種電子元件，特別指一種無基板電子元件。
低溫共燒陶瓷(low temperature co-fired ceramic)技術(之後簡稱為LTCC)為一常用的製程：藉由網版印刷(screen printing)在一由玻璃陶瓷製成的生胚薄板(green sheet)中形成電路裡的內部電極和被電元件(電阻、電感和電容)，該網版印刷使用具有高導電度的金屬，例如銀、銅等等；以及複數個生胚薄板在垂直方向上堆疊且接著共燒(通常小於1000oC)用以製造多晶片模組(MCM，multi-chip)和多晶片封裝。
因為陶瓷基板和金屬元件一起共燒，低溫共燒陶瓷技術可形成在模組內的被電元件(電阻、電感和電容)，藉以得到一包含眾多元件的複雜組態配置且具有元件微小化的優點。
低溫共燒陶瓷多層基板的形成係藉由在單一陶瓷基板上形成電路圖案以及在垂直方向上堆疊複數個陶瓷基板。因此，連接至外部的外部電極必須形成在低溫共燒陶瓷基板的外表面且電性連接基板內的電路圖案。
傳統電感器的底側電極(B-side Electrode)是平行於每一繞線圈，這將產生磁通屏蔽的效應，而會降低電感器的Q值(Q factor)。因此將電感器微小化且能提高電感器的Q值(Q factor)是一個業界急須解決的課題。
本發明的電感器可以通過黃光製程(lithographic process)或膜製程如薄膜製程的方法製成，其中一個線圈可設置在一或多個絕緣層中，線圈具有多個繞線圈，其中每一繞線圈是跨越多個導電層所形成，也就是說每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成。所述每一繞線圈實質上垂直於電感器的底側電極(B-side Electrode)。與此相反，本發明的電感器的底側電極(B-side Electrode)是垂直於每一繞線圈，因此，當電流流進和流出所述電感器時，磁通屏蔽的效應可被大幅減小，從而增加電感器的Q值(Q factor)以及降低直流電阻(DCR)。
本發明之一目的為提供一無基板電子元件，包含：多個導電層以及多個絕緣層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成，其中，所述多個導電層以及所述多個絕緣層不被一基底支持。
本發明之另一目的為提供一種電子元件之製造方法，該方法包含了下列步驟：提供一基板；在該基板上形成多個導電層和多個個絕緣層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成；以及分離(decouple)該基板。
在一個實施例中，一緩衝層可形成在該基板上。緩衝層為一暫時層，用以結合基板和在其上欲製程或圖案化的多個導電層。當製程完成之後，移除緩衝層用以分離(decouple)基板和該多個導電層。
在一個實施例中，所述電子元件是一電感器，其中所述至少一個線圈是由多個電性連接的薄膜金屬層而形成，其中，第一薄膜金屬層形成於一絕緣層上，一第二絕緣層設置在所述第一薄膜金屬層的圖案化區域上且填充至所述第一薄膜金屬層的一未被圖案化區域中，其中隔開所述多個薄膜金屬層的所述多個絕緣層不被一基底支持。
在一個實施例中，所述電子元件是一電感器，其中，一電極設置在所述電感器的底部表面上且電性連接至所述線圈，其中，所述每一繞線圈垂直於設置在所述電感器底部表面上的所述電極。
在一個實施例中，所述電子元件是一電感器，更包括：一第一電極，其中所述第一電極的鄰近於該至少一線圈的一內表面包括至少一第一凹部，其中所述多個絕緣層的一第一部分填充於所述至少一第一凹部內。
在一個實施例中，所述電子元件是一電感器，更包括：一第二電極，其中所述第二電極的鄰近於該至少一線圈的一內表面包括至少一第二凹部，其中所述多個絕緣層的一第二部分填充於所述至少一第二凹部內。
在一個實施例中，所述多個絕緣層包括一頂部絕緣層，多個中間絕緣層和一底部絕緣層，其中所述至少一個線圈設置在所述多個中間絕緣層中。
在一個實施例中，所述頂部絕緣層的厚度大於所述多個中間絕緣層的每一絕緣層的厚度。
在一個實施例中，所述每一絕緣層是一介電層，所述每一導電層是一金屬層，其中，每個金屬層具有在所述第一電極與所述第二電極之間形成的一金屬軌跡；佈置於所述多個電介質層中的通孔以電連接所述多個金屬層，其中，所述第一電極與所述第二電極分別垂直於一相對應的金屬軌跡。
在一個實施例中，所述第一電極的內表面具有第一多個突出物以及所述第二電極的內表面具有第二多個突出物，其中，所述第一多個突出物以及所述第二多個突出物從層到層相互交替。
在一個實施例中，所述金屬軌跡是鉤形金屬軌跡。
在一個實施例中，所述第一電極與所述第二電極從層到層具有彼此不同的形狀。
在一個實施例中，所述第一電極與所述第二電極分別從所述多個導電層的一中間層延伸至所述多個導電層的底部層。
在一個實施例中，所述第一電極與所述第二電極分別從所述多個導電層的一頂部層延伸至所述多個導電層的底部層。
在一個實施例中，所述多個導電層的一第一導電層與一第二導電層分別具有一相同的形狀的一第一金屬軌跡與一第二金屬軌跡，其中，所述第一導電層與所述第二導電層被一第一絕緣層隔開，其中，所述第一金屬軌跡與所述第二金屬軌跡通過所述第一絕緣層相互堆疊而電性
在一個實施例中，所述第一金屬軌跡與所述第二金屬軌跡的相同的形狀相互對齊。
在參閱圖式及接下來的段落所描述之實施方式之後，該技術領域具有通常知識者便可瞭解本發明之其它目的，以及本發明之技術手段及實施態樣。
200‧‧‧電感器
201‧‧‧基底
202‧‧‧聚合物層
203‧‧‧底介電層
204‧‧‧金屬層
204-1‧‧‧第一金屬層
204-2‧‧‧第二金屬層
204-3‧‧‧第三金屬層
204-4‧‧‧第四金屬層
204-5‧‧‧第五金屬層
204-6‧‧‧第六金屬層
204-7‧‧‧第七金屬層
204-8‧‧‧第八金屬層
205‧‧‧介電層
206‧‧‧頂部介電層
E1‧‧‧第一電極
E2‧‧‧第二電極
M‧‧‧金屬軌跡
M1‧‧‧第一金屬軌跡
M2‧‧‧第二金屬軌跡
M3‧‧‧第三金屬軌跡
M4‧‧‧第四金屬軌跡
圖1示出了根據本發明的一實施例的製作電感器的方法的流程圖。
圖2示出由圖1的方法所製成的一電感器200。
圖3示出了使用圖1的方法所形成的電感器200的俯視圖
圖4示出了使用圖1的方法所形成的電感器200的橫截面圖。
圖5示出了在電流頻率為900Mhz時，本發明的電感器的Q值相較於先前技術的電感器的改進。
圖6示出了在電流頻率為1800Mhz時，本發明的電感器的Q值相較於先前技術的電感器的改進。
圖7示出了在電流頻率為2400時，本發明的電感器的Q值相較於先前技術的電感器的改進。
圖8示出了本發明的電感器的直流電阻(DCR)值相較於先前技術的改進。
本發明的詳細說明於隨後描述，這裡所描述的較佳實施例是作為說明和描述的用途，並非用來限定本發明之範圍。
本發明揭露一無基板電子元件。藉由對基板上複數個導電層或絕緣層執行膜製程(film process)(例如黃光製程、蝕刻製程或薄膜製程)，接著再移除基板，可製造此無基板電子元件。
複數個絕緣層包含環氧樹脂(epoxy)、氧化物、高分子材料或磁性材料其中至少一個，以使膜製程(film process)(例如黃光製程、蝕刻製程或薄膜製程)可實施在該複數個絕緣層和該線圈。在較佳的實施例中，線圈可由任何適合的材料製成，例如銅、銀或任合其它適合的金屬材料。線圈可為一多層線圈，以及多層線圈其中每一層為一圖案化在絕緣層上的導電層。更詳細地，絕緣層為兩相鄰導電層之間的中間層，以及在該絕緣層具有一貫穿孔用以電性連接兩相鄰導電層。此外，可控制多層線圈的導電層數目用以增加線圈的電感值。
本發明提供一無基板電子元件，包含：多個導電層以及多個絕緣層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成，其中，所述多個導電層以及所述多個絕緣層不被一基底支持。
圖1示出了根據本發明的一實施例的製作電感器的方法的流程圖。圖2示出由圖1的方法所製成的一電感器200。
圖1所示，在步驟101，一緩衝層例如聚合物層202形成在基底201上，該聚合物層202被用作為底介電層203和基底201之間的緩衝層以使該基底201於步驟107中可以與多個導電層例如多個金屬層204易於分離。
在步驟102，底部絕緣層例如底部介電層203可以形成於該聚合物層202上。底部介電層203可以是形成為電感200的一個側面以包圍金屬層204，從而保護所述電感器200。
在步驟103，多個金屬層204可以形成在底部介質層203上，其中該多個金屬層204中之每一個金屬層具有介於第一電極E1和第二電極E2間的一金屬軌跡M。所述金屬軌跡M可以用作形成電感器200的線圈的繞線，電感器的 電感隨著繞線圈的數量增加而增加。因此，電感器200的電感與製造過程中使用金屬層204的數目具有直接的相關性，其中金屬層204中的金屬軌跡M可為一鉤形結構。電感器200可具有至少三種類型的金屬軌跡M。圖2為一示範性實施例，其中的電感器200可具有至少三種類型的金屬軌跡M，其中包括一第一金屬軌跡M1，一第二金屬軌跡M2中，一第三金屬軌跡M3和一第四金屬軌道M4。所述至少三種類型的每個金屬軌跡的M可被重複地形成在不同的金屬層，如圖2所示。所述形成於多個金屬層204之第一電極E1與第二電極E2可與形成在金屬層的金屬軌跡M同時形成。在一些金屬層中，金屬軌跡M可被耦合到第一電極E1或第二電極E2。也就是說多個導電層例如多個金屬層204上之金屬軌跡以電性連接以形成一繞線圈(Winding Turn)，多個繞線圈(Winding Turn)可於導電層中電性連接以形成具有多個繞線圈(Winding Turn)的線圈(Coil)，其中每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成。
如圖2所示，第一金屬軌跡M1可以連接到第一電極E1，第四金屬軌跡M4可以連接到第二電極E2。第一電極E1與第二電極E2可在不同的金屬層204被形成為不同形狀。例如，第一電極E1在第一金屬層204比第二金屬層204可具有較多的凹部。同樣地，第二電極E2在第一金屬層204比第二金屬層204可具有較多的凹部。
在步驟104中，介電層205可以形成於多個金屬層204之間，介電層205做為絕緣層以將該多個金屬層204相互分離。介電層205可具有凹部。
在步驟105中，通孔V可以被形成在介質層205的凹部以電性連接所述多個金屬層204。至少一個通孔V可以耦合不同金屬層204的金屬軌跡M。至少 一個通孔V可以耦合不同金屬層204的第一電極E1。至少一個通孔V可以可以耦合不同金屬層204的第二電極E2。
在步驟106中，形成了多個金屬層204之後，一頂部介電層206可以形成在基底201上。頂部介電層206可以是形成為電感200的一個側面以包圍金屬層204，從而保護所述電感器200。頂部介電層206之厚度可以大於其他介電層。
在步驟107，基底201可以與多個金屬層204及多個介電層205分離。本發明方法利用基板201作為一個形成電感器200的平台以形成電感器200。基板201不是電感器200的一部分。基底201可以通過機械或化學方式除去聚合物202以與金屬層204及多個介電層205分離。當使用機械方式除去聚合物202，基底201可以從底部介電層203拉開而移除。當使用化學方式除去聚合物202，聚合物202可以被加熱以降低聚合物202的粘度從而將基底201自底部介電層203分離。基底201可以是玻璃晶片或矽晶片。目前，在基片201可以具有一個足夠大的尺，使得多個電感器200可在基底201上同時形成。基底201與金屬層204及介電層205分離後，所述多個電感器200可以切割為多個單一電感器。
在步驟108，如圖3所示，金屬層L1和L2可以設置於所述第一電極E1和第二電極E2上以形成可與PCB板焊接之電極或接腳。金屬層L1和L2可包含錫。
圖3示出了使用圖1的方法所形成的電感器200的俯視圖。
圖4示出了使用圖1的方法所形成的電感器200的橫截面圖。傳統的電感器，其繞線圈是平形於底部的電極，而本發明中電感器的繞線圈是垂直於底部的電極。
在圖2所示的示例性的實施例中，電感器200中是使用八個金屬層204來形成。在八個金屬層204中，四種類型的金屬軌跡包括第-金屬軌跡M1，第二金屬軌跡M2，第三金屬軌跡M3和第四金屬軌道M4可以用來形成電感器200的繞線圈。
此外，每個金屬軌跡M形成於第一E1和第二E2之間。每個金屬軌跡M可以在相鄰的金屬層重複使用。例如兩個金屬軌道的可以是第一金屬軌跡M1，兩個金屬軌道可以是第二金屬軌跡M2，兩個金屬軌道可以是第三金屬軌跡M3，兩個金屬軌道可以是第四金屬軌跡M4。第一金屬軌跡M1可以耦接到第一電極E1。第一金屬軌跡M1可以耦接到第二電極E2。第一電極E1在每個金屬層204上的形狀可以彼此不同。例如，第一金屬層204-1的電極形狀可以不同於第二金屬層204-2的電極形狀。電極E1的形狀於所有的金屬層204可以都不相同，或者可以在兩個金屬層204之間交替使用。在圖2示例性的實施例中，電極E1的形狀於金屬層204之間具有相互交替的形狀。針對電極E1而言，金屬層的電極形狀204-1，204-3，204-5，以及204-7可以是相同的，金屬層的電極形狀204-2，204-4，204-6，以及204-8可以是相同的。
如圖2所示，針對第一電極E1而言，在第一金屬層204-1與第二金屬層204-2的電極形狀可以具有多個突起。第一電極E1在第一金屬層204-1的多個突起的位置與電極E1在第二金屬層204-2的多個突起的位置可相互交替排列。同樣地，針對第二電極E2而言，第二電極E1在每個金屬層204上的形狀可以彼此不同。例如，第一金屬層204-1的電極形狀可以不同於第二金屬層204-2的電極形狀。第二電極E2的形狀於所有的金屬層204可以都不相同，或者可以在兩個金屬層204之間交替使用。在示範實施例中，針對第二電極E2而言，金 屬層的電極形狀204-1，204-3，204-5，以及204-7可以是相同的，金屬層的電極形狀204-2，204-4，204-6，以及204-8可以是相同的。
如圖2所示，針對第二電極E2而言，在第一金屬層204-1與第二金屬層204-2的電極形狀可以具有多個突起。第二電極E2在第一金屬層204-1的多個突起的位置與電極E1在第二金屬層204-2的多個突起的位置可相互交替排列。在第一電極E1和第二電極E2的突起所形成的凹槽可以填充諸如介電材料或粘性材料於凹槽中以增加第一電極E1和第二E2與介電材料或粘性材料間的接觸面積而強化第一電極E1和第二E2與介電材料間之附著力，並可避免於電極與介電材料間產生空隙或氣泡。多個金屬層204被多個介質層205分隔，其中每一介電層205可以具有凹部以形成通孔V。介電層205的通孔V1可以被用來耦接金屬層204的第一電極E1。介電層205的通孔V2可以用來耦接金屬層204的第二電極E2。並且，介電層205的通孔的VM可以被用來耦接金屬軌跡M，通孔的VM定位可取決於被其耦接的金屬軌跡M的類型。此外，金屬層204和介電層205被頂部介電層206和底部介電層203密封，以保護電感器200。
圖5示出了在電流頻率為900Mhz時，本發明的電感器的Q值相較於先前技術的電感器的改進。圖6示出了在電流頻率為1800Mhz時，本發明的電感器的Q值相較於先前技術的電感器的改進。圖7示出了在電流頻率為2400時，本發明的電感器的Q值相較於先前技術的電感器的改進。這可以總結如表1所示。
表1
在上述表1中，於多個電流的頻率與電感器的電感值中，電感器的Q值相較於先前技術的電感器的增加是從29%至48%。
如圖8所示，本發明的電感器的直流電阻(DCR)相較於先前技術的電感器可被大幅減小，其可以總結為如表2所示。
根據表2，於多個電感器的電感值中，本發明的電感器的直流電阻(DCR)相較於先前技術的電感器直流電阻(DCR)可以降低24%到93%。
本發明的電感器可以通過黃光製程(lithographic process)或膜製程如薄膜製程的方法製成，其中一個線圈可設置在一或多個絕緣層中，線圈具有多個繞線圈，其中每一繞線圈是跨越多個導電層所形成，也就是說每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成。所述每一繞線圈實質上垂直於電感器的底側電極(B-side Electrode)。傳統電感器的底側電極(B-side Electrode)是平行於每一繞線圈，這將產生磁通屏蔽的效應，而 會降低電感器的Q值(Q factor)；與此相反，本發明的電感器的底側電極(B-side Electrode)是垂直於每一繞線圈，因此，當電流流進和流出所述電感器時，磁通屏蔽的效應可被大幅減小，從而增加電感器的Q值(Q factor)以及降低直流電阻(DCR)。
本發明的電感器可以藉由對基板上複數個導電層或絕緣層執行膜製程(film process)(例如黃光製程、蝕刻製程或薄膜製程)，接著再移除基板，可製造此無基板電子元件。相較於形成在基板上的元件，本發明的無基板電子元件厚度較小，且元件具有較佳的電性性能。藉由執行膜製程，電子元件尺寸可製作得更小且更精準。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
200‧‧‧電感器
201‧‧‧基底
202‧‧‧聚合物層
203‧‧‧底介電層
204‧‧‧金屬層
205‧‧‧介電層
206‧‧‧頂部介電層

Claims (21)

  1. 一種電子元件，包括：由多個絕緣層所隔開的多個導電層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一個單一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成，其中，所述多個導電層以及所述多個絕緣層不被一基底支持。
  2. 如請求項1的電子元件，其中所述電子元件是一電感器，其中所述至少一個線圈是由多個電性連接的薄膜金屬層而形成，其中，第一薄膜金屬層形成於一絕緣層上，一第二絕緣層設置在所述第一薄膜金屬層的圖案化區域上且填充至所述第一薄膜金屬層的一未被圖案化區域中，其中隔開所述多個薄膜金屬層的所述多個絕緣層不被一基底支持。
  3. 如請求項1所述的電子元件，其中所述電子元件是一電感器，其中，一電極設置在所述電感器的底部表面上且電性連接至所述線圈，其中，所述每一繞線圈垂直於設置在所述電感器底部表面上的所述電極。
  4. 如請求項1所述的電子元件，其中所述電子元件是一電感器，更包括：一第一電極，其中所述第一電極的一內表面包括至少一第一凹部以增加所述第一電極的接觸面積。
  5. 如請求項4所述的電子元件，其中所述電子元件是一電感器，更包括：一第二電極，其中所述第二電極的的一內表面包括至少一第二凹部，其中所述多個絕緣層的一第一部分填充於所述至少一第一凹部內，所述多個絕緣層的一第二部分填充於所述至少一第二凹部內。
  6. 如請求項1所述的電子元件，其中所述電子元件是一個扼流圈或電感器。
  7. 如請求項1所述的電子元件，其中所述多個絕緣層包括一頂部絕緣層，多個中間絕緣層和一底部絕緣層，其中所述至少一個繞線圈設置在所述多個中間絕緣層中。
  8. 根據請求項7所述的電子元件，其中所述頂部絕緣層的厚度大於所述多個中間絕緣層的每一絕緣層的厚度。
  9. 根據請求項5所述的電子元件，其中所述每一絕緣層是一介電層，所述每一導電層是一金屬層，其中，每個金屬層具有在所述第一電極與所述第二電極之間形成的一金屬軌跡，其中佈置於所述多個介電層中的多個通孔電性連接所述多個金屬層，其中，所述第一電極與所述第二電極分別垂直於一相對應的金屬軌跡。
  10. 根據請求項4所述的電子元件，其中，所述第一電極的內表面具有第一多個突出物以及所述第二電極的內表面具有第二多個突出物，其中，所述第一多個突出物以及所述第二多個突出物從層到層相互交替。
  11. 根據請求項9所述的電子元件，其中所述金屬軌跡是鉤形金屬軌跡。
  12. 根據請求項9所述的電子元件，其中，所述第一電極與所述第二電極從層到層具有彼此不同的形狀。
  13. 根據請求項9所述的電子元件，其中，所述第一電極與所述第二電極分別從所述多個導電層的一中間層延伸至所述多個導電層的底部層。
  14. 根據請求項9所述的電子元件，其中，所述第一電極與所述第二電極分別從所述多個導電層的一頂部層延伸至所述多個導電層的底部層。
  15. 根據請求項1所述的電子元件，其中，所述多個導電層的一第一導電層與一第二導電層分別具有一相同的形狀的一第一金屬軌跡與一第二金屬軌跡，其中，所述第一導電層與所述第二導電層被一第一絕緣層隔開，其中，所述第一金屬軌跡與所述第二金屬軌跡通過所述第一絕緣層相互堆疊而電性連接。
  16. 根據請求項15所述的電子元件，其中，所述第一金屬軌跡與所述第二金屬軌跡的相同的形狀相互對齊。
  17. 一種形成電子元件的方法，該方法包括：提供一基底；在所述基板上形成多個導電層及多個絕緣層，其中所述多個絕緣層隔開所述多個導電層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一個單一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成；以及移除所述基底。
  18. 如請求項17所述的方法，其中所述電子元件是一個扼流圈或電感器。
  19. 根據請求項17的方法，更包括：在所述基板上設置一緩衝層，其中多個導電層及多個絕緣層形成於所述緩衝層上；以及所述移除所述基底包含移除所述緩衝層。
  20. 如請求項17的方法，其中所述電子元件是一電感器，其中所述至少一繞線圈是由多個電性連接的薄膜金屬層而形成，其中，第一薄膜金屬層形成 於一第一絕緣層上，一第二絕緣層設置在所述第一薄膜金屬層的一圖案化區域上且填充至所述第一薄膜金屬層的一未被圖案化區域中。
  21. 一種電子元件，包括：由多個絕緣層所隔開的多個導電層，其中所述多個導電層形成一具有至少一繞線圈(Winding Turn)的線圈(Coil)，其中每一繞線圈是通過電性連接所述多個導電層之每一導電層的一相對應的導電圖案而形成，其中，所述多個導電層以及所述多個絕緣層不被一基底支持，其中所述電子元件是一電感器，更包括：一第一電極，其中所述第一電極的一內表面包括至少一第一凹部以增加所述第一電極的接觸面積。
TW104137444A 2014-11-14 2015-11-13 無基板電子元件及其製造方法 TWI566653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462079575P 2014-11-14 2014-11-14
US201462083325P 2014-11-24 2014-11-24

Publications (2)

Publication Number Publication Date
TW201618616A TW201618616A (zh) 2016-05-16
TWI566653B true TWI566653B (zh) 2017-01-11

Family

ID=55962315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137444A TWI566653B (zh) 2014-11-14 2015-11-13 無基板電子元件及其製造方法

Country Status (3)

Country Link
US (1) US20160141102A1 (zh)
CN (2) CN105609267B (zh)
TW (1) TWI566653B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269482B2 (en) * 2015-10-07 2019-04-23 Murata Manufacturing Co., Ltd. Lamination inductor
JP6536437B2 (ja) * 2016-03-04 2019-07-03 株式会社村田製作所 電子部品
JP6436126B2 (ja) * 2016-04-05 2018-12-12 株式会社村田製作所 電子部品及び電子部品の製造方法
JP6520861B2 (ja) * 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
JP6569654B2 (ja) * 2016-12-14 2019-09-04 株式会社村田製作所 チップインダクタ
WO2018212273A1 (ja) * 2017-05-19 2018-11-22 株式会社村田製作所 積層型電子部品
JP6930217B2 (ja) * 2017-05-24 2021-09-01 Tdk株式会社 積層電子部品
JP7043743B2 (ja) * 2017-05-29 2022-03-30 Tdk株式会社 積層電子部品
JP6984212B2 (ja) * 2017-07-28 2021-12-17 Tdk株式会社 コイル部品
JP7174509B2 (ja) * 2017-08-04 2022-11-17 Tdk株式会社 積層コイル部品
JP6665838B2 (ja) * 2017-08-10 2020-03-13 株式会社村田製作所 インダクタ部品
JP6677228B2 (ja) * 2017-08-31 2020-04-08 株式会社村田製作所 コイル部品
CN113921238A (zh) * 2018-01-12 2022-01-11 乾坤科技股份有限公司 电子装置及其制作方法
JP7127287B2 (ja) * 2018-01-29 2022-08-30 Tdk株式会社 コイル部品
JP7200499B2 (ja) * 2018-04-26 2023-01-10 Tdk株式会社 積層コイル部品
JP7243040B2 (ja) * 2018-05-08 2023-03-22 Tdk株式会社 積層コイル部品
KR102102710B1 (ko) 2018-07-18 2020-04-21 삼성전기주식회사 코일 부품 및 그 제조방법
JP7234552B2 (ja) * 2018-09-21 2023-03-08 Tdk株式会社 積層コイル部品
KR102653200B1 (ko) * 2018-10-29 2024-04-01 삼성전기주식회사 인덕터
JP7475809B2 (ja) * 2018-12-20 2024-04-30 Tdk株式会社 積層コイル部品
JP7302265B2 (ja) * 2019-05-07 2023-07-04 Tdk株式会社 積層コイル部品
JP7111060B2 (ja) * 2019-05-24 2022-08-02 株式会社村田製作所 積層型コイル部品
JP2020198405A (ja) * 2019-06-05 2020-12-10 Tdk株式会社 積層コイル部品
JP7238622B2 (ja) * 2019-06-21 2023-03-14 Tdk株式会社 積層コイル部品
JP7159997B2 (ja) * 2019-08-07 2022-10-25 株式会社村田製作所 インダクタ部品
KR102176278B1 (ko) * 2019-08-12 2020-11-09 삼성전기주식회사 코일 부품
CN115516585A (zh) * 2022-03-28 2022-12-23 英麦科磁集成科技有限公司 线圈电感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546274A (en) * 1995-03-10 1996-08-13 Sun Microsystems, Inc. Three-dimensional compact array of electronic circuitry
TW429599B (en) * 1998-12-31 2001-04-11 Winbond Electronics Corp Method for forming inductors on the semiconductor substrate
US6383838B2 (en) * 1999-07-09 2002-05-07 Samsung Electronics Co., Ltd. Substrateless chip scale package and method of making same
TW200509370A (en) * 2003-08-22 2005-03-01 Agere Systems Inc A spiral inductor formed in a semiconductor substrate and a method for forming the inductor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3433816B2 (ja) * 1992-12-11 2003-08-04 ティーディーケイ株式会社 コイル部品とその製造方法
JP3248373B2 (ja) * 1994-12-02 2002-01-21 株式会社村田製作所 積層型コイル部品
JPH09129447A (ja) * 1995-11-02 1997-05-16 Murata Mfg Co Ltd 積層型インダクタ
JP3554775B2 (ja) * 1997-03-24 2004-08-18 株式会社村田製作所 積層型コイル部品
US5880662A (en) * 1997-08-21 1999-03-09 Dale Electronics, Inc. High self resonant frequency multilayer inductor and method for making same
JPH11144965A (ja) * 1997-11-12 1999-05-28 Tokin Corp 電子部品の製造方法
DE10040811A1 (de) * 2000-08-21 2002-03-14 Infineon Technologies Ag Monolithisch integrierbare Induktivität
JP2005045103A (ja) * 2003-07-24 2005-02-17 Tdk Corp チップインダクタ
JP2005322743A (ja) * 2004-05-07 2005-11-17 Murata Mfg Co Ltd 積層コイル部品の製造方法
JP4019071B2 (ja) * 2004-07-12 2007-12-05 Ｔｄｋ株式会社 コイル部品
US7667565B2 (en) * 2004-09-08 2010-02-23 Cyntec Co., Ltd. Current measurement using inductor coil with compact configuration and low TCR alloys
WO2007080680A1 (ja) * 2006-01-16 2007-07-19 Murata Manufacturing Co., Ltd. インダクタの製造方法
US7579937B2 (en) * 2007-11-07 2009-08-25 Tdk Corporation Laminated inductor and method of manufacture of same
JP2009295927A (ja) * 2008-06-09 2009-12-17 Tdk Corp 薄膜電子部品
JP2012253398A (ja) * 2009-09-29 2012-12-20 Univ Of Electro-Communications 電力及び情報の伝送装置、システム、及び方法
WO2013103044A1 (ja) * 2012-01-06 2013-07-11 株式会社村田製作所 電子部品
US20130271251A1 (en) * 2012-04-12 2013-10-17 Cyntec Co., Ltd. Substrate-Less Electronic Component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546274A (en) * 1995-03-10 1996-08-13 Sun Microsystems, Inc. Three-dimensional compact array of electronic circuitry
TW429599B (en) * 1998-12-31 2001-04-11 Winbond Electronics Corp Method for forming inductors on the semiconductor substrate
US6383838B2 (en) * 1999-07-09 2002-05-07 Samsung Electronics Co., Ltd. Substrateless chip scale package and method of making same
TW200509370A (en) * 2003-08-22 2005-03-01 Agere Systems Inc A spiral inductor formed in a semiconductor substrate and a method for forming the inductor

Also Published As

Publication number Publication date
CN105609267A (zh) 2016-05-25
US20160141102A1 (en) 2016-05-19
TW201618616A (zh) 2016-05-16
CN108878117A (zh) 2018-11-23
CN105609267B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
TWI566653B (zh) 無基板電子元件及其製造方法
US7843303B2 (en) Multilayer inductor
JP5404312B2 (ja) 電子装置
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
US9147518B1 (en) Inductor and coil substrate
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
US10748711B2 (en) Capacitor assembly
CN110265214B (zh) 一种薄膜电感器的制作工艺以及薄膜电感器
JP2013106030A (ja) 積層セラミック電子部品及びその製造方法
KR101964980B1 (ko) 액추에이터 코일 구조체 및 그 제조방법
KR20150033343A (ko) 인덕터
JP2005045103A (ja) チップインダクタ
TW201343016A (zh) 無基板電子元件
CN109644559A (zh) 电子器件以及多层陶瓷基板
TW201521063A (zh) 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法
JP2006222441A (ja) コンデンサ、配線基板、デカップリング回路及び高周波回路
JP2007012825A (ja) チップ部品及びその製造方法
JP2005209761A (ja) 多数個取り配線基板
US9620445B1 (en) Chip package structure and method of manufacturing the same
JP2005203641A (ja) 積層構造部品及びその製造方法
KR20140084970A (ko) 적층형 칩 인덕터
JP2012015177A (ja) セラミック多層基板
CN110463358B (zh) 布线基板以及电子模块
JP4931329B2 (ja) コンデンサ、配線基板、デカップリング回路及び高周波回路