JPH0969589A - 薄膜コンデンサ内蔵型モジュール - Google Patents
薄膜コンデンサ内蔵型モジュールInfo
- Publication number
- JPH0969589A JPH0969589A JP22490795A JP22490795A JPH0969589A JP H0969589 A JPH0969589 A JP H0969589A JP 22490795 A JP22490795 A JP 22490795A JP 22490795 A JP22490795 A JP 22490795A JP H0969589 A JPH0969589 A JP H0969589A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film capacitor
- glass layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ガラス層上の電極層をファインラインでファイ
ンピッチの微細なパターンに形成してもパターン切れを
起こさず、電極層のガラス層に対する密着性が高い。ま
た実装されるLSIがC−MOS系のLSIの場合にそ
の電気特性に問題を起こさず電源ノイズを抑制し得る。
更に高容量で非常に信頼性の高い薄膜コンデンサを内蔵
でき、実装面積を広くし得る。 【解決手段】グレーズド基板11が基板本体12とこの
基板本体12上に設けられたガラス層13とを有し、ガ
ラス層13上に設けられた薄膜コンデンサ17が少なく
とも一対の電極層17a,17cと一対の電極層17
a,17c間に介装された誘電体層17bとを有する。
一対の電極層17a,17cのうちガラス層13上に密
着して設けられた一方の電極層17aがガラス層13上
に貴金属有機化合物を含むペーストを塗布し焼成してな
る金属薄膜である。
ンピッチの微細なパターンに形成してもパターン切れを
起こさず、電極層のガラス層に対する密着性が高い。ま
た実装されるLSIがC−MOS系のLSIの場合にそ
の電気特性に問題を起こさず電源ノイズを抑制し得る。
更に高容量で非常に信頼性の高い薄膜コンデンサを内蔵
でき、実装面積を広くし得る。 【解決手段】グレーズド基板11が基板本体12とこの
基板本体12上に設けられたガラス層13とを有し、ガ
ラス層13上に設けられた薄膜コンデンサ17が少なく
とも一対の電極層17a,17cと一対の電極層17
a,17c間に介装された誘電体層17bとを有する。
一対の電極層17a,17cのうちガラス層13上に密
着して設けられた一方の電極層17aがガラス層13上
に貴金属有機化合物を含むペーストを塗布し焼成してな
る金属薄膜である。
Description
【0001】
【発明の属する技術分野】本発明は、グレーズド基板上
に少なくとも薄膜コンデンサが形成された薄膜コンデン
サ内蔵型モジュールに関するものである。
に少なくとも薄膜コンデンサが形成された薄膜コンデン
サ内蔵型モジュールに関するものである。
【0002】
【従来の技術】最近、LSIにはバイポーラ系のECL
(Emitter Coupled Logic)よりも消費電力の小さいC
−MOS系のLSIが広く用いられているが、このC−
MOS系のLSIの場合、信号の処理速度が上がってく
ると、電源とグランド間に発生するノイズが大きな問題
となってきている。この電源ノイズを低減するためにL
SIチップの他にチップコンデンサを薄膜多層回路上に
設けた場合には、電源ノイズ抑制時に搭載用端子のL
(インダクタンス)分が問題となる上、コンデンサの分
だけセラミック基板における実装面積を狭める不具合が
あった。このため、このチップコンデンサの代わりに薄
膜コンデンサを薄膜多層回路の層内に設ける試みがなさ
れている。例えば、セラミック基板の表面を鏡面加工
し、その上に下部電極層と誘電体層と上部電極層をこの
順に形成した薄膜コンデンサ付きセラミック基板が知ら
れている。また別の薄膜コンデンサ付きセラミック基板
として、Al2O3基板の表面に光沢めっきにより下部電
極層を形成し、この下部電極層の上にTa2O5からなる
誘電体層と上部電極層を形成した高容量の薄膜コンデン
サ付き基板が開示されている(R.KAMBE et. al., "MCM
SUBSTRATE WITH HIGH CAPACITANCE", 1994, MCM '94 Pr
oceedings, pp.136-141)。
(Emitter Coupled Logic)よりも消費電力の小さいC
−MOS系のLSIが広く用いられているが、このC−
MOS系のLSIの場合、信号の処理速度が上がってく
ると、電源とグランド間に発生するノイズが大きな問題
となってきている。この電源ノイズを低減するためにL
SIチップの他にチップコンデンサを薄膜多層回路上に
設けた場合には、電源ノイズ抑制時に搭載用端子のL
(インダクタンス)分が問題となる上、コンデンサの分
だけセラミック基板における実装面積を狭める不具合が
あった。このため、このチップコンデンサの代わりに薄
膜コンデンサを薄膜多層回路の層内に設ける試みがなさ
れている。例えば、セラミック基板の表面を鏡面加工
し、その上に下部電極層と誘電体層と上部電極層をこの
順に形成した薄膜コンデンサ付きセラミック基板が知ら
れている。また別の薄膜コンデンサ付きセラミック基板
として、Al2O3基板の表面に光沢めっきにより下部電
極層を形成し、この下部電極層の上にTa2O5からなる
誘電体層と上部電極層を形成した高容量の薄膜コンデン
サ付き基板が開示されている(R.KAMBE et. al., "MCM
SUBSTRATE WITH HIGH CAPACITANCE", 1994, MCM '94 Pr
oceedings, pp.136-141)。
【0003】
【発明が解決しようとする課題】しかし、前者の薄膜コ
ンデンサ付きセラミック基板では基板が鏡面加工中に脱
粒等の表面欠陥を生じ易く、このセラミック基板の表面
欠陥は薄膜の誘電体層に波及するため、下部電極層と誘
電体層と上部電極層で構成される薄膜コンデンサはコン
デンサとして十分に機能しないことがあった。また前者
の薄膜コンデンサ付きセラミック基板では基板の表面欠
陥により下部電極層をファインラインでファインピッチ
の微細なパターンで形成した場合、パターン切れを起こ
すことがあった。この点を解消するために、基板をグレ
ーズ処理すると、パターン切れを起こさない反面、表面
平滑度が高過ぎ、スパッタリング法等によりガラス層上
に下部電極層を形成した場合、この下部電極層のガラス
層に対する密着性が良好でなかった。更に、後者のコン
デンサ付きセラミック基板では焼結体であるAl2O3基
板の表面平均粗さRaが0.5μmであって、表面に直
径が20〜30μmの欠陥があるため、この表面粗さや
欠陥に起因して例えめっき処理を行ったとしてもコンデ
ンサとしての機能を有しないものの割合が10%程度で
あり、なお改善の余地があった。
ンデンサ付きセラミック基板では基板が鏡面加工中に脱
粒等の表面欠陥を生じ易く、このセラミック基板の表面
欠陥は薄膜の誘電体層に波及するため、下部電極層と誘
電体層と上部電極層で構成される薄膜コンデンサはコン
デンサとして十分に機能しないことがあった。また前者
の薄膜コンデンサ付きセラミック基板では基板の表面欠
陥により下部電極層をファインラインでファインピッチ
の微細なパターンで形成した場合、パターン切れを起こ
すことがあった。この点を解消するために、基板をグレ
ーズ処理すると、パターン切れを起こさない反面、表面
平滑度が高過ぎ、スパッタリング法等によりガラス層上
に下部電極層を形成した場合、この下部電極層のガラス
層に対する密着性が良好でなかった。更に、後者のコン
デンサ付きセラミック基板では焼結体であるAl2O3基
板の表面平均粗さRaが0.5μmであって、表面に直
径が20〜30μmの欠陥があるため、この表面粗さや
欠陥に起因して例えめっき処理を行ったとしてもコンデ
ンサとしての機能を有しないものの割合が10%程度で
あり、なお改善の余地があった。
【0004】本発明の目的は、ガラス層上の電極層をフ
ァインラインでファインピッチの微細なパターンに形成
してもパターン切れを起こすことがなく、上記電極層の
ガラス層への密着性が高い薄膜コンデンサ内蔵型モジュ
ールを提供することにある。本発明の別の目的は、実装
されるLSIがC−MOS系のLSIの場合にその電気
特性に問題を起こすことなく電源ノイズを抑制し得る薄
膜コンデンサ内蔵型モジュールを提供することにある。
本発明の更に別の目的は、高容量で非常に信頼性の高い
薄膜コンデンサを内蔵でき、実装面積を広くし得る薄膜
コンデンサ内蔵型モジュールを提供することにある。
ァインラインでファインピッチの微細なパターンに形成
してもパターン切れを起こすことがなく、上記電極層の
ガラス層への密着性が高い薄膜コンデンサ内蔵型モジュ
ールを提供することにある。本発明の別の目的は、実装
されるLSIがC−MOS系のLSIの場合にその電気
特性に問題を起こすことなく電源ノイズを抑制し得る薄
膜コンデンサ内蔵型モジュールを提供することにある。
本発明の更に別の目的は、高容量で非常に信頼性の高い
薄膜コンデンサを内蔵でき、実装面積を広くし得る薄膜
コンデンサ内蔵型モジュールを提供することにある。
【0005】
【課題を解決するための手段】請求項1に係る発明は、
基板本体12とこの基板本体12上に設けられたガラス
層13とを有するグレーズド基板11と、ガラス層13
上に設けられ少なくとも一対の電極層17a,17cと
一対の電極層17a,17c間に介装された誘電体層1
7bとを有する薄膜コンデンサ17とを備えた薄膜コン
デンサ内蔵型モジュール10であって、一対の電極層1
7a,17cのうちガラス層13上に密着して設けられ
た一方の電極層17aがガラス層13上に貴金属有機化
合物を含むペーストを塗布し焼成してなる金属薄膜であ
ることを特徴とする薄膜コンデンサ内蔵型モジュールで
ある。このように構成された薄膜コンデンサ内蔵型モジ
ュールでは、ガラス層13の上に貴金属有機化合物ペー
ストを塗布して乾燥した後、焼成すると、このペースト
中のPb,Bi,Si等が酸化物となり、これらがガラ
ス層13のガラス成分と化学的に結合する。これにより
薄膜コンデンサ17を構成する一方の電極層17aをフ
ァインラインでファインピッチの微細なパターンに形成
でき、更にパターン切れを起こすことなくガラス層13
の表面に上記電極層17aを形成できるとともに、ガラ
ス層13の表面に高い密着力で電極層17aを形成でき
る。
基板本体12とこの基板本体12上に設けられたガラス
層13とを有するグレーズド基板11と、ガラス層13
上に設けられ少なくとも一対の電極層17a,17cと
一対の電極層17a,17c間に介装された誘電体層1
7bとを有する薄膜コンデンサ17とを備えた薄膜コン
デンサ内蔵型モジュール10であって、一対の電極層1
7a,17cのうちガラス層13上に密着して設けられ
た一方の電極層17aがガラス層13上に貴金属有機化
合物を含むペーストを塗布し焼成してなる金属薄膜であ
ることを特徴とする薄膜コンデンサ内蔵型モジュールで
ある。このように構成された薄膜コンデンサ内蔵型モジ
ュールでは、ガラス層13の上に貴金属有機化合物ペー
ストを塗布して乾燥した後、焼成すると、このペースト
中のPb,Bi,Si等が酸化物となり、これらがガラ
ス層13のガラス成分と化学的に結合する。これにより
薄膜コンデンサ17を構成する一方の電極層17aをフ
ァインラインでファインピッチの微細なパターンに形成
でき、更にパターン切れを起こすことなくガラス層13
の表面に上記電極層17aを形成できるとともに、ガラ
ス層13の表面に高い密着力で電極層17aを形成でき
る。
【0006】請求項2に係る発明は、請求項1に係る発
明であって、更に基板本体11がAl2O3,AlN,S
iC,タングステン,モリブデン又は銅により形成され
る。請求項3に係る発明は、請求項1に係る発明であっ
て、更に薄膜コンデンサ17の一方の電極層17aに含
まれる貴金属がAu,Ag,Pt,Pd又はこれらの合
金であることを特徴とする薄膜コンデンサ内蔵型モジュ
ールである。貴金属はペースト中に15〜75重量%含
まれることが好ましい。20〜50重量%が更に好まし
い。貴金属の含有量が15重量%未満では連続した緻密
な薄膜が得難く、75重量%を越えるとガラス層に対す
る密着力が劣るようになる。請求項4に係る発明は、請
求項1に係る発明であって、更にガラス層13の厚さが
0.1μm〜100μmであることを特徴とする薄膜コ
ンデンサ内蔵型モジュールである。ガラス層13が0.
1μm未満ではグレーズド基板の表面平滑性が十分でな
く、100μmを越えるとグレーズド基板全体の熱伝導
性を極端に低下させる不具合がある。
明であって、更に基板本体11がAl2O3,AlN,S
iC,タングステン,モリブデン又は銅により形成され
る。請求項3に係る発明は、請求項1に係る発明であっ
て、更に薄膜コンデンサ17の一方の電極層17aに含
まれる貴金属がAu,Ag,Pt,Pd又はこれらの合
金であることを特徴とする薄膜コンデンサ内蔵型モジュ
ールである。貴金属はペースト中に15〜75重量%含
まれることが好ましい。20〜50重量%が更に好まし
い。貴金属の含有量が15重量%未満では連続した緻密
な薄膜が得難く、75重量%を越えるとガラス層に対す
る密着力が劣るようになる。請求項4に係る発明は、請
求項1に係る発明であって、更にガラス層13の厚さが
0.1μm〜100μmであることを特徴とする薄膜コ
ンデンサ内蔵型モジュールである。ガラス層13が0.
1μm未満ではグレーズド基板の表面平滑性が十分でな
く、100μmを越えるとグレーズド基板全体の熱伝導
性を極端に低下させる不具合がある。
【0007】
【発明の実施の形態】以下、本発明を詳述する。 (a) グレーズド基板 図1に示すように、グレーズド基板11は基板本体12
とこの基板本体12上に設けられたガラス層13とを有
し、基板本体12はAl2O3(アルミナ),AlN(窒
化アルミニウム),SiC(炭化珪素)等の絶縁セラミ
ックス、又はタングステン,モリブデン,銅等の金属に
より形成される。ガラス層13を構成するガラス成分
は、例えばPbO−SiO2−B2O3系にAl2O3、ア
ルカリ土類金属、アルカリ金属等が添加された系であ
る。このガラス層13は、熱膨張係数が基板本体12の
熱膨張係数に近いことが、ガラス層13形成時にクラッ
ク等の欠陥を生じないため、好ましい。例えば基板本体
12がAlNにより形成される場合、ガラス層13の熱
膨張係数はこの基板本体12の熱膨張係数に近い(4.
4±1.0)×10-6/℃であることが好ましい。また
ガラス層13は上記ガラス粉末を溶剤と混合してガラス
ペーストとし、このガラスペーストを基板本体12の表
面にスクリーン印刷、スプレーコーティング、ディップ
コーティング、スピンコーティング等の方法により塗布
して乾燥した後、焼成しガラスを軟化させることにより
形成される。
とこの基板本体12上に設けられたガラス層13とを有
し、基板本体12はAl2O3(アルミナ),AlN(窒
化アルミニウム),SiC(炭化珪素)等の絶縁セラミ
ックス、又はタングステン,モリブデン,銅等の金属に
より形成される。ガラス層13を構成するガラス成分
は、例えばPbO−SiO2−B2O3系にAl2O3、ア
ルカリ土類金属、アルカリ金属等が添加された系であ
る。このガラス層13は、熱膨張係数が基板本体12の
熱膨張係数に近いことが、ガラス層13形成時にクラッ
ク等の欠陥を生じないため、好ましい。例えば基板本体
12がAlNにより形成される場合、ガラス層13の熱
膨張係数はこの基板本体12の熱膨張係数に近い(4.
4±1.0)×10-6/℃であることが好ましい。また
ガラス層13は上記ガラス粉末を溶剤と混合してガラス
ペーストとし、このガラスペーストを基板本体12の表
面にスクリーン印刷、スプレーコーティング、ディップ
コーティング、スピンコーティング等の方法により塗布
して乾燥した後、焼成しガラスを軟化させることにより
形成される。
【0008】(b) 薄膜コンデンサ 図1に示すように、薄膜コンデンサ17はガラス層13
上に設けられ、少なくとも一対の電極層17a,17c
と一対の電極層17a,17c間に介装された誘電体層
17bとを有し、ガラス層13の上に上記一対の電極層
17a,17cのうちの一方の電極層即ち下部電極層1
7aを形成し、この電極層17aの上に誘電体層17b
を形成し、更にこの誘電体層17bの上に他方の電極層
即ち上部電極層17cを形成することにより得られる。
下部電極層17aは貴金属有機化合物を含むペースト塗
布し焼成してなる金属薄膜であり、下部電極層17aに
含まれる貴金属はAu,Ag,Pt,Pd又はこれらの
合金である。貴金属以外の金属ペーストを用いると焼成
時に金属が酸化されるため、貴金属であることが必要で
ある。特に貴金属としてAu系を用いると、電気的抵抗
がCuと同程度で低く、緻密な連続膜を形成し易い。従
来の金属ペーストとは異なり、本発明のペーストは貴金
属が粉末の状態でなく、貴金属成分及び微量の他の金属
成分が有機成分と化合物を形成し、液状になっているた
め、1μm以下の厚さの連続した薄膜が得られる特長が
ある。この液状の貴金属有機化合物に例えばα−テレピ
ネオール、エチルセルロース等の有機物を添加し、ペー
スト化する。この有機物はペーストに粘性を付与して塗
工性を高めるとともに、焼成後のバインダとしての機能
を有する。他の金属成分としてはPb,Bi,Si等が
挙げられる。下部電極層17aは、貴金属有機化合物ペ
ーストをガラス層13の表面にスクリーン印刷、スプレ
ーコーティング、ディップコーティング、スピンコーテ
ィング等の方法により塗布して乾燥した後、焼成するこ
とにより形成される。この下部電極層17aの厚さは、
0.1μm〜10μmの厚さに形成される。
上に設けられ、少なくとも一対の電極層17a,17c
と一対の電極層17a,17c間に介装された誘電体層
17bとを有し、ガラス層13の上に上記一対の電極層
17a,17cのうちの一方の電極層即ち下部電極層1
7aを形成し、この電極層17aの上に誘電体層17b
を形成し、更にこの誘電体層17bの上に他方の電極層
即ち上部電極層17cを形成することにより得られる。
下部電極層17aは貴金属有機化合物を含むペースト塗
布し焼成してなる金属薄膜であり、下部電極層17aに
含まれる貴金属はAu,Ag,Pt,Pd又はこれらの
合金である。貴金属以外の金属ペーストを用いると焼成
時に金属が酸化されるため、貴金属であることが必要で
ある。特に貴金属としてAu系を用いると、電気的抵抗
がCuと同程度で低く、緻密な連続膜を形成し易い。従
来の金属ペーストとは異なり、本発明のペーストは貴金
属が粉末の状態でなく、貴金属成分及び微量の他の金属
成分が有機成分と化合物を形成し、液状になっているた
め、1μm以下の厚さの連続した薄膜が得られる特長が
ある。この液状の貴金属有機化合物に例えばα−テレピ
ネオール、エチルセルロース等の有機物を添加し、ペー
スト化する。この有機物はペーストに粘性を付与して塗
工性を高めるとともに、焼成後のバインダとしての機能
を有する。他の金属成分としてはPb,Bi,Si等が
挙げられる。下部電極層17aは、貴金属有機化合物ペ
ーストをガラス層13の表面にスクリーン印刷、スプレ
ーコーティング、ディップコーティング、スピンコーテ
ィング等の方法により塗布して乾燥した後、焼成するこ
とにより形成される。この下部電極層17aの厚さは、
0.1μm〜10μmの厚さに形成される。
【0009】上部電極層17cは誘電体層17bの上
に、Pt,Cr等の金属をスパッタリング法により、又
は二酸化ルテニウム(RuO2),二酸化イリジウム
(IrO2)等の金属酸化物をスパッタリング法又はゾ
ル−ゲル法により、或いは上記下部電極層17aと同様
に貴金属有機化合物を含むペーストのスクリーン印刷法
等により形成される。誘電体層17bも上部電極層17
cと同様の方法で下部電極層17aの上に形成される。
この誘電体としては、チタンジルコン酸鉛(Pb(Z
r,Ti)O3),チタン酸ストロンチウム(SrTiO
3),チタン酸バリウム(BaTiO3),チタン酸バリ
ウムストロンチウム((Ba,Sr)TiO3),チタン
酸ビスマス(Bi4Ti3O12)等のペロブスカイト化合
物が挙げられる。
に、Pt,Cr等の金属をスパッタリング法により、又
は二酸化ルテニウム(RuO2),二酸化イリジウム
(IrO2)等の金属酸化物をスパッタリング法又はゾ
ル−ゲル法により、或いは上記下部電極層17aと同様
に貴金属有機化合物を含むペーストのスクリーン印刷法
等により形成される。誘電体層17bも上部電極層17
cと同様の方法で下部電極層17aの上に形成される。
この誘電体としては、チタンジルコン酸鉛(Pb(Z
r,Ti)O3),チタン酸ストロンチウム(SrTiO
3),チタン酸バリウム(BaTiO3),チタン酸バリ
ウムストロンチウム((Ba,Sr)TiO3),チタン
酸ビスマス(Bi4Ti3O12)等のペロブスカイト化合
物が挙げられる。
【0010】本発明の薄膜コンデンサ17は一対の電極
層17a,17cとこれらの電極層17a,17c間に
介装された誘電体層17bとからなる単層コンデンサに
限らず、2以上積層した複層コンデンサでもよい。また
薄膜コンデンサをグレーズド基板全面に設けてもよい
し、或いは一対又は2以上の対の薄膜コンデンサを部分
的に設けてもよい。部分的に設ける場合には次のゾル−
ゲル法による薄膜形成法を採用することが工程を簡略化
でき、好ましい。即ち、この方法は金属アルコキシドの
ような加水分解性有機金属化合物、金属ハロゲン化物、
金属カルボン酸塩及び金属アセチルアセトナト錯体から
選ばれた1種もしくは2種以上の加水分解金属化合物と
2−ニトロベンジルアルコールのような感光剤とを含む
感光性の金属酸化物薄膜を形成するための溶液をガラス
層、下部電極層又は誘電体層の上に塗布し、得られた感
光性塗膜に対して薄膜を必要とする部分に画像形成用の
活性線照射を行った後、現像して未露光部を除去し、グ
レーズド基板を熱処理して残留する塗膜を金属酸化物に
変換させることにより、ネガ型の金属酸化物薄膜パター
ンを形成する方法である。また薄膜コンデンサ17の上
には例えば、Cu層とポリイミド層を組み合わせた公知
の方法により薄膜多層回路18を形成することができ、
この薄膜多層回路18の最上層には1又は2以上のシリ
コンチップ18dを搭載することもできる。
層17a,17cとこれらの電極層17a,17c間に
介装された誘電体層17bとからなる単層コンデンサに
限らず、2以上積層した複層コンデンサでもよい。また
薄膜コンデンサをグレーズド基板全面に設けてもよい
し、或いは一対又は2以上の対の薄膜コンデンサを部分
的に設けてもよい。部分的に設ける場合には次のゾル−
ゲル法による薄膜形成法を採用することが工程を簡略化
でき、好ましい。即ち、この方法は金属アルコキシドの
ような加水分解性有機金属化合物、金属ハロゲン化物、
金属カルボン酸塩及び金属アセチルアセトナト錯体から
選ばれた1種もしくは2種以上の加水分解金属化合物と
2−ニトロベンジルアルコールのような感光剤とを含む
感光性の金属酸化物薄膜を形成するための溶液をガラス
層、下部電極層又は誘電体層の上に塗布し、得られた感
光性塗膜に対して薄膜を必要とする部分に画像形成用の
活性線照射を行った後、現像して未露光部を除去し、グ
レーズド基板を熱処理して残留する塗膜を金属酸化物に
変換させることにより、ネガ型の金属酸化物薄膜パター
ンを形成する方法である。また薄膜コンデンサ17の上
には例えば、Cu層とポリイミド層を組み合わせた公知
の方法により薄膜多層回路18を形成することができ、
この薄膜多層回路18の最上層には1又は2以上のシリ
コンチップ18dを搭載することもできる。
【0011】
【実施例】次に本発明の実施例を図面に基づいて説明す
る。 <実施例1>まず、基板本体として形状が76×76×
1mmのAl2O3基板を準備した。この基板はAl2O3
焼結体であって、表面平均粗さRaが0.5μmであ
り、表面に直径20〜30μmの欠陥が多数存在してい
た。この焼結体の表面全体に軟化点が750℃のPbO
−SiO2−B2O3系ガラス粒子を含むペーストをスク
リーン印刷法により塗布した。ペーストを塗布したAl
2O3基板を150℃で10分間乾燥した後、大気中で1
000℃で1時間焼成することにより、図1に示される
厚さ約10μmのガラス層13を表面に有するグレーズ
ド基板11を得た。このAl2O3基板12及びガラス層
13の各熱膨張係数はそれぞれ6.8×10-6/℃及び
7.0×10-6/℃で互いに近似していたため、100
0℃に焼成してガラス成分を軟化し冷却したときに、A
l2O3基板12もガラス層13と同様に挙動し、ガラス
層13には全くクラック等の欠陥は生じなかった。
る。 <実施例1>まず、基板本体として形状が76×76×
1mmのAl2O3基板を準備した。この基板はAl2O3
焼結体であって、表面平均粗さRaが0.5μmであ
り、表面に直径20〜30μmの欠陥が多数存在してい
た。この焼結体の表面全体に軟化点が750℃のPbO
−SiO2−B2O3系ガラス粒子を含むペーストをスク
リーン印刷法により塗布した。ペーストを塗布したAl
2O3基板を150℃で10分間乾燥した後、大気中で1
000℃で1時間焼成することにより、図1に示される
厚さ約10μmのガラス層13を表面に有するグレーズ
ド基板11を得た。このAl2O3基板12及びガラス層
13の各熱膨張係数はそれぞれ6.8×10-6/℃及び
7.0×10-6/℃で互いに近似していたため、100
0℃に焼成してガラス成分を軟化し冷却したときに、A
l2O3基板12もガラス層13と同様に挙動し、ガラス
層13には全くクラック等の欠陥は生じなかった。
【0012】次にこのグレーズド基板11のガラス層1
3上に、Au系の金属有機化合物ペーストをスクリーン
印刷法により、厚さ0.7μmで全面印刷した。このペ
ーストはAuを27重量%含み、他の金属成分としてP
b,Bi,Siをそれぞれ3重量%含み、残部が上記金
属と結合した有機成分及びα−テレピネオール,エチル
セルロース等の有機物からなる。上記ペーストを全面印
刷したグレーズド基板11を大気中で700℃で10分
間焼成することにより、一方の電極層である下部電極層
17aを得た。更にこの下部電極層17a上にゾル−ゲ
ル法により、(Ba,Sr)TiO3からなる誘電体層
17bを形成した後、この誘電体層17b上にゾル−ゲ
ル法によりRuO2からなる上部電極層17cを形成し
た。これにより薄膜コンデンサ17がグレーズド基板1
1の上に形成された。
3上に、Au系の金属有機化合物ペーストをスクリーン
印刷法により、厚さ0.7μmで全面印刷した。このペ
ーストはAuを27重量%含み、他の金属成分としてP
b,Bi,Siをそれぞれ3重量%含み、残部が上記金
属と結合した有機成分及びα−テレピネオール,エチル
セルロース等の有機物からなる。上記ペーストを全面印
刷したグレーズド基板11を大気中で700℃で10分
間焼成することにより、一方の電極層である下部電極層
17aを得た。更にこの下部電極層17a上にゾル−ゲ
ル法により、(Ba,Sr)TiO3からなる誘電体層
17bを形成した後、この誘電体層17b上にゾル−ゲ
ル法によりRuO2からなる上部電極層17cを形成し
た。これにより薄膜コンデンサ17がグレーズド基板1
1の上に形成された。
【0013】続いて薄膜コンデンサ17の上にスパッタ
リング法によりCr層を形成した後、スピンコーティン
グ法により感光性ポリイミド前駆体溶液を成膜した。次
いでフォトリソグラフィ法により露光・現像を行い、所
定のパターンを形成した後、窒素雰囲気中、400℃で
1時間焼成した。更にスパッタリング法を用いてCr
層、Cu層、Cr層の順で成膜を行い、レジスト膜を形
成した後、ウェットエッチング法により所定のパターン
を形成して、再度ポリイミド層を形成した。以後、上述
の方法により必要な層数だけCr/Cu/Cr層及びポ
リイミド層を形成した。次に最上層でポリイミド層が形
成されていない部分のCr層をエッチングし、Cu層を
露出させた後、Ni及びAuめっきを行った。このAu
めっき膜上に例えばフリップチップ法を用いて、シリコ
ンチップを接合し、薄膜多層回路18を形成した。これ
により薄膜コンデンサ内蔵型モジュール10を得た。図
1において、18aは接地電極層、18bはポリイミド
層、18cは信号層、18dはシリコンチップである。
リング法によりCr層を形成した後、スピンコーティン
グ法により感光性ポリイミド前駆体溶液を成膜した。次
いでフォトリソグラフィ法により露光・現像を行い、所
定のパターンを形成した後、窒素雰囲気中、400℃で
1時間焼成した。更にスパッタリング法を用いてCr
層、Cu層、Cr層の順で成膜を行い、レジスト膜を形
成した後、ウェットエッチング法により所定のパターン
を形成して、再度ポリイミド層を形成した。以後、上述
の方法により必要な層数だけCr/Cu/Cr層及びポ
リイミド層を形成した。次に最上層でポリイミド層が形
成されていない部分のCr層をエッチングし、Cu層を
露出させた後、Ni及びAuめっきを行った。このAu
めっき膜上に例えばフリップチップ法を用いて、シリコ
ンチップを接合し、薄膜多層回路18を形成した。これ
により薄膜コンデンサ内蔵型モジュール10を得た。図
1において、18aは接地電極層、18bはポリイミド
層、18cは信号層、18dはシリコンチップである。
【0014】<実施例2>ここでは薄膜コンデンサ内蔵
型モジュールのうち、薄膜コンデンサまで形成し、その
コンデンサの誘電容量を測定した例について説明する。
先ず実施例1と同一のグレーズド基板を用意した。この
基板のガラス層上にAu系の金属有機化合物ペーストを
スクリーン印刷法により厚さ2000オングストローム
で全面印刷した。このペーストはAuを27重量%含
み、他の金属成分としてPb,Bi,Siを3重量%含
み、残部が上記金属成分と結合した有機成分及びα−テ
レピネオール,エチルセルロース等の有機物からなる。
上記ペーストを全面印刷したグレーズド基板を大気中で
120℃で10分間乾燥した後、大気中で700℃で1
時間焼成し、下部電極層を形成した。次に実施例1と同
様にこの下部電極層の上にゾル−ゲル法により(Ba,
Sr)TiO3からなる誘電体層を形成した。引き続いて
この誘電体層上に厚さ2000オングストロームのAu
の蒸着膜を1mm□パターンで100個形成することに
より上部電極層を得た。
型モジュールのうち、薄膜コンデンサまで形成し、その
コンデンサの誘電容量を測定した例について説明する。
先ず実施例1と同一のグレーズド基板を用意した。この
基板のガラス層上にAu系の金属有機化合物ペーストを
スクリーン印刷法により厚さ2000オングストローム
で全面印刷した。このペーストはAuを27重量%含
み、他の金属成分としてPb,Bi,Siを3重量%含
み、残部が上記金属成分と結合した有機成分及びα−テ
レピネオール,エチルセルロース等の有機物からなる。
上記ペーストを全面印刷したグレーズド基板を大気中で
120℃で10分間乾燥した後、大気中で700℃で1
時間焼成し、下部電極層を形成した。次に実施例1と同
様にこの下部電極層の上にゾル−ゲル法により(Ba,
Sr)TiO3からなる誘電体層を形成した。引き続いて
この誘電体層上に厚さ2000オングストロームのAu
の蒸着膜を1mm□パターンで100個形成することに
より上部電極層を得た。
【0015】<比較例1>比較のために、実施例2のグ
レーズド基板と同一形状のAl2O3基板の上面を機械的
研磨により鏡面加工を施した鏡面研磨Al2O3基板を用
い、この基板上に実施例2と同様にして下部電極層、誘
電体層および100個の上部電極層を形成した。
レーズド基板と同一形状のAl2O3基板の上面を機械的
研磨により鏡面加工を施した鏡面研磨Al2O3基板を用
い、この基板上に実施例2と同様にして下部電極層、誘
電体層および100個の上部電極層を形成した。
【0016】<比較試験と評価>実施例2及び比較例1
の下部電極層、誘電体層及び100個の上部電極層から
なる薄膜コンデンサの誘電容量を測定して1000nF
/cm2以上を合格、それ未満を不合格として判定し
た。その結果、比較例1の薄膜コンデンサは4個が合格
であったのに対して、実施例2の薄膜コンデンサは98
個が合格であった。
の下部電極層、誘電体層及び100個の上部電極層から
なる薄膜コンデンサの誘電容量を測定して1000nF
/cm2以上を合格、それ未満を不合格として判定し
た。その結果、比較例1の薄膜コンデンサは4個が合格
であったのに対して、実施例2の薄膜コンデンサは98
個が合格であった。
【0017】
【発明の効果】以上述べたように、本発明によれば、基
板本体上にガラス層を設け、このガラス層上に設けられ
た薄膜コンデンサの一方の電極層がガラス層上に貴金属
有機化合物を含むペーストを塗布し焼成してなる金属薄
膜であるので、一方の電極層をファインラインでファイ
ンピッチの微細なパターンに形成でき、パターン切れを
起こすことなくガラス層の表面に電極層を形成できると
ともに、ガラス層の表面に高い密着力で電極層を形成で
きる。また従来のチップコンデンサの代わりにガラス層
の上に高容量の薄膜コンデンサを高い信頼性で形成で
き、広い実装面積を有するモジュールが得られる。更に
薄膜コンデンサ上に薄膜多層回路を形成し、更にこの薄
膜多層回路上にLSIを搭載すれば、この薄膜コンデン
サはLSIの近くにデカップリングキャパシタとしてモ
ジュールに内蔵されるため、このモジュールに実装され
るLSIがC−MOS系のLSIの場合で、信号の処理
速度の上昇とともに電源とグランド間にノイズが発生す
るときでも、この薄膜コンデンサにより電源ノイズが抑
制され、しかも電源ノイズ抑制時に従来のチップコンデ
ンサのような搭載用端子のL(インダクタンス)分が問
題となることがない。
板本体上にガラス層を設け、このガラス層上に設けられ
た薄膜コンデンサの一方の電極層がガラス層上に貴金属
有機化合物を含むペーストを塗布し焼成してなる金属薄
膜であるので、一方の電極層をファインラインでファイ
ンピッチの微細なパターンに形成でき、パターン切れを
起こすことなくガラス層の表面に電極層を形成できると
ともに、ガラス層の表面に高い密着力で電極層を形成で
きる。また従来のチップコンデンサの代わりにガラス層
の上に高容量の薄膜コンデンサを高い信頼性で形成で
き、広い実装面積を有するモジュールが得られる。更に
薄膜コンデンサ上に薄膜多層回路を形成し、更にこの薄
膜多層回路上にLSIを搭載すれば、この薄膜コンデン
サはLSIの近くにデカップリングキャパシタとしてモ
ジュールに内蔵されるため、このモジュールに実装され
るLSIがC−MOS系のLSIの場合で、信号の処理
速度の上昇とともに電源とグランド間にノイズが発生す
るときでも、この薄膜コンデンサにより電源ノイズが抑
制され、しかも電源ノイズ抑制時に従来のチップコンデ
ンサのような搭載用端子のL(インダクタンス)分が問
題となることがない。
【図1】本発明の薄膜コンデンサ内蔵型モジュールの部
分拡大断面図。
分拡大断面図。
10 薄膜コンデンサ内蔵型モジュール 11 グレーズド基板 12 Al2O3基板(基板本体) 13 ガラス層 17 薄膜コンデンサ 17a 下部電極層(一方の電極層) 17b 誘電体層 17c 上部電極層(他方の電極層)
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822
Claims (4)
- 【請求項1】 基板本体(12)とこの基板本体(12)上に設
けられたガラス層(13)とを有するグレーズド基板(11)
と、 前記ガラス層(13)上に設けられ少なくとも一対の電極層
(17a,17c)と前記一対の電極層(17a,17c)間に介装された
誘電体層(17b)とを有する薄膜コンデンサ(17)とを備え
た薄膜コンデンサ内蔵型モジュールであって、 前記一対の電極層(17a,17c)のうち前記ガラス層(13)上
に密着して設けられた一方の電極層(17a)が前記ガラス
層(13)上に貴金属有機化合物を含むペーストを塗布し焼
成してなる金属薄膜であることを特徴とする薄膜コンデ
ンサ内蔵型モジュール。 - 【請求項2】 基板本体(12)がAl2O3,AlN,Si
C,タングステン,モリブデン又は銅により形成された
請求項1記載の薄膜コンデンサ内蔵型モジュール。 - 【請求項3】 薄膜コンデンサ(17)の一方の電極層(17
a)に含まれる貴金属がAu,Ag,Pt,Pd又はこれ
らの合金であって、前記貴金属がペースト中に15〜7
5重量%含まれる請求項1記載の薄膜コンデンサ内蔵型
モジュール。 - 【請求項4】 ガラス層(13)の厚さが0.1μm〜10
0μmである請求項1記載の薄膜コンデンサ内蔵型モジ
ュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22490795A JPH0969589A (ja) | 1995-09-01 | 1995-09-01 | 薄膜コンデンサ内蔵型モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22490795A JPH0969589A (ja) | 1995-09-01 | 1995-09-01 | 薄膜コンデンサ内蔵型モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0969589A true JPH0969589A (ja) | 1997-03-11 |
Family
ID=16821033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22490795A Withdrawn JPH0969589A (ja) | 1995-09-01 | 1995-09-01 | 薄膜コンデンサ内蔵型モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0969589A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163271A (ja) * | 1997-11-28 | 1999-06-18 | Rohm Co Ltd | キャパシタの製法 |
KR100949844B1 (ko) * | 2001-06-11 | 2010-03-29 | 크리 인코포레이티드 | 고전압, 고온 커패시터 구조 및 이를 제조하는 방법 |
JP2016534579A (ja) * | 2013-09-17 | 2016-11-04 | ソン シン,ユ | エンベデッド用積層セラミックキャパシタ及びエンベデッド用積層セラミックキャパシタの製造方法 |
-
1995
- 1995-09-01 JP JP22490795A patent/JPH0969589A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163271A (ja) * | 1997-11-28 | 1999-06-18 | Rohm Co Ltd | キャパシタの製法 |
KR100949844B1 (ko) * | 2001-06-11 | 2010-03-29 | 크리 인코포레이티드 | 고전압, 고온 커패시터 구조 및 이를 제조하는 방법 |
JP2016534579A (ja) * | 2013-09-17 | 2016-11-04 | ソン シン,ユ | エンベデッド用積層セラミックキャパシタ及びエンベデッド用積層セラミックキャパシタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573584B1 (en) | Thin film electronic device and circuit board mounting the same | |
JPH07161223A (ja) | 導電性ペーストおよび積層セラミックコンデンサ | |
US7256980B2 (en) | Thin film capacitors on ceramic | |
JPH02263445A (ja) | 窒化アルミニウム基板およびそれを用いた半導体装置 | |
JP3327045B2 (ja) | 誘電体ペースト及びそれを用いた厚膜コンデンサ | |
JPH0969589A (ja) | 薄膜コンデンサ内蔵型モジュール | |
JP3154594B2 (ja) | キャパシタ内蔵多層配線基板とその製造方法 | |
JPH0935997A (ja) | 薄膜コンデンサ内蔵型モジュール | |
JPH0950936A (ja) | 薄膜コンデンサ内蔵型モジュール | |
JPH0722757A (ja) | 薄膜多層回路基板用ベース基板 | |
JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
JP3772093B2 (ja) | 導電ペースト並びにそれを用いた配線基板及びその製造方法 | |
JPH06125180A (ja) | キャパシタ内蔵多層配線基板 | |
US4927711A (en) | Hybrid circuits and thick film dielectrics used therein | |
JPH08241830A (ja) | 薄膜コンデンサ | |
JPH1197289A (ja) | 薄膜チップコンデンサー及びその製造方法 | |
JP2000223347A (ja) | 受動セラミック素子 | |
US6507498B1 (en) | Multiple-component unit | |
JP3098288B2 (ja) | 導体組成物およびそれを用いたセラミック基板 | |
JP2003109844A (ja) | 薄膜電子部品 | |
JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
JP2001168406A (ja) | 積層型圧電セラミック電子部品及びその製造方法 | |
JPH0133928B2 (ja) | ||
JPH08204302A (ja) | グレーズド基板 | |
JPH08204132A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |