KR20230002353A - 적층 스택을 갖는 금속-절연체-금속(mim) 에너지 저장장치 및 제조 방법 - Google Patents
적층 스택을 갖는 금속-절연체-금속(mim) 에너지 저장장치 및 제조 방법 Download PDFInfo
- Publication number
- KR20230002353A KR20230002353A KR1020227034254A KR20227034254A KR20230002353A KR 20230002353 A KR20230002353 A KR 20230002353A KR 1020227034254 A KR1020227034254 A KR 1020227034254A KR 20227034254 A KR20227034254 A KR 20227034254A KR 20230002353 A KR20230002353 A KR 20230002353A
- Authority
- KR
- South Korea
- Prior art keywords
- mim
- energy storage
- layer
- storage device
- odd
- Prior art date
Links
- 238000004146 energy storage Methods 0.000 title claims abstract description 154
- 229910052751 metal Inorganic materials 0.000 title claims description 22
- 239000002184 metal Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000002086 nanomaterial Substances 0.000 claims abstract description 123
- 239000011248 coating agent Substances 0.000 claims abstract description 25
- 238000000576 coating method Methods 0.000 claims abstract description 25
- 238000003475 lamination Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 28
- 239000002134 carbon nanofiber Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000007787 solid Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 14
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical class C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 11
- 239000008393 encapsulating agent Substances 0.000 claims description 10
- 239000003792 electrolyte Substances 0.000 claims description 8
- 239000003054 catalyst Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000003197 catalytic effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 claims 1
- 239000002121 nanofiber Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 247
- 239000003990 capacitor Substances 0.000 description 47
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000002041 carbon nanotube Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007784 solid electrolyte Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000002717 carbon nanostructure Substances 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002001 electrolyte material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 239000005518 polymer electrolyte Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- KKQWHYGECTYFIA-UHFFFAOYSA-N 2,5-dichlorobiphenyl Chemical compound ClC1=CC=C(Cl)C(C=2C=CC=CC=2)=C1 KKQWHYGECTYFIA-UHFFFAOYSA-N 0.000 description 1
- 229910032387 LiCoO2 Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000681 Silicon-tin Inorganic materials 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910021401 carbide-derived carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000012983 electrochemical energy storage Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910000625 lithium cobalt oxide Inorganic materials 0.000 description 1
- 229910002102 lithium manganese oxide Inorganic materials 0.000 description 1
- 229910000686 lithium vanadium oxide Inorganic materials 0.000 description 1
- BFZPBUKRYWOWDV-UHFFFAOYSA-N lithium;oxido(oxo)cobalt Chemical compound [Li+].[O-][Co]=O BFZPBUKRYWOWDV-UHFFFAOYSA-N 0.000 description 1
- VLXXBCXTUVRROQ-UHFFFAOYSA-N lithium;oxido-oxo-(oxomanganiooxy)manganese Chemical compound [Li+].[O-][Mn](=O)O[Mn]=O VLXXBCXTUVRROQ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/07—Dielectric layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/15—Solid electrolytic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명에 따른 MIM 에너지 저장장치는 하부 전극; 복수의 전기 전도성 수직 나노구조체; 복수의 전기 전도성 수직 나노구조체 내의 각 나노구조체를 컨포멀하게 코팅하는 하부 전도-제어층; 및 교번하는 전도-제어층 및 하부 전도-제어층을 컨포멀하게 코팅하는 전극층의 적층 스택을 포함하고, 상기 적층 스택은 적층 스택의 하부에 적어도 하나의 제1 홀수번째 전극층, 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층 및 제1 홀수 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함한다. 적층 스택의 각 짝수번째 전극층은 하부 전극에 전기 전도적으로 연결되며; 적층 스택의 각 홀수번째 전극층은 적층 스택의 임의의 다른 홀수번째 전극층에 전기 전도적으로 연결된다.
Description
본 발명은 커패시터 및 배터리를 포함하는 금속-절연체-금속(MIM) 정전기 및/또는 전기화학적 에너지 저장장치, 및 이러한 금속-절연체-금속(MIM) 에너지 저장장치의 제조 방법에 관한 것이다.
전자 제품의 소형화는 수십 년 동안 많은 기능을 가진 다양한 종류의 장치를 목격할 수 있게 하는 추세였다. 대부분의 경우, 이러한 발전은 트랜지스터, 저항기 및 로직 애플리케이션용 커패시터를 실리콘에 소형화 및 집적화함으로써 가능했다. 이에 비해, 회로 기판 수준의 수동 소자(저항기, 커패시터 및 인덕터)은 크기와 밀도 면에서 점진적인 발전만을 이루었다. 결과적으로, 수동 소자는 전자 시스템의 점점 더 큰 영역과 대부분의 비율을 차지하며 시스템 비용을 더 낮추는 데 따라 많은 전자 시스템들을 더 소형화하는 데 주요 장애물이다. 현재 스마트폰은 일반적으로 1000개 이상의 개별 커패시터 부품을 사용한다. 전기차의 회로 보드는 이러한 개별 캐패시터 부품을 약 10000개 정도 사용하고 있으며 그 추세는 상승하고 있다. 이러한 많은 수의 커패시터가 필요한 것은 주로 패키징 방식(PCB/SLP/SoC/SiP)을 통해 에너지 소스(배터리/주 전원)에서 기능적 실리콘 칩/다이 및 온칩 집적회로로 항상 전력을 인출하는 전원관리 시스템에 따른 문제를 해결해야 하기 때문이다. 이러한 부속품들의 집적의 여러 단계에서 해결해야 할 여러 가지 전원 관리 문제가 있다.
실리콘 회로의 소형화로 단위 면적당 더 많은 기능을 구현할 수 있게 되었다. 이러한 성과에는 대가가 따랐고 다이의 전원관리 시스템을 극도로 압박했다. 오늘날의 실리콘 칩은 트랜지스터의 누설 전류, 인터커넥트 그리드의 고주파 반사, 전력 그리드를 따라 발생하는 기생 스위칭 노이즈 등으로 인해 유도된 전원 노이즈로 인해 심각한 문제를 겪고 있다. 이러한 전원 노이즈는 회로의 전압 변동 및 임피던스 불일치를 유발할 수 있으며 게이트 지연 및 논리 오류, 지터 등이 발생될 수 있으며 치명적일 수 있다. 이러한 온칩 전원관리 방안을 다루는 방법에 대한 연구 영역은 방대하다. 이러한 문제를 해결하는 방법 중 하나는 회로에 집적된 MIM(Metal Insulator Metal) 디커플링 커패시터를 사용하는 것이다. 그러나, 다이 내부의 문제를 해결하기 위한 이러한 집적 방식은 다이 표면에 디커플링 커패시터를 집적하기 위한 공백(다이에서 이용가능한 고가의 공간)으로 인해 제한된다. 이 공백이 감소하고 있으며 온칩 디커플링 커패시터의 경우 현재 세대에서 다이당 약 10%만 할당되는 것으로 보고되었다.
따라서, 규정된 2차원 영역 내에서 이러한 디커플링 커패시터의 커패시턴스 밀도를 증가시킬 필요가 있다. A. M. Saleem 등의 'Integrated on-chip solid state capacitor based on vertically aligned carbon nanofibers, grown using a CMOS temperature compatible process', Solid State Electronics, vol. 139, 75 (2018년 1월), 및 EP2074641에 이러한 방안들이 제안되고 검증되었다. 종래 기술은 전통적인 MIM 커패시터와 관련하여 커패시티브 값의 개선을 보여주었다. 그러나, 시연된 장치는 접촉점에 존재하는 전계 산화물로 인한 기생 커패시턴스 또는 회로 구현에 해로운 영향을 미칠 수 있는 의도하지 않고 제어되지 않는 기생 효과(용량성/저항성/유도성)가 장치에 발생하게 하는 장치 영역 외부에서 무작위로 성장하는 나노구조체로 인해 불리해지는 경향이 있다. 실질적인 구현을 위한 이러한 기술 개념의 이점을 본질적으로 감소시키는 기생이 없는 장치를 만들기 위해서는 많은 설계 및 처리 개선 단계(예를 들어, CMP 평탄화 처리, 전계 산화물 제거 등)가 필요할 것으로 예상된다.
다른 관점, 가령 PCB/SLP 보드 레벨에서 보면, 대부분의 경우 전원을 공급하는 전원 공급 장치 레일(예를 들어, ±2.5V, ±12V 또는 3.3V 등)은 일반적으로 선형 전원장치 또는 스위치 모드 전원장치 기술에 의해 생성된다. 둘 다 전자회로의 전력망에 공급하기 전에 정류 및 필터링 또는 조절 단계가 있음에도 불구하고, 여전히 리플 노이즈가 있을 수 있다. 따라서, 보드에는 일반적으로 많은 커패시터가 있으며, IC의 스위칭 주파수가 올라갈수록 커패시터의 양과 값도 높아진다. 또한, IC의 전원 요구 사항이 더 낮은 작동 전압으로 진행됨에 따라, 전원 요구 사항 및 노이즈 마진이 점점 더 엄격해지고 있다. 게다가, SoC/SiP, 유사하지 않은 ICs/이종 집적의 FOWLP/FIWLP/Chiplet 웨이퍼 레벨 패키징과 같은 시스템 레벨 패키징의 발전과 함께, 전원관리가 지배적인 문제가 되고 있다. 전원장치 조정 불량, PCB 전원 인터커넥트의 길이/모양, 와이어 기생, IC의 스위칭 주파수 및 EMI 효과 등으로 인해 전압 레벨에서 노이즈가 발생할 수 있다. 이러한 복잡한 집적 패키지의 경우, 더 나은 성능을 위해 서로 다른 IC에 더 가까운 커패시터가 필요하다.
이러한 개별 부품을 제조하기 위한 오늘날의 산업 표준 MLCC/TSC/LICC 커패시터 기술은 100㎛ 이하, 바람직하게는 20㎛ 이하의 낮은 높이(Z 높이)에 대한 증가하는 요구를 충족해야 하는 과제를 안고 있다. 이러한 요구는 SoC/SiP 패키징 패키징에 통합된 IC가 범프 인터커넥트 높이 및 피치/간격 감소로 인해 SoC/SiP 패키징 방안 사이를 수용하기 위해 70㎛ 미만의 커패시터 높이가 필요하기 때문이다.
이 문제를 피하기 위해, US20170012029는 다이 후면에서 MIM 커패시터 구성을 수용하는 실시예를 설명한다. 그러나, 이러한 방식은 CMOS와 호환되어야 하며 조립될 모든 다이에서 수행되어야 한다. 이는 상이한 기술 노드에서의 그러한 MIM 구조의 적응 복잡성 및 그러한 구현과 관련된 비용으로 인해 그러한 기술 개념의 제한을 수반할 수 있다. 이는 본질적으로 다이당 비용을 상당히 증가시킬 수 있고 패키징 수준에서 필요한 기능당 비용 이점을 감소시킬 수 있다.
MLCC는 세계에서 가장 많이 사용되는 개별 커패시터 부품 유형이다. 수조 개의 이러한 개별 부품들이 매년 주어진 시스템/부속품에서 사용된다. 이러한 부품을 소형화하는 데 약간의 진전이 있었고 상업적으로 발견될 수 있는 가장 얇은 것은 Taiyo Yuden에 의해 110㎛라고 주장한다. Samsung ElectroMechanical 시스템은 두께를 줄이고 더 낮은 ESL(Effective Series Inductance)에 도달하기 위해 LICC 개념을 도입했다. (현재 Murata가 인수한) Ipdia는 900nF/㎟를 초과하는 커패시턴스 값으로 80㎛만큼 얇은 TSC 개별 커패시터 부품을 도입했다. 그러나, MLCC, LICC 및 TSC는 관련된 재료(원료 금속/유전체 입자), 가공 방식(소결/실리콘 에칭) 및 원료 및 가공 비용으로 인해 Z 차원(높이)에서 더 내려가는 데 어려움을 겪는 경향이 있다. MLCC 공정은 구리, 니켈, 은, 금, 탄탈륨, 티탄산바륨, 알루미나 등을 포함한 커패시터 제조에 사용되는 원료의 한계에 대한 철저한 이해가 필요하다. 또한, 세라믹 클래스 2 MLCC는 온도 변화, 인가 전압 및 시간 경과(노화) 하에서 부정적으로 피해를 입어 공급업체가 원래 규정한 커패시턴스 값에서 커패시턴스 값이 크게 저하된 것으로 또한 알려져 있다. 이러한 열화는 시스템(예를 들어, 전기 자동차)의 안전과 관련된 모든 서브시스템에 악영향을 미칠 수 있다.
따라서, 이러한 확립된 기술을 기반으로 하는 이러한 부품들의 추가 소형화는 이전만큼 비용 경쟁력이 없을 수 있다. 개별 커패시터 부품이 비용을 희생하지 않고도 플립 칩 범프 인터커넥트들 사이에 들어갈 수 있도록 2D 및 3D 공간 모두에서 충분히 작아야 하는 필요성을 충족시키는 것은 특히 어렵다.
개별 커패시터 부품은 산업 수요를 충족하기 위해 수조 개 단위로 생산되어야 하며, CMOS 호환 기술은 MLCC, LICC 또는 TSC와 관련하여 개별 부품들을 생산하는 데 활용하기에는 단순히 비용이 많이 든다.
따라서, 혁신적인 방안이 필요한 집적 커패시터와 개별 커패시터 부품 사이에는 큰 격차가 있음이 분명하다. 다른 유형의 에너지 저장장치에도 동일하게 적용된다.
따라서, 본 발명의 제1 양태에 따르면, 각각이 나노구조체의 제1 단부에서 나노구조체의 제2 단부까지 연장되는 복수의 전기 전도성 수직 나노구조체; 복수의 전기 전도성 수직 나노구조체 내의 각 나노구조체를 컨포멀하게 코팅하는 하부 전도-제어층; 및 교번하는 전도-제어층 및 하부 전도-제어층을 컨포멀하게 코팅하는 전극층을 포함하는 적층 스택을 포함하고, 상기 적층 스택은 상기 적층 스택의 바닥에 적어도 제1 홀수번째 전극층, 상기 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층, 및 상기 제1 홀수번째 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함하는 금속-절연체-금속(MIM) 에너지 저장장치로서, 적층 스택의 각 짝수번째 전극층은 나노구조체에 전기 전도적으로 연결되고, 적층 스택의 각 홀수번째 전극층은 적층 스택의 다른 홀수번째 전극층에 전기 전도적으로 연결되는 MIM 에너지 저장장치가 제공된다.
MIM 에너지 저장장치는 하부 전극을 포함할 수 있고, 복수의 전기 전도성 수직 나노구조체에서 각각의 나노구조체의 제1 단부는 하부 전극과 전기 전도성 접촉할 수 있다. 그 다음, 적층 스택의 각각의 짝수번째 전극층은 하부 전극에 전기 전도적으로 연결될 수 있다.
"수직" 나노구조체는 하부 전극에 수직으로 배열된 나노구조체로 이해되어야 한다.
본 출원의 맥락에서, "컨포멀 코팅"이라는 용어는 재료층의 두께가 표면의 배향에 무관하게 실질적으로 동일하게 되는 방식으로 재료층을 표면에 증착시키는 것을 의미하는 것으로 이해되어야 한다. 이러한 소위 컨포멀층 또는 필름을 달성하기 위한 다양한 증착방법이 당업자에게 잘 알려져 있다. 적합할 수 있는 증착 방법의 주목할만한 예는 CVD, ALD 및 PVD와 같은 다양한 기상 증착 방법이다.
전기 전도성 나노구조체는 전기 전도성 물질로 형성될 수 있거나, 전기 절연성 물질로 형성될 수 있고 바람직하게는 금속과 같은 전도성 물질로 컨포멀하게 코팅될 수 있다. 후자의 경우, 나노구조체의 제1 단부는 나노구조체의 제1 단부에 있는 전도성 물질에 의해 하부 전극과 전기적으로 전도성 접촉할 수 있다. 대안으로, 비전도성 나노구조체를 덮는 전기 전도성 물질은 MIM 에너지 저장장치를 위한 하부 전극으로 작용할 수 있다.
하부 전도-제어층은 각각의 나노구조체를 적어도 컨포멀하게 코팅할 수 있고, 따라서 나노구조체들 사이의 하부 전극 부분을 추가로 컨포멀하게 코팅할 수 있다.
적층 스택은 유리하게는 복수의 컨포멀 코팅층을 포함할 수 있다. 예를 들어, 적층 스택의 모든 층은 컨포멀 코팅층일 수 있다. 그러나, 실시예에서, 적층 스택의 최상부 전극층은 컨포멀 코팅층이 아닐 수 있다.
본 발명은 나노구조체 기반 MIM 에너지 저장장치의 단위 표면적당 에너지 저장 용량이 하부 컨포멀 전도-제어층의 상부에 교번하는 전극층과 전도-제어층을 갖는 적층 스택을 제공하고 병렬 결합 에너지 저장 회로를 달성하기 위해 장치의 전극층을 선택적으로 상호 연결함으로써 상당히 증가될 수 있다는 인식에 기초한다. 이 접근 방식은 상당히 증가된 에너지 저장 용량을 제공할 수 있다.
다양한 실시예에 따르면, MIM 에너지 저장장치는 하부 전극에 평행한 상부 전극을 더 포함할 수 있고; 적층 스택의 최상부 홀수번째 전극층이 상부 전극에 전기 전도적으로 연결될 수 있다. 상부 전극은 실질적으로 평면인 상부 전극 표면을 포함할 수 있는 반면, 상부 전극의 하부는 MIM 에너지 저장장치의 구성에 따라 평면형이거나 구조화될 수 있다.
다양한 응용을 위해, 이는 병렬 결합 에너지 저장 회로의 외부 연결을 제공하는 유리하고 편리한 방법일 수 있다. 실시예에서, 더 적은 공정 단계가 요구될 수 있고/있거나 더 거친 전도체 패턴이 사용될 수 있으며, 이는 개선된 생산 수율을 제공할 수 있고 따라서 생산 비용도 더 낮출 수 있다.
유리하게는, 적층 스택의 최상부 홀수번째 전극층은 각각이 복수의 전기 전도성 수직 나노구조체 내의 나노구조체들 중 각각의 하나의 제1 단부 및 제2 단부를 통과하는 직선을 따라 있는 복수의 연결 위치에서 상부 전극에 전기 전도적으로 연결될 수 있다. 이 구성은 비교적 간단하고 안정적인 연결 구성을 제공하며 또한 컴팩트하다.
전도성 나노구조체는 유리하게 탄소 나노섬유(CNF)일 수 있다. 대안으로, 전도성 나노구조체는 탄소나노튜브(CNT) 또는 탄화물 유래 탄소 나노구조체 또는 그래핀 벽일 수 있다. 더욱이, 실시예에서, 나노구조체는 예를 들어 구리, 알루미늄, 은, 실리사이드로 만든 나노와이어, 또는 전도성 특성을 갖는 다른 유형의 나노와이어일 수 있다.
그러나, CNF의 사용은 본 발명의 실시예에 따른 에너지 저장장치에 특히 유리할 수 있다. CNT는 CNF보다 높은 전도성을 제공할 수 있는 것으로 알려져 있다. 그러나, 전도성 CNT를 형성하는 공정은 또한 일정 비율의 반도체 CNT를 형성하는 경향이 있으며, 이 비율은 알려져 있지 않거나 정확하게 제어할 수 없다. 반면에, CNF는 향상된 재현성을 제공하는 금속(전기) 특성을 가지고 있다. 또한, CNF의 표면적은 동일한 전체 치수(직경 및 높이)로 CNT의 표면적보다 상당히 크게 만들 수 있으며, 이는 더 많은 전하 축적 사이트를 제공하고 이로써 더 높은 전하 운반 능력을 제공하여, 차례로 MIM 에너지 저장장치에서 나노구조체의 동일한 수와 전체 치수에 대해 에너지 저장 능력이 더 높아진다.
실시예에서, 탄소 나노섬유는 비정질 탄소에 의해 적어도 부분적으로 형성될 수 있다. 이는 표면적당 탄소 원자 수를 더 많게 하여 전하 축적 사이트를 더 많이 생성하고, 이는 차례로 MIM 에너지 저장장치에서 동일한 수와 전체 치수의 나노구조체에 대해 에너지 저장 능력이 더 높아진다.
실시예에서, 탄소 나노섬유는 분지형 탄소 나노섬유일 수 있다. 이는 접근 가능한 표면적을 추가로 증가시켜 전하 축적 사이트를 더 많이 생성할 수 있으며, 이는 차례로 MIM 에너지 저장장치에서 동일한 수 및 전체 치수의 나노구조체에 대해 에너지 저장 능력이 더 높아진다.
또한, 실시예에 따르면, 복수의 CNF에서 각각의 CNF는 주름진 표면 구조를 가질 수 있으며, 이는 또한 전하 축적 사이트의 수(CNF당)를 증가시킨다.
주름진 표면 구조 또는 분지된 나노섬유 구조를 갖는 CNF의 사용으로부터 완전히 이익을 얻으려면, CNF의 극도로 미세한 주름을 재현할 수 있는 매우 얇은 컨포멀 필름으로서 적층 스택에 하부 전도-제어층 뿐만 아니라 (가능하게는 최상단 홀수번재 전극층을 제외한) 각각의 상이한 층을 증착하는 것이 특히 유리할 수 있다.
다양한 실시예에 따르면, 전기 전도성 수직 나노구조체는 나노구조체를 성장시킬 수 있다. 성장된 나노구조체를 사용하면 나노구조체의 특성을 광범위하게 조정할 수 있다. 예를 들어, 성장 조건은 각 나노구조체의 큰 표면적을 제공하는 형태를 달성하도록 선택될 수 있으며, 이는 차례로 MIM 에너지 저장장치의 에너지 저장 능력을 증가시킬 수 있다.
실시예에 따르면, MIM 에너지 저장장치는 정전기 또는 전기화학적 에너지 또는 이들의 조합의 저장을 제공할 수 있다.
실시예들에 따르면, 전도 제어 재료 또는 재료들은 고체 유전체(들)일 수 있고, MIM 에너지 저장장치는 나노구조체 다층 커패시터 장치일 수 있다.
다른 실시예에 따르면, 전도 제어 재료 또는 재료들은 전해질(들)일 수 있고, MIM 에너지 저장장치는 나노구조체 다층 배터리 장치일 수 있다.
"고체 유전체"는 실온에서 고체 상태인 유전체 물질로 이해되어야 한다. 따라서, 이 문구는 실온에서 액체인 모든 물질을 제외한다.
"고체 전해질"은 실온에서 고체 상태 또는 졸-겔 상태인 전해질 물질로 이해되어야 한다.
고체 유전체는 유리하게는 소위 고유전율(high-k) 유전체일 수 있다. high-k 유전체 재료의 예는 예를 들어 HfOx, TiOx, TaOx 및 기타 잘 알려진 고유전율 유전체를 포함한다. 대안으로, 유전체는 예를 들어 폴리프로필렌, 폴리스티렌, 폴리(p-자일릴렌), 파릴렌 등의 폴리머 기반일 수 있다. Al2Ox, SiOx 또는 SiNx 등과 같은 다른 잘 알려진 유전제 재료도 사용될 수 있다. 본 발명은 필요한 경우 적어도 하나의 유전제 재료층을 사용하는 것을 고려한다. 효과적인 유전 특성 또는 전기장 특성을 제어하기 위해 하나 이상의 유전제 재료층 또는 유사하지 않은 유전체층의 다중층들도 또한 고려된다.
나노구조체 전기화학적 저장장치 또는 배터리에서, 전도 제어 재료는 전도 제어 재료를 통한 이온의 수송을 허용함으로써 에너지 저장을 제공하는 것과 같이 전도 제어 재료에 있는 에너지 저장 메커니즘의 일부로서 주로 이온을 포함한다. 적합한 전해질은 고체 또는 반고체 전해질일 수 있으며, 예를 들어, 스트론튬 티타네이트, 이트리아 안정화 지르코니아, PMMA, KOH, 리튬 인 산질화물, Li계 복합물 등 전해질로 작용하는 고체 결정, 세라믹, 석류석 또는 폴리머 또는 겔의 형태로 선택될 수 있다. 전해질층은 폴리머 전해질을 포함할 수 있다. 폴리머 전해질은 폴리머 매트릭스, 첨가제 및 염을 포함할 수 있다.
전도 제어 전해질 물질은 CVD, 열 공정, 스핀 코팅 또는 스프레이 코팅 또는 업계에서 사용되는 임의의 다른 적절한 방법을 사용하여 증착될 수 있다.
본 발명의 실시예에 따르면, 전도 제어 재료는 층상 구성의 고체 유전체 및 전해질을 포함할 수 있다. 그러한 실시예에서, MIM 에너지 저장장치는 커패시터 유형(정전기) 및 배터리 유형(전기화학적) 에너지 저장장치 사이의 하이브리드로 볼 수 있다. 이 구성은 순수 커패시터 장치보다 더 높은 에너지 밀도 및 전력 밀도를 제공하고 순수 배터리 장치보다 더 빠른 충전을 제공할 수 있다.
본 발명은 예를 들어, Si, 유리, SiC, 스테인리스강, 금속 호일, 예를 들어, Al/Cu/Ag 등의 호일의 임의의 기판 또는 업계에서 사용되는 기타 적합한 기판을 사용하는 것을 고려한다. 기판은 실질적으로 평평한 표면을 나타낼 수 있거나 평평하지 않을 수 있다.
본 발명은 예를 들어 에너지 저장 부품의 설계 및 성능 요구에 따라 LiCoO2 등의 임의의 금속 또는 금속 합금 또는 도핑된 실리콘 또는 금속 산화물을 사용하는 것을 고려한다. 예를 들어, 금속층은 전이금속 산화물, 리튬과 전이금속의 복합 산화물, 또는 이들의 혼합물을 포함할 수 있다. 상기 전이금속 산화물은 리튬 코발트 산화물, 리튬 망간 산화물 또는 바나듐 산화물을 포함할 수 있다. 금속 접촉층은 Li, 실리콘 주석 산질화물, Cu 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
본 발명은 또한 하부 전극으로서 사용되거나 하부 전극에 포함될 기판을 고려한다. 본 발명은 비용 효율적이고 극도로 컴팩트한, 특히 얇은 개별 금속-절연체-금속(MIM) 에너지 저장 부품이 복수의 수직 성장 전도성 나노구조체를 포함하는 MIM 배열을 사용하여 실현될 수 있다는 인식에 기초한다. 본 발명의 실시예를 통해, 100㎛ 미만의 프로파일 높이를 갖는 수동 에너지 저장 부품이 달성될 수 있고, 이들은 현재 존재하는 MLCC/TSC 부품에 대한 경쟁력 있는 대안이 될 수 있다. 부품 높이가 감소하면 회로 기판에서 사용 가능한 공간을 보다 효율적으로 사용할 수 있다. 예를 들어, 본 발명의 실시예에 따른 매우 얇은 개별 MIM 커패시터 또는 배터리 부품은 집적 회로(IC) 패키지의 바닥면에 배열될 수 있으며, 이는 보다 컴팩트한 회로 레이아웃을 제공할 뿐만 아니라 IC와 커패시터 사이에 더 짧은 도체 거리를 제공한다. 이들 중 적어도 후자는 감소된 기생 커패시턴스와 인덕턴스를 제공하며, 이는 차례로 IC의 개선된 성능을 제공한다.
그러나, 본 발명은 프로파일 높이가 제한되지 않는 다른 산업적 응용에 사용하기에 적합할 수 있는 100㎛ 이상의 프로파일 높이를 갖는 더 두꺼운 부품을 제조할 가능성을 배제하지 않는다.
본 발명의 실시예는 (a) 단위 면적/체적당 매우 높은 정전기 또는 전기화학적 정전 용량값, (b) 2D 및 Z 방향의 낮은 프로파일, (c) 2D, 2.5D 및 3D 패키징/어셈블리/임베디드 기술에 적합하고 호환가능한 표면 실장, (d) 설계가 용이한 폼 팩터, (e) 온도 및 인가 전압에 대한 안정적이고 견고한 성능, (f) 평방당 낮은 등가 직렬 인덕턴스(ESL), (g) 더 긴 수명 또는 용량 열화 없이 향상된 수명 주기, 및 (h) 비용 효율적인 요건을 충족할 수 있다.
본 발명의 다양한 실시예에 따르면, 적층 스택의 최상부 전극층은 복수의 전도성 나노구조체에서 인접한 나노구조체 사이의 공간을, 제1 단부로부터 제2 단부를 향해 나노구조체의 제1 단부와 제2 단부 사이의 적어도 절반을 완전히 채울 수 있다. 이러한 구성은 MIM 에너지 저장장치의 견고성 및 신뢰성을 증가시킬 수 있으며, 이는 차례로 보다 견고하고 신뢰할 수 있는 에너지 저장장치를 제공한다. 특히, MIM 에너지 저장장치에서 나노구조체의 기계적 안정성이 증가될 수 있다. 또한, 나노구조체들 사이의 공극의 잠재적인 발생이 감소될 수 있으며, 이는 특히 온도 순환 등과 관련하여 에너지 저장 부품의 신뢰성에 유리할 수 있다.
실시예에서, 적층 스택의 최상부 전극층은 복수의 전도성 나노구조체에서 인접한 나노구조체들 사이의 공간을 나노구조체의 제2 단부 끝까지 완전히 채울 수 있으며, 이는 에너지 저장장치의 견고성 및 신뢰성을 한층 더 향상시킬 수 있다.
또한, 본 발명의 제1 양태의 실시예에 따른 MIM 에너지 저장장치는 인쇄 회로 기판(PCB); 및 PCB 상의 집적 회로(IC)를 더 포함한 전자 장치에 유리하게 포함될 수 있다. 개별 MIM 에너지 저장장치는 PCB의 도체 패턴을 통해 IC에 연결될 수 있다. 대안으로, 개별 MIM 에너지 저장장치는 IC 패키지에 연결될 수 있다. 회로 기판은 반드시 기존의 PCB일 필요는 없지만 FPC(Flexible Printed Circuit) 또는 SLP(substrate-like PCB)일 수 있다.
또한, 본 발명의 제1 양태의 실시예에 따른 MIM 에너지 저장장치는 MIM 에너지 저장장치의 재배선층의 제1 측면에 있는 제1 복수의 패드에 전기 및 기계적으로 연결된 제1 전기 회로 소자; 및 MIM 에너지 저장장치의 재배선층의 제2 측면 상의 제2 복수의 패드에 전기 및 기계적으로 연결된 제2 전기 회로 소자를 더 포함하는 전자 장치에 유리하게 포함될 수 있다. 이러한 실시예에서, MIM 에너지 저장장치는 제1 회로 소자와 제2 회로 소자 사이의 인터포저로서 추가로 기능한다. 제1 전기 회로 소자 및 제2 전기 회로 소자 각각 또는 어느 하나는 예를 들어, 집적 회로, 패키징된 전자 부품, 또는 PCB FR-4 기판과 같은 회로 기판을 포함하는 전자 장치의 임의의 전기 부품일 수 있다.
본 발명의 제2 양태에 따르면, 금속-절연체-금속(MIM) 에너지 저장장치의 제조 방법으로서, 기판에 하부 전극을 제공하는 단계; 하부 전극 상에, 복수의 전기 전도성 나노구조체 내의 각각의 나노구조체가 하부 전극으로부터 실질적으로 수직으로 연장되고 나노구조체의 제1 단부가 하부 전극과 전기 전도성 접촉하도록 복수의 전기 전도성 나노구조체를 제공하는 단계; 하부 전극 상에 제공된 복수의 전기 전도성 나노구조체에서 각각의 나노구조체 상에 컨포멀 하부 전도-제어층을 부착하는 단계; 및 하부 전도-제어층 상에, 교대 전도-제어층 및 하부 전극 제어층을 컨포멀하게 코팅하는 전극층의 적층 스택을 형성하는 단계를 포함하고, 상기 적층 스택은 적층 스택의 하부에 적어도 하나의 제1 홀수번째 전극층, 상기 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층, 및 상기 제1 홀수번째 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함하며, 상기 적층 스택은 적층 스택의 각 짝수번째 전극층이 하부 전극에 전기 전도적으로 연결되고, 적층 스택의 각 홀수번째 전극층이 적층 스택의 임의의 다른 홀수번째 전극층에 전기 전도적으로 연결되는 방식으로 형성되는 방법이 제공된다.
본 발명의 이러한 제2 양태를 통해 얻어지는 효과 및 추가 실시예는 본 발명의 제1 양태에 대해 상술한 바와 대체로 유사하다.
요약하면, 본 발명은 따라서 하부 전극; 복수의 전기 전도성 수직 나노구조체; 복수의 전기 전도성 수직 나노구조체 내의 각 나노구조체를 컨포멀하게 코팅하는 하부 전도-제어층; 및 하부 전도-제어층을 컨포멀하게 코팅하는 교번하는 전도-제어층 및 전극층의 적층 스택을 포함하며, 상기 적층 스택은 적층 스택의 바닥에 적어도 하나의 제1 홀수번째 전극층, 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층, 및 제1 홀수번째 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함한다. 적층 스택의 각 짝수번째 전극층은 하부 전극에 전기 전도적으로 연결되며; 적층 스택의 각 홀수번째 전극층은 적층 스택의 임의의 다른 홀수번째 전극층에 전기 전도적으로 연결된다.
양태에 따르면, 본 발명은 또한:
제1 전극층;
제1 전극층 상에 제공되는 복수의 전도성 나노구조체;
복수의 전도성 나노구조체의 각 나노구조체 및 전도성 나노구조체에 의해 덮이지 않은 채로 남겨진 제1 전극층을 컨포멀하게 코팅하는 제1 전도 제어 재료층;
제1 전도-제어층을 컨포멀하게 코팅하는 제2 전극층;
제2 전극층을 컨포멀하게 코팅하는 제2 전도-제어층; 및
제2 전도-제어층을 컨포멀하게 코팅하는 제3 전극층을 포함하는 금속-절연체-금속(MIM) 에너지 저장장치로서,
제1 전극층과 제3 전극층이 서로 전기적으로 연결되어 있는 금속-절연체-금속(MIM) 에너지 저장장치에 관한 것이다.
MIM 에너지 저장장치는:
제3 전극층을 컨포멀하게 코팅하는 제3 전도-제어층; 및
제3 전도-제어층을 컨포멀하게 코팅하는 제4 전극층을 더 포함할 수 있고,
제 2 전극층과 제 4 전극층은 서로 전기적으로 연결되어 있다.
MIM 에너지 저장장치는:
에너지 저장 부품의 외부 전기 연결을 위한 제1 연결 구조물;
에너지 저장 부품의 외부 전기 연결을 위한 제2 연결 구조물; 및
MIM 배열을 적어도 부분적으로 매입하는 전기 절연성 봉지재를 더 포함하고,
제1 및 제3 전극층은 제1 연결 구조물에 전기 전도적으로 연결되고, 제2 전극층은 제2 연결 구조물에 전기 전도적으로 연결된되는 개별 금속-절연체-금속(MIM) 에너지 저장 부품에 포함될 수 있다:
본 발명은 또한:
제1 전극층;
각각이 제1 전극층과 전기 전도적으로 접촉하는 제1 단부로부터 제2 단부까지 연장되는 복수의 전기 전도성 수직 나노구조체; 및
복수의 전도성 나노구조체의 각 나노구조체와 전도성 나노구조체에 의해 덮이지 않은 채로 남겨진 제1 전극층을 컨포멀하게 코팅하는 교번하는 전도-제어층 및 전극층의 적층 스택을 포함하고,
복수의 전도성 나노구조체 바로 위에 있는 적층 스택 중 한 층은 제1 전도-제어층이며;
제1 전도-제어층 바로 위에 있는 적층 스택 중 한 층은 제2 전극층이고;
제2 전극층 바로 위에 있는 적층 스택 중 한 층은 제2 전도-제어층이며;
제2 전도-제어층 바로 위의 적층 스택 중 한 층은 제3 전극층이고;
제1 전극층과 제3 전극층은 전기적으로 서로 전기적으로 연결된 MIM(metal-insulator-metal) 에너지 저장장치에 관한 것이다:
제3 전극층 바로 위에 있는 적층 스택 중 한 층은 제3 전도-제어층일 수 있고;
제3 전도-제어층 바로 위에 있는 적층 스택 중 한 층은 제4 전극층일 수 있으며;
제2 전극층과 제4 전극층은 서로 전기적으로 연결될 수 있다.
적층 스택은 홀수개의 전극층을 포함할 수 있고;
적층 스택의 바닥에서 시작하여 짝수번째 전극층이 제1 전극층에 전기 전도적으로 연결되고;
적층 스택의 바닥에서 시작하여 홀수번째 전극층이 적층 스택의 상단에 있는 최상부 전극층에 전기 전도적으로 연결된다.
MIM 에너지 저장장치는 제1 전극층에 평행한 실질적으로 평면인 상부 전극을 더 포함할 수 있고;
적층 스택의 상부에 있는 최상부 전극층은 상부 전극에 전기 전도적으로 연결될 수 있다.
적층 스택의 상부에 있는 최상부 전극층은 각각이 복수의 전기 전도성 수직 나노구조체 내의 나노구조체들 중 각각의 나노구조체의 제1 단부에서 제2 단부로 이어지는 라인의 연속을 따라 존재하는 복수의 연결 위치에서 상부 전극에 전기 전도적으로 연결될 수 있다.
또한, 본 발명은:
제1 전극층; 제1 전극층으로부터 성장된 복수의 전도성 나노구조체; 복수의 전도성 나노구조체의 각 나노구조체 및 도전성 나노구조체에 의해 덮이지 않은 채로 남겨진 제1 전극층을 컨포멀하게 코팅하는 제1 전도 제어 재료층; 제1 전도-제어층을 컨포멀하게 코팅하는 제2 전극층; 제2 전극층을 컨포멀하게 코팅하는 제2 전도-제어층; 및 제2 전도-제어층을 컨포멀하게 코팅하는 제3 전극층을 포함하는 MIM 배열;
에너지 저장 부품의 외부 전기 연결을 위한 제1 연결 구조물;
에너지 저장 부품의 외부 전기 연결을 위한 제2 연결 구조물; 및
MIM 배열을 적어도 부분적으로 매입하는 전기 절연성 봉지재를 포함하고,
제1 및 제3 전극층은 제1 연결 구조물에 전기 전도적으로 연결되고, 제2 전극층은 제2 연결 구조물에 전기 전도적으로 연결되는 개별 IM(metal-insulator-metal) 에너지 저장장치에 관한 것이다.
본 발명의 내용에 포함됨.
본 발명의 이들 및 다른 양태는 이제 본 발명의 예시적인 실시예를 도시하는 첨부 도면을 참조하여 더 상세히 설명될 것이다.
도 1은 개략적인 이동 전화 형태로 본 발명의 실시예에 따른 MIM 에너지 저장장치에 대한 애플리케이션을 개략적으로 도시한다.
도 2는 현재 전자 장치의 전형적인 회로 기판을 나타낼 수 있는 종래 기술에 따른 회로 기판의 예를 개략적으로 도시한다.
도 3은 본 발명의 예시적인 실시예에 따라 도 2의 회로 기판 상의 종래의 에너지 저장 부품을 에너지 저장장치로 대체하는 것의 가능한 의미를 개략적으로 도시한다.
도 4a는 개별 커패시터 부품과 같은 개별 MIM 에너지 저장 부품의 형태인, 본 발명의 제1 예시적인 실시예에 따른 MIM 에너지 저장장치의 부분적으로 개방된 사시도이다.
도 4b는 도 4a의 MIM 에너지 저장장치의 개략적인 단면도이다.
도 5a는 도 4a-b의 MIM 에너지 저장장치의 제1 예시적인 구성의 확대도이다.
도 5b는 도 4a-b의 MIM 에너지 저장장치의 제2 예시적인 구성의 확대도이다.
도 6a는 결합된 인터포저 및 에너지 저장장치의 형태인, 본 발명의 제2 예시적인 실시예에 따른 MIM 에너지 저장장치의 개략적인 사시도이다.
도 6b는 도 6a의 MIM 에너지 저장장치의 개략적인 단면도이다.
도 7a는 도 6a-b의 MIM 에너지 저장장치의 제1 예시적인 구성의 확대도이다.
도 7b는 도 6a-b의 MIM 에너지 저장장치의 제2 예시적인 구성의 확대도이다.
도 8은 본 발명의 실시예들에 따른 방법의 예시적인 실시예를 도시하는 흐름도이다.
도 1은 개략적인 이동 전화 형태로 본 발명의 실시예에 따른 MIM 에너지 저장장치에 대한 애플리케이션을 개략적으로 도시한다.
도 2는 현재 전자 장치의 전형적인 회로 기판을 나타낼 수 있는 종래 기술에 따른 회로 기판의 예를 개략적으로 도시한다.
도 3은 본 발명의 예시적인 실시예에 따라 도 2의 회로 기판 상의 종래의 에너지 저장 부품을 에너지 저장장치로 대체하는 것의 가능한 의미를 개략적으로 도시한다.
도 4a는 개별 커패시터 부품과 같은 개별 MIM 에너지 저장 부품의 형태인, 본 발명의 제1 예시적인 실시예에 따른 MIM 에너지 저장장치의 부분적으로 개방된 사시도이다.
도 4b는 도 4a의 MIM 에너지 저장장치의 개략적인 단면도이다.
도 5a는 도 4a-b의 MIM 에너지 저장장치의 제1 예시적인 구성의 확대도이다.
도 5b는 도 4a-b의 MIM 에너지 저장장치의 제2 예시적인 구성의 확대도이다.
도 6a는 결합된 인터포저 및 에너지 저장장치의 형태인, 본 발명의 제2 예시적인 실시예에 따른 MIM 에너지 저장장치의 개략적인 사시도이다.
도 6b는 도 6a의 MIM 에너지 저장장치의 개략적인 단면도이다.
도 7a는 도 6a-b의 MIM 에너지 저장장치의 제1 예시적인 구성의 확대도이다.
도 7b는 도 6a-b의 MIM 에너지 저장장치의 제2 예시적인 구성의 확대도이다.
도 8은 본 발명의 실시예들에 따른 방법의 예시적인 실시예를 도시하는 흐름도이다.
도 1은 본 발명의 실시예에 따른 전자 장치를 휴대폰(1)의 형태로 개략적으로 도시하고 있다. 도 1의 간략하고 개략적인 예시에서, 휴대폰은 대부분의 전자 장치와 마찬가지로 패키징된 집적 회로(5), 및 여기에서 커패시터(7) 형태의 에너지 저장 부품을 포함하는 수동 소자로 채워진 회로 기판(3)을 포함하는 것으로 나타나 있다.
현재 합리적이고 비용 효율적인 대량 생산이 가능한 기술을 사용하는 회로 기판(3)의 예시도인 도 2에는, 인쇄 회로 기판(PCB)(9)에 실장된 매우 많은 커패시터(7)들이 있다. 현재 사용되는 커패시터(7)는 종종 약 0.4mm의 최소 패키지 높이를 갖는 소위 MLCC(다층 세라믹 커패시터)이다.
처리 속도가 훨씬 더 빠른 훨씬 더 작은 전자 장치를 제공하려면, 분리 및 임시 에너지 저장에 필요한 커패시터(7)가 차지하는 공간을 줄이고 IC(5)와 그 IC (5) 역할을 하는 커패시터(7) 사이의 거리를 줄이는 것이 바람직하다.
이는 본 발명의 실시예에 따른 MIM 에너지 저장장치, 이 경우 개별 MIM 커패시터 부품을 사용하여 달성될 수 있는데, 그 이유는 이러한 MIM 커패시터 부품이 동일한 커패시턴스 및 풋프린트를 갖는 기존의 MLCC보다 상당히 더 작은 패키지 높이로 제조될 수 있기 때문이다.
도 3은 본 발명의 예시적인 실시예에 따라 도 2의 회로 기판 상의 종래의 커패시터 부품을 MIM-커패시터 부품(11)으로 대체하는 것의 가능한 의미의 개략도이다. 도 3에서 명백한 바와 같이, 본 발명의 실시예에 따른 MIM-커패시터 부품(11)의 감소된 패키지 높이로 인해 IC-패키지(5)의 연결 볼(12) 사이의 IC-패키지(5) 아래에 커패시터(11)의 배치가 가능해진다. 명백히, 커패시터(11)의 이러한 배열은 더 작은 PCB(9)를 허용하고, 따라서 전자 장치(1)를 더 컴팩트하게 한다. IC(5)의 능동 회로와 커패시터(11) 사이의 더 짧은 거리도 분명히 제공된다.
도 4a는 MIM 배열(13), 제1 연결 구조물(도 4a에서 보이지 않음), 제2 연결 구조물(도 4a에서 보이지 않음) 및 에너지 저장 부품(11)의 외부 경계면을 적어도 부분적으로 형성하기 위해 MIM 배열(13)을 적어도 부분적으로 매입하는 유전체 봉지재를 포함하는 개별 커패시터 부품와 같은 개별 MIM 에너지 저장 부품의 형태인 본 발명의 제1 예시적인 실시예에 따른 MIM 에너지 저장장치(11)의 부분적으로 개방된 투시 개략도이다.
도 4b는 도 4a의 A-A'선을 따라 취한 단면의 도 4a의 MIM 에너지 저장장치(11)의 개략적인 단면도이다. 도 4b에서, MIM 에너지 저장장치의 이 실시예는 MIM 에너지 저장장치층(21), 연결 구조층(23), 및 MIM 에너지 저장장치층(21)과 연결 구조층(23) 사이에 배열된 재배선층(25)을 포함한다는 것을 알 수 있다. MIM 에너지 저장장치층(21)은 하부 전극(27), 복수의 전기 전도성 수직 나노구조체(29)(도면을 복잡하게 하는 것을 피하기 위해 이들 중 하나만이 도 4b에서 참조 번호로 표시됨), 하부 전도-제어층(31), 및 하부 전도-제어층(31)을 컨포멀하게 코팅하는 교번하는 전극층 및 전도-제어층을 포함하는 적층 스택(33)을 포함한다. MIM 에너지 저장장치층(21)의 예시적인 구성은 도 5a-b 및 기타 예시를 참조하여 아래에서 더 상세히 설명될 것이다.
연결 구조층(23)은 MIM 에너지 저장장치(11)의 외부 전기 연결을 위해 도 4a를 참조하여 위에서 언급된 제1 연결 구조물(15) 및 제2 연결 구조물(17)를 포함한다. 도 4b에 개략적으로 나타낸 바와 같이, 제1 연결 구조물(15)은 하부 전극(27)에 전기적으로 연결되고, 제2 연결 구조물(17)은 적층 스택(33)에서 선택된 전극층에 전기 전도적으로 연결된다. 특히, 제2 연결 구조물(17)는 각각의 홀수번째 전극층에 전기 전도적으로 연결된다. 이는 적층 스택(33)의 구성이 도 5a-b 및 다른 예시를 참조하여 더 상세히 설명될 때 아래에서 더 명확해질 것이다.
재배선층(25)은 MIM 에너지 저장 장치층(21)의 하부 전극(27)을 연결 구조층(23)의 제1 연결 구조물(15)과 전기적으로 연결하고, MIM 에너지 저장장치층(21)의 적층 스택(33)에 있는 적어도 하나의 홀수번째 전극층을 연결 구조층(23)의 제2 연결 구조물(17)과 전기 전도적으로 연결하도록 구성된다.
도 4b에 개략적으로 도시된 바와 같이, 전기 절연성 봉지재(19)는 제1 연결 구조물(15) 및 제2) 연결 구조물(17)을 포함하는 한편, 제1 연결 구조물(15) 및 제2 연결 구조물(17)은 덮이지 않은 채로 남겨져 있다. MIM 에너지 저장장치(11)의 외부 경계면이 봉지재(19)와 제1 연결 구조물(15) 및 제2 연결 구조물(17)에 의해 형성된다.
도 5a는 도 4a 및 도 4b의 MIM 에너지 저장장치(11)의 제1 예시적인 구성의 확대도이다. 도 5a에 개략적으로 도시된 바와 같이, 전기 전도성 수직 나노구조체(29) 각각은 하부 전극(27)과 전기 전도적으로 접촉하는 제1 단부(35)로부터 상부 단부(37)까지 연장된다. 도 5a의 확대 부분에서 가장 잘 알 수 있는 바와 같이, 하부 전도-제어층(31)은 나노구조체(29)를 컨포멀하게 코팅한다. 도 5a의 예시적인 구성에서, 하부 전도-제어층(31)은 나노구조체(29)에 의해 덮이지 않은 하부 전극(27) 부분을 추가로 컨포멀하게 코팅한다.
도 5a의 확대된 부분을 계속 참조하면, 교번하는 전도-제어층 및 전극층의 적층 스택(33)은 바닥 전도-제어층(31)을 코팅하고 적어도 하나의 적층 스택(33)의 바닥에 적어도 제1 홀수번째(제1) 전극층(39), 제1 홀수번째 전극층(39) 바로 위에 제1 홀수번째(제1) 전도-제어층(41), 및 제1 홀수번째 전도-제어층(41) 바로 위에 제1 짝수번째(제2) 전극층(43)을 포함한다. 도 5a의 예시적인 구성에서, 적층 스택(33)은 제1 짝수번째(제2) 전도-제어층(45) 및 제2 홀수번째(제3) 전극층(47)을 더 포함한다. 도 5a에 도시하지 않았으나, 적층 스택(33)의 각각의 짝수번째 전극층(제2 전극층(43))은 하부 전극(27)에 전기 전도적으로 연결되고, 적층 스택(33)의 각각의 홀수번째 전극층(제1 전극층(39) 및 제3 전극층(47))은 적층 스택의 임의의 다른 홀수번째 전극층에 (서로에 대해) 전기 전도적으로 연결된다.
MIM 에너지 저장장치(11)가 커패시터인 실시예에서, 각각의 전도-제어층은 고체 유전체로 제조된다.
도 5a의 예시적인 구성에서, 최상부 전극층(이 경우 제3 전극층(47))은 나노구조체(29)의 제1 단부(35)와 제2 단부(37) 사이의 중간 이상으로 인접한 나노구조체(29) 사이의 공간을 완전히 채운다. 도 5a의 예시적인 구성에서, 최상부 전극층(47)은 인접한 나노구조체(29) 사이의 공간을 제1 단부(35)에서 제2 단부(37) 끝까지, 그리고 그 너머까지 완전히 채운다.
도 5a에 도시되지 않았지만, 적층 스택의 임의의 층이 서브층에 의해 형성될 수 있음을 이해해야 한다. 특히, 최상부 전극층(47)은 바로 밑에 있는 전도-제어층(45)을 컨포멀하게 코팅하는 제1 하위층, 및 나노구조체(29) 사이의 공간을 채우는 제2 서브층을 포함할 수 있다.
더욱이, 예를 들어, 도면에 도시되지 않은 금속 확산 장벽과 같은 추가 서브층(들)이 본 발명에 따라 편리하게 존재할 수 있다.
이제 도 5b를 참조하여 MIM 에너지 저장장치(11)의 제2 예시적인 구성을 설명할 것이다. 도 5b의 MIM 에너지 저장장치(11)는 주로 나노구조체(29) 및 적층 스택(33)이 유전제 재료(49)에 매립된다는 점에서 도 5a를 참조하여 전술한 장치와 다르며, 이는 예를 들어 스핀 코팅, 스프레이 코팅 또는 침지 등을 사용하여 적용될 수 있다.
도 5a 및 도 5b의 MIM 에너지 저장장치(11) 구성은 도시된 커패시터 구성에서 에너지 저장/배터리 구성으로 수정될 수 있다는 것을 이해해야 한다. 이러한 구성에서, 전도-제어층은 고체 유전체로 만들어지지 않고, 전해질, 바람직하게는 고체 전해질로 만들어진다. 고체 유전체 및 전해질 층의 조합을 갖는 장치도 고려된다.
도 6a는 결합된 인터포저 및 에너지 저장장치의 형태인, 본 발명의 제2 예시적인 실시예에 따른 MIM 에너지 저장장치(11)의 개략적인 사시도이다. 도 6a에서, MIM 에너지 저장장치는 여기에서 제1 집적 회로(IC)(53)의 형태인 제1 전기 회로 소자, 여기서 제2 IC(55) 형태인 제2 전기 회로 소자, 및 제1 IC(53)와 제2 IC(55)를 전기적으로 기계적으로 상호 연결하는 MIM 에너지 저장장치(11)를 포함하는 본 발명의 실시예에 따른 전자 장치(51)에 포함되는 것으로 예시되어 있다.
도 6a에 개략적으로 도시된 바와 같이, MIM 에너지 저장장치(인터포저)(11)는 제1(13a) 및 제2(13b) MIM 배열을 포함한다. 도 6a에서 참조 번호로 표시되지는 않았지만(그러나 도 6b에서는 포함됨), 제1(13a) 및 제2(13b) MIM 배열이 MIM 에너지 저장장치층에 배열되고, 인터포저(11)는 제1 및 제2 연결 구조물층, 및 MIM 에너지 저장장치층의 다양한 구조를 연결 구조층의 연결 구조에 결합하기 위한 재배선층을 더 포함한다. 인터포저(11)는 인터포저(11)의 제1 측면(59) 상의 복수의 제1 패드(57) 및 인터포저(11)의 제2 측면(61) 상의 복수의 제2 패드(도 6a에서 보이지 않음)를 포함한다. 제1 복수의 패드(57)에 있는 패드들은 제1 IC(53)의 대응하는 패드에 대한 전기적 및 기계적 연결을 위해 배열 및 구성되고, 제2 복수의 패드 에 있는 패드들은 제2 IC(55)의 대응하는 패드(63)에 대한 전기적 및 기계적 연결을 위해 배열 및 구성된다. 도 6b에서 더 잘 보이는 바와 같이, 인터포저(11)는 복수의 비아를 더 포함하며, 각각은 인터포저(11)(적어도 인터포저(11)의 재배선층(들))를 통과하여 제1 복수의 패드(57) 내의 각각의 패드를 제2 복수의 패드 내의 각각의 패드와 전기 전도적으로 연결한다.
도 6a의 예에서, 제1 IC(53)는 인터포저(11)에 의해 제2 IC(55)에 연결되고, 제1 IC(53) 및 제2 IC(55) 모두는 인터포저(11)의 MIM 장치(13a-b)에 연결된다. 인터포저(11)는 예를 들어 제2 IC(55)로부터 제공되는 전기 에너지에 의해 충전되고 제1 IC(53)로 방전될 수 있다. 따라서, 인터포저(11)는 제1 IC(53) 및/또는 제2 IC(55)에 대한 전하 저장소로서 기능할 수 있다.
도 6a에 도시된 것보다 다른 많은 전도체 패턴이 가능하고 특정 애플리케이션에 따라 유리할 수 있다는 점에 유의해야 한다. 예를 들어, 전력망 및 신호 라우팅을 위해 추가 도체 패턴이 있을 수 있다.
도 6b는 도 6a의 선 B-B'를 따라 취한 단면의 도 6a의 MIM 에너지 저장장치(11)의 개략적인 부분 단면도이다. 도 6b에서 알 수 있는 바와 같이, 전술한 제1(23a) 및 제2(23b) 연결 구조층은 제1(25a) 및 제2(25b) 재배선층을 통해 MIM 에너지 저장장치층(21)에 전기 전도적으로 연결된다. 인터포저(11)의 제1 측면(59)에서, 제1 패드(57a) 및 제2 패드(57b)가 도 6b의 단면도에서 보여지고, 인터포저(11)의 제2 측면(61)에 단일 패드(65)가 보인다. 도 6b에 개략적으로 나타낸 바와 같이, 인터포저(11)의 제1 측면(59) 상의 제1 패드(57a)는 제1 비아(67a)를 통해 MIM 에너지 저장장치층(21)의 하부 전극(27)에 전기 전도적으로 연결된다. 인터포저(11)의 제1 측면(59) 상의 제2 패드(57b)는 제2 비아(67b)를 통해 MIM 에너지 저장장치층(21)의 상부 전극(69)에 전기 전도적으로 연결된다. 인터포저(11)의 제1 측면(59) 상의 제1 패드(57a)는 제1 연결 구조물층(23a) 및 제3 비아(67c)의 도체 트레이스(71)를 통해 인터포저의 제2 측면(61) 상의 패드(65)에 추가로 전기 전도적으로 연결된다.
도 7a 및 도 7b는 도 6a 및 도 6b의 MIM 에너지 저장장치(11)에서 MIM 에너지 저장층(21)의 상이한 구성의 부분 단면도이다. 도 7a 및 도 7b의 구성은 도 4a 및 도 4b를 참조하여 설명된 MIM 에너지 저장장치(11)에 사용될 수 있고, 도 5a 및 도 5b를 참조하여 위에서 설명된 구성이 도 6a 및 도 6b의 MIM 에너지 저장장치(11)에 대해 사용될 수 있음을 주목해야 한다.
먼저 도 7a를 참조하면, 전기 전도성 수직 나노구조체(29)는 여기서 주기적 구성으로 하부 전극(27) 상에 사전 패턴화된 촉매층(73)으로부터 성장된다. 나노구조체(29)는 예를 들어 탄소 나노섬유와 같은 전도성 탄소 나노구조체일 수 있으며, 그 자체로 공지된 팁 성장을 사용하여 촉매층(73)으로부터 성장되므로, 각 나노구조체(29)는 나노구조체(29)의 제2 단부(37)에 촉매 물질을 포함하게 된다.
도 5a 및 도 5b를 참조하여 위에서 설명된 바와 같이, 하부 전도-제어층(31)은 나노구조체(29) 및 나노구조체(29)에 의해 덮이지 않은 하부 전극(27)의 부분을 컨포멀하게 코팅한다.
교번하는 전도-제어층 및 전극층의 적층 스택(33)은 하부 전도-제어층(31)을 코팅하고 적층 스택(33)의 바닥에 적어도 하나의 제1 홀수번째(제1) 전극층(39), 제1 홀수번째(제1) 전측층(39) 바로 위에 제1 홀수번째(제1) 전도-제어층(41), 및 제1 홀수 번째 전도-제어층(41) 바로 위에 제1 짝수번째(제2) 전극층(43)을 포함한다. 도 7a에 예시적인 구성에서, 적층 스택(33)은 제1 짝수(제2) 전도-제어층(45) 및 제2 홀수(제3) 전극층(47)을 더 포함한다. 도 7a의 예시적인 구성에서, 제3 전극층(47)은 적층 스택(33)에서 최상부 홀수번째 전극층이고, 도 7a에서 볼 수 있는 바와 같이, 이 전극층(47)은 복수의 연결 위치(75)에서 상부 전극(69)에 전기 전도적으로 연결되며(이 중 하나만이 도면을 어수선하게 하는 것을 피하기 위해 도 7a에서 참조번호로 표시됨), 각각은 각각의 나노구조체(29)의 제1 단부(35) 및 제2 단부(37)를 통과하는 직선(77)을 따라 존재한다.
적층 스택(33)의 각 짝수번째 전극층(제2 전극층(43))은 하부 전극(27)에 전기적으로 연결되고, 적층 스택(33)의 각 홀수번째 전극층(제1 전극층(39) 및 제3 전극층(47))은 적층 스택의 임의의 다른 홀수번째 전극층에 (서로) 전기 전도적으로 연결되며, 따라서 상부 전극(69)에도 연결된다. 도 7a의 예시적인 구성에서, 제2 전극층(43)과 하부 전극(27)은 제1 상호접속부(79)에 의해 함께 연결되고, 제1 전극층(39) 및 제3 전극층(47)은 제2 상호접속부(81)에 의해 함께 연결된다. 도 7a의 제1 예시적인 구성에서, 나노구조체(29) 사이의 공간은 유전체 재료(83)로 채워진다. 도 7a에서 MIM 에너지 저장장치층(21)을 형성할 때, 적층 스택(33)은 유전제 재료(83)에 의해 덮일 수 있고, 과잉 유전제 재료는 그 다음 적층 스택(33)의 최상부 전극층(47)이 노출될 때까지 평탄화 공정에서 제거될 수 있다. 그 후, 상부 전극(69)이 증착될 수 있다.
도 7b의 두 번째 예시적인 구성에서, 나노구조체들 사이의 공간은 대신 최상부 전극층(47)으로 채워지고, 그 다음 상부 전극(69)을 형성하기 위해 평탄화된다.
도 8은 본 발명의 실시예에 따른 MIM 에너지 저장장치(11)를 제조하기 위한 본 발명의 예시적인 실시예에 따른 방법을 개략적으로 도시하는 흐름도이다.
제1 단계(100)에서, 기판이 제공된다. 예를 들어 유리, 실리콘, SiC, 세라믹, 또는 폴리머 기판일 수 있는 기판이 그 위에 제공된 상기 언급된 하부 전극(27)을 갖는다. 기판과 하부 전극(27) 사이에는 소위 희생층이 있을 수 있다.
후속 단계(101)에서, 복수의 전기 전도성 나노구조체(29)는 각각의 나노구조체(29)가 하부 전극(27)으로부터 실질적으로 수직으로 연장되고 나노구조체(29)의 제1 단부(35)가 하부 전극(27)과 전기 전도적으로 접촉하는 방식으로 제공된다. 유리하게는, 나노구조체(29)는 수직 나노구조체를 성장시키기 위한 자체적으로 공지된 기술을 사용하여 하부 전극(27)으로부터 성장될 수 있다.
그 후, 단계(102)에서, 수직 나노구조체(29), 및 나노구조체(29)에 의해 덮이지 않은 하부 전극(27)의 부분이 하부 전도-제어층(31)에 의해 컨포멀하게 코팅될 수 있다. 하부 전도-제어층(31) 및 MIM 에너지 저장장치(11)의 추가 컨포멀층은, 예를 들어, 기상 증착, 열 프로세스, 원자층 증착(ALD) 등을 통해 컨포멀층을 제조하기에 적합한 임의의 공지된 방법을 사용하여 증착될 수 있다. 이점적으로, 하부 전도-제어층(31)은 나노구조체(29) 위에 원자적 균일성으로 균일하게 코팅될 수 있다.
다음 단계(103)에서, 교대로 전도-제어층 및 하부 전도-제어층을 컨포멀하게 코팅하는 전극층을 포함하는 적층 스택(33)이 하부 전도-제어층(31) 상에 형성된다. 적층 스택은 적층 스택(33)의 바닥에 적어도 하나의 제1 홀수번째 전극층(39), 제1 홀수번째 전극층(39) 바로 위에 제1 홀수번째 전도-제어층(41), 및 제1 홀수번째 전도-제어(41)층 바로 위에 제1 짝수번째 전극층(43)을 포함한다. 적층 스택(33)은 적층 스택의 각 짝수번째 전극층이 하부 전극에 전기 전도적으로 연결되고, 적층 스택의 각 홀수번째 전극층이 적층 스택의 임의의 다른 홀수번째 전극층에 전기 전도적으로 연결되는 방식으로 형성된다.
선택적 단계(104)에서, 예를 들어, 희생층이 기판 상에 존재할 때 희생층을 선택적으로 제거함으로써 기판이 제거될 수 있다. 대안으로, 기판은 예를 들어 화학적 또는 기계적 연마를 통해 얇아질 수 있다.
추가적인 선택적 단계(105)에서, 하나 이상의 재배선층 및 하나 이상의 연결 구조층과 같은 하나 이상의 층드이 그 자체로 공지된 방법 및 재료를 사용하여 형성될 수 있다.
당업자는 본 발명이 전술한 바람직한 실시예에 결코 제한되지 않는다는 것을 인식한다. 반대로, 첨부된 청구범위 내에서 많은 수정 및 변형이 가능하다.
청구항에서, "포함하는"이라는 단어는 다른 요소나 단계를 배제하지 않으며, 부정관사 "a" 또는 "an"은 복수를 배제하지 않는다. 단일 프로세서 또는 기타 장치가 청구범위에 인용된 여러 항목의 기능을 수행할 수 있다. 특정 조치가 서로 다른 종속항에 인용되어 있다는 단순한 사실이 이러한 조치의 조합이 유리하게 사용될 수 없다는 것을 나타내지는 않는다. 청구범위의 참조 부호가 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다.
Claims (34)
- 각각이 나노구조체의 제1 단부에서 나노구조체의 제2 단부까지 연장되는 복수의 전기 전도성 수직 나노구조체;
복수의 전기 전도성 수직 나노구조체 내의 각 나노구조체를 컨포멀하게 코팅하는 하부 전도-제어층; 및
하부 전도-제어층을 컨포멀하게 코팅하는 교번하는 전도-제어층 및 전극층을 포함하는 적층 스택을 포함하고,
적층 스택은 상기 적층 스택의 바닥에 적어도 제1 홀수번째 전극층, 상기 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층, 및 상기 제1 홀수번째 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함하는 금속-절연체-금속(MIM) 에너지 저장장치로서,
적층 스택의 각 짝수번째 전극층이 나노구조체에 전기 전도적으로 연결되고,
적층 스택의 각 홀수번째 전극층이 적층 스택의 다른 홀수번째 전극층에 전기 전도적으로 연결되는 MIM 에너지 저장장치. - 제1항에 있어서,
MIM 에너지 저장장치는 상부 전극을 더 포함하고,
적층 스택의 최상부 홀수번째 전극층이 상부 전극에 전기 전도적으로 연결되는 MIM 에너지 저장장치. - 제2항에 있어서,
적층 스택의 최상부 홀수번째 전극층은 각각이 복수의 전기 전도성 수직 나노구조체 내의 나노구조체들 중 각각의 한 나노구조체의 제1 단부와 제2 단부를 통과하는 직선을 따라 배치되는 복수의 연결 위치에서 최상부 전극에 전기 전도적으로 연결되는 MIM 에너지 저장장치. - 제1항 내지 제3항 중 어느 한 항에 있어서,
복수의 전기 전도성 수직 나노구조체 내의 전기 전도성 수직 나노구조체는 탄소 나노섬유인 MIM 에너지 저장장치. - 제4항에 있어서,
탄소 나노섬유는 적어도 부분적으로 비정질 탄소로 형성되는 MIM 에너지 저장장치. - 제4항 또는 제5항에 있어서,
각각의 탄소 나노섬유는 주름진 표면 구조 및/또는 분지형 나노섬유인 MIM 에너지 저장장치. - 제1항 내지 제6항 중 어느 한 항에 있어서,
복수의 전기 전도성 수직 나노구조체의 나노구조체는 하부 전극으로부터 성장되는 MIM 에너지 저장장치. - 제7항에 있어서,
복수의 전기 전도성 수직 나노구조체에서 각각의 나노구조체의 제 1 단부와 하부 전극 사이에 촉매층을 더 포함하는 MIM 에너지 저장장치. - 제8항에 있어서,
촉매층은 사전 패턴화된 촉매층인 MIM 에너지 저장장치. - 제9항에 있어서,
촉매층은 주기적 구성으로 사전 패턴화된 MIM 에너지 저장장치. - 제8항 내지 제10항 중 어느 한 항에 있어서,
복수의 전기 전도성 수직 나노구조체 내의 각각의 나노구조체는 나노구조체의 제2 단부에 촉매 물질을 포함하는, MIM 에너지 저장장치. - 제1항 내지 제11항 중 어느 한 항에 있어서,
복수의 전기 전도성 수직 나노구조체에서 나노구조체의 표면 밀도는 ㎟당 적어도 1000인 MIM 에너지 저장장치. - 제1항 내지 제12항 중 어느 한 항에 있어서,
나노구조체를 지지하는 기판을 더 포함하는 MIM 에너지 저장장치. - 제13항에 있어서,
기판은 전기적으로 비전도성인 MIM 에너지 저장장치. - 제1항 내지 제14항 중 어느 한 항에 있어서,
각각의 전도-제어층은 고체 유전제 재료로 제조되는 MIM 에너지 저장장치. - 제1항 내지 제14항 중 어느 한 항에 있어서,
각 전도-제어층은 전해질인 MIM 에너지 저장장치. - 제1항 내지 제14항 중 어느 한 항에 있어서,
각각의 전도-제어층은 고체 유전체 서브층 및 전해질 서브층을 포함하는 MIM 에너지 저장장치. - 제1항 내지 제17항 중 어느 한 항에 있어서,
MIM 에너지 저장장치의 외부 전기적 연결을 위한 제1 연결 구조물; 및
MIM 에너지 저장장치의 외부 전기적 연결을 위한 제2 연결 구조물을 더 포함하고,
적층 스택의 나노구조체 및 각각의 짝수번째 전극층이 제1 연결 구조물에 전기 전도적으로 연결되고,
적층 스택의 각 홀수번째 전극층이 제2 연결 구조물에 전기 전도적으로 연결되는 MIM 에너지 저장장치. - 제18항에 있어서,
MIM 에너지 저장장치는:
복수의 전기 전도성 수직 나노구조체, 하부 전도-제어층, 및 적층 스택을 포함하는 MIM 에너지 저장장치층;
제1 연결 구조물 및 제2 연결 구조물을 포함하는 연결 구조층; 및
MIM 에너지 저장장치층과 연결 구조층 사이에 배치되고, MIM 에너지 저장장치층의 나노 구조체를 연결 구조층의 제1 연결 구조물과 전기 전도적으로 연결하도록 구성되며, 연결 구조층의 제2 연결 구조물과 MIM 에너지 저장장치층의 적층 스택 내의 적어도 하나의 홀수번째 전극층을 전기 전도적으로 연결하는 재배선층을 포함하는 MIM 에너지 저장장치. - 제19항에 있어서,
재배선층은:
MIM 에너지 저장장치층의 나노구조체에 전기 전도적으로 연결된 제1 패드 및 MIM 에너지 저장장치층의 적층 스택에서 적어도 하나의 홀수번째 전극층에 전기 전도적으로 연결된 제2 패드를 포함하는 제1 도체 패턴층을 갖는 제1 재배선 서브층; 및
제1 재배선 서브층의 제1 패드를 연결 구조층의 제1 연결 구조물과 전기 전도적으로 연결하는 제1 도체 트레이스 및 제1 재배선 서브층의 제2 패드를 제1 재배선 서브층의 제2 연결 구조물과 전기 전도적으로 연결하는 제2 도체 트레이스를 포함하는 제2 도체 패턴층을 갖는 제2 재배선 서브층을 포함하는 MIM 에너지 저장장치. - 제19항 또는 제20항에 있어서,
재배선층은 재배선층의 제1 측면을 재배선층의 제2 측면과 전기 전도적으로 연결하기 위해 재배선층을 통과하는 적어도 하나의 비아를 더 포함하는 MIM 에너지 저장장치. - 제21항에 있어서,
재배선층은:
재배선층의 제1 측면 상의 제1 복수의 패드;
재배선층의 제2 측면 상의 제2 복수의 패드; 및
각각의 비아가 제1 복수의 패드 내의 각각의 패드를 제2 복수의 패드 내의 각각의 패드와 전기 전도적으로 연결하기 위해 재배선층을 통과하는 복수의 비아를 포함하는 MIM 에너지 저장장치. - 제18항 내지 제22항 중 어느 한 항에 있어서,
MIM 에너지 저장장치를 적어도 부분적으로 매입하는 한편, 제1 연결 구조물 및 제2 연결 구조물이 봉지재에 의해 덮이지 않게 남겨진 전기 절연성 봉지재를 더 포함하는 MIM 에너지 저장장치. - 제23항에 있어서,
전기 절연성 봉지재가 MIM 에너지 저장장치의 외부 경계면을 적어도 부분적으로 형성하는, MIM 에너지 저장장치. - 제18항 내지 제24항 중 어느 한 항에 있어서,
제1 연결 구조물 및 상기 제2 연결 구조물 각각이 MIM 에너지 저장장치의 외부 경계면을 적어도 부분적으로 형성하는, MIM 에너지 저장장치. - 인쇄회로기판(PCB);
PCB 상의 집적 회로(IC); 및
IC에 연결된 제18항 내지 제25항 중 어느 한 항에 따른 MIM 에너지 저장장치를 포함하는 전자 장치. - 제22항에 따른 MIM 에너지 저장장치;
MIM 에너지 저장장치의 재배선층의 제1 측면 상의 제1 복수의 패드에 전기적으로 및 기계적으로 연결된 제1 전기 회로 소자; 및
MIM 에너지 저장장치의 재배선층의 제2 측면 상의 제2 복수의 패드에 전기적으로 및 기계적으로 연결된 제2 전기 회로 소자를 포함하는 전자 장치. - 제26항 또는 제27항에 있어서,
전자 장치는 휴대 전화; 엔터테인먼트 유닛; 내비게이션 장치; 통신 장치; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; GPS(Global Positioning System) 장치; 스마트 워치; 웨어러블 컴퓨팅 장치; 태블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 장치; 배터리 충전기; USB 장치; 데스크탑 컴퓨터; 개인 정보 단말기(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 자동차; 전기 자동차; 차량 부품; 항공 전자 시스템; 드론; 및 멀티콥터 중 하나인 전자 장치. - 금속-절연체-금속(MIM) 에너지 저장장치의 제조 방법으로서,
기판에 하부 전극을 제공하는 단계;
하부 전극 상에, 복수의 전기 전도성 나노구조체 내의 각각의 나노구조체가 하부 전극으로부터 실질적으로 수직으로 연장되고 나노구조체의 제1 단부가 하부 전극과 전기 전도성 접촉하도록 복수의 전기 전도성 나노구조체를 제공하는 단계;
하부 전극 상에 제공된 복수의 전기 전도성 나노구조체에서 각각의 나노구조체 상에 컨포멀 하부 전도-제어층을 부착하는 단계; 및
하부 전도-제어층 상에, 하부 전극 제어층을 컨포멀하게 코팅하는 교번하는 전도-제어층 및 전극층의 적층 스택을 형성하는 단계를 포함하고,
적층 스택은 상기 적층 스택의 하부에 적어도 하나의 제1 홀수번째 전극층, 상기 제1 홀수번째 전극층 바로 위에 제1 홀수번째 전도-제어층, 및 상기 제1 홀수번째 전도-제어층 바로 위에 제1 짝수번째 전극층을 포함하며,
적층 스택은 상기 적층 스택의 각 짝수번째 전극층이 하부 전극에 전기 전도적으로 연결되고, 적층 스택의 각 홀수번째 전극층이 적층 스택의 임의의 다른 홀수번째 전극층에 전기 전도적으로 연결되는 방식으로 형성되는 방법. - 제29항에 있어서,
MIM 에너지 저장장치의 외부 전기적 연결을 위한 제1 연결 구조물을 형성하는 단계;
MIM 에너지 저장장치의 외부 전기적 연결을 위한 제2 연결 구조물을 형성하는 단계; 및
제1 연결 구조물 및 제2 연결 구조물이 전기 절연성 봉지재에 의해 덮이지 않도록 전기 절연성 봉지재에 MIM 에너지 저장장치를 적어도 부분적으로 매입하는 단계를 포함하는 방법. - 제29항 또는 제30항에 있어서,
적층 스택을 형성하는 단계 후에 기판을 제거하는 단계를 포함하는 방법. - 제29항 내지 제31항 중 어느 한 항에 있어서,
기판이 웨이퍼의 형태로 제공되는 방법. - 제29항 내지 제31항 중 어느 한 항에 있어서,
기판이 패널의 형태로 제공되는 방법. - 제29항 내지 제31항 중 어느 한 항에 있어서,
기판이 롤 상의 필름 형태로 제공되는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE2050444 | 2020-04-17 | ||
| SE2050444-5 | 2020-04-17 | ||
| PCT/SE2021/050335 WO2021211038A1 (en) | 2020-04-17 | 2021-04-13 | Metal-insulator-metal (mim) energy storage device with layered stack and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230002353A true KR20230002353A (ko) | 2023-01-05 |
Family
ID=78085113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227034254A KR20230002353A (ko) | 2020-04-17 | 2021-04-13 | 적층 스택을 갖는 금속-절연체-금속(mim) 에너지 저장장치 및 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230147809A1 (ko) |
| EP (1) | EP4136664A4 (ko) |
| JP (1) | JP2023521718A (ko) |
| KR (1) | KR20230002353A (ko) |
| CN (1) | CN115428107B (ko) |
| TW (1) | TW202141805A (ko) |
| WO (1) | WO2021211038A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11563079B2 (en) * | 2020-01-08 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal insulator metal (MIM) structure and manufacturing method thereof |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10344814B3 (de) * | 2003-09-26 | 2005-07-14 | Infineon Technologies Ag | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung |
| US7317221B2 (en) * | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
| WO2007027169A2 (en) * | 2005-08-30 | 2007-03-08 | University Of South Florida | Method of manufacturing silicon topological capacitors |
| EP1949418A2 (en) * | 2005-11-08 | 2008-07-30 | Nxp B.V. | Integrated capacitor arrangement for ultrahigh capacitance values |
| WO2008040706A1 (en) * | 2006-10-04 | 2008-04-10 | Nxp B.V. | Mim capacitor |
| US8424177B2 (en) * | 2006-10-04 | 2013-04-23 | Stmicroelectronics (Crolles 2) Sas | MIM capacitor with enhanced capacitance |
| US7645669B2 (en) * | 2007-02-16 | 2010-01-12 | Sharp Laboratories Of America, Inc. | Nanotip capacitor |
| JP5330376B2 (ja) * | 2007-05-10 | 2013-10-30 | アイピーディーアイエイ | 集積装置及びその製造方法、並びに、システム・イン・パッケージ |
| US8420476B2 (en) * | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Integrated circuit with finFETs and MIM fin capacitor |
| US8860107B2 (en) * | 2010-06-03 | 2014-10-14 | International Business Machines Corporation | FinFET-compatible metal-insulator-metal capacitor |
| US8368146B2 (en) * | 2010-06-15 | 2013-02-05 | International Business Machines Corporation | FinFET devices |
| US8742541B2 (en) * | 2010-12-09 | 2014-06-03 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US8298944B1 (en) * | 2011-06-01 | 2012-10-30 | Texas Instruments Incorporated | Warpage control for die with protruding TSV tips during thermo-compressive bonding |
| WO2013089711A1 (en) * | 2011-12-14 | 2013-06-20 | Intel Corporation | Metal-insulator-metal (mim) capacitor with insulator stack having a plurality of metal oxide layers |
| EP2828870A4 (en) * | 2012-03-22 | 2016-03-30 | California Inst Of Techn | MICRO AND NANOSCALIC CAPACITORS FOR THE FORMATION OF AN ARRAY OF CONDUCTIVE ELEMENTS WITH EXTENDED BODIES |
| US8610281B1 (en) * | 2012-10-02 | 2013-12-17 | Global Foundries Inc. | Double-sided semiconductor structure using through-silicon vias |
| US8815661B1 (en) * | 2013-02-15 | 2014-08-26 | International Business Machines Corporation | MIM capacitor in FinFET structure |
| FR3012664B1 (fr) * | 2013-10-29 | 2016-01-01 | Ipdia | Structure a capacite amelioree |
| US9412806B2 (en) * | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
| KR102164796B1 (ko) * | 2014-08-28 | 2020-10-14 | 삼성전자주식회사 | 나노구조 반도체 발광소자 |
| US9755013B2 (en) * | 2015-04-22 | 2017-09-05 | Globalfoundries Inc. | High density capacitor structure and method |
| KR20180058757A (ko) * | 2015-09-23 | 2018-06-01 | 난양 테크놀러지컬 유니버시티 | 반도체 장치 및 반도체 장치 형성 방법 |
| KR102085789B1 (ko) * | 2016-02-29 | 2020-03-06 | 스몰텍 에이비 | 인터포저 디바이스 및 인터포저 디바이스 제조방법 |
| US10388572B2 (en) * | 2017-03-06 | 2019-08-20 | International Business Machines Corporation | Integrating metal-insulator-metal capacitors with fabrication of vertical field effect transistors |
| KR101963285B1 (ko) * | 2017-04-26 | 2019-03-28 | 삼성전기주식회사 | 커패시터 및 이를 포함하는 실장기판 |
| US11037737B2 (en) * | 2017-06-27 | 2021-06-15 | Uchicago Argonne, Llc | Energy storage technology with extreme high energy density capability |
| TWI766072B (zh) * | 2017-08-29 | 2022-06-01 | 瑞典商斯莫勒科技公司 | 能量存儲中介層裝置、電子裝置和製造方法 |
| US10530306B2 (en) * | 2018-04-13 | 2020-01-07 | Nxp Usa, Inc. | Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same |
| JP7160594B2 (ja) * | 2018-08-09 | 2022-10-25 | 太陽誘電株式会社 | キャパシタ |
| US11107901B2 (en) * | 2019-04-03 | 2021-08-31 | Sandisk Technologies Llc | Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same |
| US11302774B2 (en) * | 2019-11-18 | 2022-04-12 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method fabricating the same |
-
2021
- 2021-04-01 TW TW110112140A patent/TW202141805A/zh unknown
- 2021-04-13 WO PCT/SE2021/050335 patent/WO2021211038A1/en unknown
- 2021-04-13 CN CN202180027427.9A patent/CN115428107B/zh active Active
- 2021-04-13 KR KR1020227034254A patent/KR20230002353A/ko unknown
- 2021-04-13 EP EP21788774.4A patent/EP4136664A4/en active Pending
- 2021-04-13 JP JP2022561094A patent/JP2023521718A/ja active Pending
- 2021-04-13 US US17/911,698 patent/US20230147809A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202141805A (zh) | 2021-11-01 |
| CN115428107A (zh) | 2022-12-02 |
| CN115428107B (zh) | 2024-06-07 |
| EP4136664A4 (en) | 2024-05-29 |
| EP4136664A1 (en) | 2023-02-22 |
| US20230147809A1 (en) | 2023-05-11 |
| WO2021211038A1 (en) | 2021-10-21 |
| JP2023521718A (ja) | 2023-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI264744B (en) | Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same | |
| TWI832909B (zh) | 離散金屬-絕緣體-金屬(mim)能量儲存構件及製造方法 | |
| US8638542B2 (en) | Capacitor containing a large number of filamentous conductors and method of manufacturing the same | |
| WO2002054421A2 (en) | Multiple tier array capacitor and methods of fabrication therefor | |
| US8619407B2 (en) | Multilayered ceramic capacitor | |
| US10665393B2 (en) | Capacitor and board having the same | |
| US20230075019A1 (en) | Electronic system with power distribution network including capacitor coupled to component pads | |
| KR20230002353A (ko) | 적층 스택을 갖는 금속-절연체-금속(mim) 에너지 저장장치 및 제조 방법 | |
| US20220005777A1 (en) | Semiconductor assembly with discrete energy storage component | |
| US12033797B2 (en) | Discrete metal-insulator-metal (MIM) energy storage component and manufacturing method | |
| CN117577449B (zh) | 一种三维结构电容器及其制备方法 | |
| US20230275044A1 (en) | Electronic component package with integrated component and redistribution layer stack |