JP2006293569A

JP2006293569A - 高周波回路の計算方法

Info

Publication number: JP2006293569A
Application number: JP2005111474A
Authority: JP
Inventors: Shingo Enomoto; 真悟榎本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-04-08
Filing date: 2005-04-08
Publication date: 2006-10-26

Abstract

【課題】表面実装部品を用いた高周波回路を正確に計算できる簡易な手法を提供することを目的とする。
【解決手段】誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２と基板上実装部品ランド部分のみの電磁界シミュレーション１０１を行う。基板上実装部品ランド部分のみの電磁界シミュレーション１０１を用いて、表面実装部品モデル１００から基板上実装ランドの影響を取り除く回路演算１０３を行い、基準面の校正を行う。基板上配線の電磁界シミュレーション１０２の結果と表面実装部品モデル１００に基準面校正１０３を行った結果の解析結果を組み合わせた回路網シミュレーション１０４により目的の構造の電気的特性を得る。
【選択図】図１

Description

本発明は誘電体基板上に表面実装部品が実装されている高周波回路の電気的特性を計算する方法に関するものである。

近年の無線通信分野においては、多層のプリント基板あるいはセラミック等の誘電体基板上に形成したマイクロストリップラインと表面実装型のキャパシタ、抵抗、インダクタ等の小型チップ部品により、インピーダンス整合回路やフィルタ回路、電源供給回路等の高周波回路が形成され、携帯電話装置本体の回路基板をはじめ、送信用パワーアンプモジュール、ＶＣＯモジュール等に利用されている。

図９は上述の構造を簡略化した説明図である。誘電体基板２の上に配線金属層１５でマイクロストリップラインや表面実装部品の実装ランドが形成され、その上に表面実装用のチップ部品１が配置されている。

このような高周波回路設計のため、チップ部品１はネットワークアナライザ等の高周波回路計測装置によってＳパラメータ測定され、寄生成分を含む等価回路でモデル化される。また、配線金属層１５で形成されたマイクロストリップライン等の配線は、近似式からなる回路モデルや、近接パターンの干渉を考慮するため電磁界シミュレータにより高精度に電気的に解析される。

従来、このような高周波回路の電気的特性は高周波シミュレータにおいて図１０に示すフローで計算処理されている。
ステップ１０４での回路網シミュレーションに際して、集中定数回路またはＳパラメータによって表面実装部品モデル１００を事前に測定して等価回路化し、ステップ１０２では誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーションを実行する。

ステップ１０４では、表面実装部品モデル１００とステップ１０２の解析結果を組み合わせたて回路網シミュレーションを実行して目的の構造の電気的特性が得られているか確認する。

具体的には、図１１（ａ）に示す平面図と図１１（ｂ）に示す側面図のように誘電体基板２の上の実装部品ランド部分３に実装されたチップ部品１が表面実装キャパシタの場合、表面実装部品モデルを等価回路化する表面実装部品モデル１００は、ネットワークアナライザにより測定基準面４，４を測定する。この場合、チップ部品１の等価回路は図１１（ｃ）（ｄ）のように、実装キャパシタ部分５と浮遊成分である誘電体基板部分６に分けて考えることができ、集中定数回路としてモデリングできる。Ｐ１，Ｐ２はチップ部品端子である。Ｃ１，Ｃ２，Ｃ３，Ｃ４はキャパシタ、Ｒ１は抵抗、Ｌ１，Ｌ２，Ｌ３はインダクタである。

図１１（ｃ）（ｄ）の等価回路におけるマイクロストリップライン等の配線部分は、図１２（ａ）のように、実装部品ランド部分３を除いて電磁界シミュレータにより６端子で解析する。誘電体基板２上の３つの配線メタルパターン９と配線メタルパターンに設定した端子Ｐ１１，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６，Ｐ２２である。これらの結果を図１２（ｂ）のように接続し電気的特性を計算する。Ｐ１，Ｐ２はチップ部品端子で、１０は誘電体基板の影響を考慮したチップ部品１を表している。１２は電磁界解析した配線パターン特性である。

図１３は従来の技術による別の計算方法を示している。
図１３（ａ）のように、実装キャパシタ部分５は誘電体基板２の実装部品ランド部分を除いてキャパシタ部のみでモデル化されている。マイクロストリップライン等の配線部分は図１３（ｂ）のように、実装部品ランド部分３を含む形で配線メタルパターン９Ａとして電磁界シミュレータにより６端子解析する。これらの結果を図１３（ｃ）のように接続し電気的特性を計算する。
特開２００２−１６３３２１特開２００３−１４１２０１

しかし、図１２の従来の計算方法においては、近接する実装ランド間の干渉が考慮できないことによる計算精度の劣化だけでなく、例えば誘電体基板２の回路密度を上げる目的のため、キャパシタモデルの測定時の基準面以外の接続が生じる場合、キャパシタモデルの精度が劣化してしまう。

また、図１３の従来の計算方法においても、表面実装部品と実装ランドの接続位置を電磁界シミュレータの給電ポート位置と仮定してしまうため、表面実装部品の等価回路化が困難になる場合が生じることや、給電ポートの種類が電磁界シミュレータごとに異なるため表面実装部品と実装ランドの接続位置をある電磁界シミュレータ用にあわせて等価回路化を行った場合、その等価回路を他の電磁界シミュレータで用いると計算精度が劣化してしまうという課題がある。

本発明では、このような表面実装部品を用いた高周波回路の計算に対し、正確かつ簡易に計算できる汎用的な高周波回路の計算方法を提供することを目的とする。

上記の課題を解決するために、本発明の高周波回路の計算方法では、表面実装部品は誘電体基板の実装部品ランド部分を含んだ形でモデリングされており、基準面は実装ランドのエッジである。次にマイクロストリップライン等の配線部分の電磁界シミュレーションと同時に、実装ランドの形状を電磁界シミュレーションすることを特徴とする。次のステップでは、実装ランド形状の電磁界シミュレーション結果を用いて、表面実装部品モデルから実装部品ランド部分の影響を取り除く。最後に、解析したいマイクロストリップライン等の配線部分の電磁界シミュレーション結果と実装ランドの影響を取り除いた表面実装部品モデルを組み合わせて全体の解析を行う。

本発明の請求項１記載の高周波回路の計算方法は、誘電体基板上に表面実装部品が実装された高周波回路の電気的特性を計算するに際し、実装部品ランド部分の影響を考慮して等価回路化された表面実装部品モデルと電磁界解析された誘電体基板上の金属配線を組み合わせて回路計算を行う工程では、表面実装部品モデルから実装部品ランド部分の影響を取り除いた結果と前記電磁界解析された誘電体基板上の金属配線のシミュレーション結果とに基づいて高周波回路の電気的特性を計算することを特徴とする。

本発明の請求項２記載の高周波回路の計算方法は、誘電体基板上に表面実装部品が実装された高周波回路の電気的特性を計算するに際し、実装部品ランド部分の影響を考慮して等価回路化された表面実装部品モデルと電磁界解析された誘電体基板上の金属配線を組み合わせて回路計算を行う工程では、前記電磁界解析された誘電体基板上の金属配線のシミュレーション結果から実装部品ランド部分の影響を取り除いた結果と前記表面実装部品モデルに基づいて高周波回路の電気的特性を計算することを特徴とする。

本発明の請求項３記載の高周波回路の計算方法は、請求項１または請求項２において、実装部品ランド部分の電磁界解析結果を用いて実装ランドの影響を取り除くことを特徴とする。

本発明の請求項４記載の高周波回路の計算方法は、請求項１または請求項２において、実装部品ランド部分の電磁界解析の基板パラメータを、表面実装部品の等価回路化を行った誘電体基板と同じにすることを特徴とする。

本発明の請求項５記載の高周波回路の計算方法は、請求項３において、実装部品ランド部分の電磁界解析を誘電体基板上の金属配線の電磁界解析と同じ段階で行うことを特徴とする。

本発明の請求項６記載の高周波回路の計算方法は、請求項１または請求項２において、実装部品ランド部分の伝送線路の形状からその電気特性を計算するモデル式による等価回路を用いて実装ランドの影響を取り除くことを特徴とする。

本発明の請求項７記載の高周波回路の計算方法は、請求項１または請求項２において、実装部品ランド部分の集中定数素子による等価回路を用いて実装ランドの影響を取り除くことを特徴とする。

本発明の請求項８記載の高周波回路の計算方法は、請求項１または請求項２において、表面実装部品モデルが基板材質の誘電率の影響を計算していることを特徴とする。
本発明の請求項９記載の高周波回路の計算方法は、請求項１，請求項２，請求項８の何れかにおいて、表面実装部品モデルが基板材質の厚さの影響を計算していることを特徴とする。

本発明の請求項１０記載の高周波回路の計算方法は、請求項１，請求項２，請求項８，請求項９の何れかにおいて、表面実装部品モデルが実装ランドの形状を計算していることを特徴とする。

本発明の請求項１１記載の高周波回路の計算方法は、請求項８，請求項９，請求項１０の何れかにおいて、実装部品ランド部分の電磁界解析の基板パラメータを、解析する誘電体基板と同じにすることを特徴とする。

本発明の請求項１２記載の高周波シミュレータは、請求項１〜請求項１１の何れかに記載の高周波回路の計算方法を用いて誘電体基板上に表面実装部品が実装されている高周波回路の電気的特性を計算することを特徴とする。

本発明の高周波回路計算方法は、一つの表面実装部品モデルを異なる電磁界シミュレータでの解析結果と組み合わせて計算する場合においても、電磁界シミュレータの給電ポートの違いによる計算誤差を吸収することができ、また、実装基板の誘電率の違いや実装するランド形状の違いに対しても精度良く計算することが可能となる。また、表面実装部品の実測データを計算に用いても同じ効果が得られることは言うまでも無い。

以下、本発明の高周波回路の計算方法を実行する各実施の形態の高周波シミュレータを説明する。
（第１の実施の形態）
図１と図２は本発明の（第１の実施の形態）を示す。

図１に示すように、集中定数回路またはＳパラメータによって表面実装部品モデル１００を事前に測定して等価回路化した後に、ステップ１０４で電磁界シミュレーションを行う際には、ステップ１０２とステップ１０１およびステップＳ１０３を実行している。

ステップ１０２では、誘電体基板上のパターンの電気的特性を求めるために基板上配線の電磁界シミュレーションを実行する。ステップ１０１では、基板上実装部品ランド部分のみの電磁界シミュレーションを行う。ステップ１０３では、ステップ１０１での基板上実装部品ランド部分のみの電磁界シミュレーションを用いて、表面実装部品モデル１００から基板上の実装部品ランド部分３の影響を取り除く回路演算を行い基準面の校正を行う。

また、実装部品ランド部分３の伝送経路の形状からその電気特性を計算するモデル式による等価回路を用いて実装部品ランド部分３の影響を取り除いて、配線メタルパターン９と見なして処理するという方法もある。

その後のステップ１０４では、ステップ１０２での基板上配線の電磁界シミュレーションの結果と、ステップ１０３での前記表面実装部品モデルに基準面校正を行った結果との、それぞれの解析結果を組み合わせた回路網シミュレーションを実行して目的の構造の電気的特性を得る。

表面実装部品モデル１００は、図１１（ａ）（ｂ）のような誘電体基板２上の実装部品ランド部分３上に実装されたチップ部品１をネットワークアナライザにより測定基準面４で測定し等価回路化する。図１１（ｃ）のように、表面実装部品の等価回路は実装キャパシタ部分５と浮遊成分である誘電体基板部分６に分けて考えることができ、図１１（ｄ）のように集中定数回路としてモデリングできる。

チップ部品１の実装キャパシタ部分５は、図１１（ｃ）のようにキャパシタ部に誘電体基板２上の実装部品ランド部分３が含まれるようにモデル化されている。マイクロストリップライン等の配線部分は図２（ａ）のように、実装部品ランド部分３を含む形で電磁界シミュレータによりＰ１１，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６，Ｐ２２の６端子で解析する。

誘電体基板２上の配線メタルパターン９また誘電体基板２上の実装部品ランド部分３についても図２（ｂ）のように、解析端子Ｐ１１１，Ｐ３３３，Ｐ４４４，Ｐ２２２を設定し電磁界シミュレーションを行う。

表面実装部品のチップ部品１が単一の実装ランド（基板パラメータの影響を考慮しない）に対してのみモデリングされている場合は、図２（ｂ）の実装部品ランドの電磁界解析に用いる基板パラメータはチップ部品１をモデリングした際の基板パラメータと同一であり、チップ部品１が実装ランドの基板パラメータ依存性を考慮してモデリングされている場合、表面実装部品モデルの基板パラメータと図２（ｂ）の実装部品ランドである配線メタルパターン９の電磁界解析に用いる基板パラメータは、図２（ａ）の配線パターンを解析する基板パラメータと同一に設定する。ここでいう基板パラメータとは、誘電率、誘電体損失、基板材質の厚さ、実装ランド形状のことを指している。

次に図２（ｃ）は、図２（ａ）と図２（ｂ）の電磁界シミュレーションの結果を用いて、表面実装キャパシタの等価回路の基準面を校正する手法を示している。実装部品ランド部分の影響を取り除く演算１１を誘電体基板の影響を考慮した表面実装部品１０に対して行うことにより、新しい基準面をＰ１＿Ｃ、Ｐ２＿Ｃに校正する。

この操作により、電磁界シミュレータの給電ポートの違いによる誤差要因を校正できる。基準面校正後の表面実装部品１３と電磁界シミュレーションを行った配線パターン特性１２とを図２（ｄ）のように接続しトータルの電気的特性を計算する。

この構成によれば、実装基板の誘電率の違いや実装するランド形状の違いに対しても精度良く計算することができ、かつ電磁界シミュレータの給電ポート形状の違いによらず表面実装部品モデルを統一化できる。

また、より利便性を図るために、誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２と基板上実装部品ランド部分のみの電磁界シミュレーション１０１は、シミュレーションソフト上では基板上配線と実装部品ランド部分の同一ステップでの電磁界シミュレーション１０５とすることが可能である。

なお、本実施の形態では表面実装部品の回路モデルを用いた場合について説明したが、表面実装部品の実測値を用いた場合でも同様の効果が得られる。
また、本実施の形態では２端子のチップ部品１としてキャパシタを用いた場合について説明したが、インダクタ、抵抗、ダイオード等の他の２端子のチップ部品や、ｎ端子のチップ部品に対しても同様の効果が得られることは言うまでも無い。

（第２の実施の形態）
図３は本発明の第２の実施の形態を表す高周波回路計算方法の流れ図である。
表面実装部品モデル１００を事前に測定して等価回路化するステップと並行した電磁界シミュレーションの際、誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２と、基板上の実装部品ランド部分のみの電磁界シミュレーション１０１を行う。次のステップで、基板上実装部品ランド部分のみの電磁界シミュレーション１０１を用いて、基板上配線の電磁界シミュレーション１０２から基板上実装ランドの影響を取り除く回路演算１０６を行い、基準面の校正を行う。その後に、表面実装部品モデル１００と基板上配線の電磁界シミュレーション１０２の結果に基準面校正１０６を行った結果のそれぞれの解析結果を組み合わせた回路網シミュレーション１０４により目的の構造の電気的特性を得る。

表面実装部品モデルを等価回路化するステップは、図１１（ａ）のような誘電体基板２上の実装部品ランド部分３上に実装されたチップ部品１をネットワークアナライザにより測定基準面４で測定し等価回路化する。図１１（ｃ）のように、表面実装部品の等価回路は実装キャパシタ部分５と浮遊成分である誘電体基板部分６に分けて考えることができ、図１１（ｄ）のように集中定数回路としてモデリングできる。表面実装部品のキャパシタは図１１（ｃ）のようにキャパシタ部に誘電体基板２上の実装部品ランド部分が含まれるようにモデル化されている。

マイクロストリップライン等の配線部分は図４（ａ）のように、実装部品ランド部分を含む形で電磁界シミュレータによりＰ１１，Ｐ２２，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６の６端子で解析する。また誘電体基板２上の実装部品ランド部分についても図４（ｂ）のように、解析端子Ｐ１１１，Ｐ２２２，Ｐ３３３，Ｐ４４４を設定し電磁界シミュレーションを行う。

表面実装部品が単一の実装ランド（基板パラメータの影響を考慮しない）に対してのみモデリングされている場合、図４（ｂ）の実装部品ランドの電磁界解析に用いる基板パラメータは表面実装部品をモデリングした際の基板パラメータと同一であり、表面実装部品が実装ランドの基板パラメータ依存性を考慮してモデリングされている場合、表面実装部品モデルの基板パラメータと図４（ｂ）の実装部品ランドの電磁界解析に用いる基板パラメータは図４（ａ）の配線パターンを解析する基板パラメータと同一に設定する。ここでいう基板パラメータとは、誘電率、誘電体損失、基板材質の厚さ、実装ランド形状のことを指している。

次に図４（ｃ）は、図４（ａ）と図４（ｂ）の電磁界シミュレーションの結果を用いて、電磁界解析した配線パターン特性の基準面を校正する手法を示している。実装部品ランド部分の影響を取り除く演算１１を電磁界解析した配線パターン特性１２に対して行うことにより、新しい基準面をＰ３３＿Ｃ，Ｐ４４＿Ｃ、Ｐ５５＿Ｃ，Ｐ６６＿Ｃに校正する。

この操作により、電磁界シミュレータの給電ポートの違いによる誤差要因を校正できる。表面実装部品１０と基準面校正後の配線パターン特性１４とを図４（ｄ）のように接続しトータルの電気的特性を計算する。

以上のように、本実施の形態を用いれば、実装基板の誘電率の違いや実装するランド形状の違いに対しても精度良く計算することができ、かつ電磁界シミュレータの給電ポート形状の違いによらず表面実装部品モデルを統一化できる。

また、より利便性を図るために、誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２と基板上実装部品ランド部分のみの電磁界シミュレーション１０１は、シミュレーションソフト上では基板上配線と実装部品ランド部分の同一ステップでの電磁界シミュレーション１０５とすることが可能であり、その後の基準面校正のステップを加えたシミュレーション１０７とすることも可能である。

また、実装部品ランドである配線メタルパターン９の伝送線路の形状からその電気特性を計算するモデル式による等価回路を用いて実装ランドの影響を取り除くこともできる。
なお、本実施の形態では表面実装部品の回路モデルを用いた場合について説明したが、表面実装部品の実測値を用いた場合でも同様の効果が得られる。
また、本実施の形態では２端子の表面実装部品としてキャパシタを用いた場合について説明したが、インダクタ、抵抗、ダイオード等の他の２端子の表面実装部品や、ｎ端子の表面実装部品に対しても同様の効果が得られることは言うまでも無い。

（第３の実施の形態）
図５は本発明の第３の実施の形態を表す高周波回路計算方法の流れ図である。
表面実装部品モデル１００を事前に測定して等価回路化するステップと並行して誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２を行う。次のステップで、表面実装部品モデル１００から基板上実装ランドの影響を取り除く回路演算１０３を行い、基準面の校正を行う。

その後に、基板上配線の電磁界シミュレーション１０２の結果と表面実装部品モデル１００に基準面校正１０３を行った結果のそれぞれの解析結果を組み合わせた回路網シミュレーション１０４により目的の構造の電気的特性を得る。

表面実装部品モデルを等価回路化するステップは、図１１（ａ）のような誘電体基板２上の実装部品ランド部分３上に実装されたチップ部品１をネットワークアナライザにより測定基準面４で測定し等価回路化する。

表面実装部品のキャパシタは、図１１（ｃ）のようにキャパシタ部に誘電体基板２上の実装部品ランド部分３が含まれるようにモデル化されている。マイクロストリップライン等の配線部分は図６（ａ）のように、実装部品ランド部分を含む形で電磁界シミュレータによりＰ１１，Ｐ２２，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６，の６端子で解析する。Ｃ１，Ｃ２，Ｃ３，Ｃ４はキャパシタ、Ｌ１，Ｌ２，Ｌ３はインダクタである。

また誘電体基板２上の実装部品ランド部分３については図６（ｂ）のように、端子Ｐ１１１，Ｐ２２２，Ｐ３３３，Ｐ４４４をもつ等価回路でモデル化する。ここで図６（ｂ）の実装ランドモデルは第１の実施の形態および第２の実施の形態で基準面校正に用いた実装ランドの電磁界解析を簡略化するためのものであり、図１１（ｄ）の表面実装部品モデルの実装部品ランド部分と必ずしも同一のものではない。

次に図６（ｃ）は、図６（ａ）の電磁界シミュレーションの結果と図６（ｂ）の実装ランドモデルを用いて、表面実装キャパシタの等価回路の基準面を校正する手法を示している。実装部品ランド部分の影響を取り除く演算１１を誘電体基板の影響を考慮した表面実装部品１０に対して行うことにより、新しい基準面をＰ１＿Ｃ、Ｐ２＿Ｃに校正する。基準面校正後の表面実装部品１３と電磁界シミュレーションを行った配線パターン特性１２とを図６（ｄ）のように接続しトータルの電気的特性を計算する。

以上のように、本実施の形態を用いれば、実装基板の誘電率の違いや実装するランド形状の違いに対しても精度良く計算することができ、かつ電磁界シミュレータの給電ポート形状の違いによらず表面実装部品モデルを統一化できる。
なお、本実施の形態では表面実装部品の回路モデルを用いた場合について説明したが、表面実装部品の実測値を用いた場合でも同様の効果が得られる。

また、本実施の形態では２端子の表面実装部品としてキャパシタを用いた場合について説明したが、インダクタ、抵抗、ダイオード等の他の２端子の表面実装部品や、ｎ端子の表面実装部品に対しても同様の効果が得られることは言うまでも無い。

（第４の実施の形態）
図７は本発明の第４の実施の形態を表す高周波回路計算方法の流れ図である。表面実装部品モデル１００を事前に測定して等価回路化するステップと平行して誘電体基板上のパターンの電気的特性を求めるための基板上配線の電磁界シミュレーション１０２を行う。次のステップで、基板上配線の電磁界シミュレーション１０２から基板上実装ランドの影響を取り除く回路演算１０６を行い、基準面の校正を行う。その後に、表面実装部品モデル１００と基板上配線の電磁界シミュレーション１０２の結果に基準面校正１０６を行った結果のそれぞれの解析結果を組み合わせた回路網シミュレーション１０４により目的の構造の電気的特性を得る。表面実装部品モデルを等価回路化するステップは図１１（ａ）のような誘電体基板２上の実装部品ランド部分３上に実装されたチップ部品１をネットワークアナライザにより測定基準面４で測定し等価回路化する。

図８は本発明の第４の実施の形態を表す高周波回路計算方法の説明図である。表面実装部品のキャパシタは図１１（ｃ）のようにキャパシタ部に誘電体基板２上の実装部品ランド部分が含まれるようにモデル化されている。マイクロストリップライン等の配線部分は図８（ａ）のように、実装部品ランド部分を含む形で電磁界シミュレータによりＰ１１，Ｐ２２，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６の６端子で解析する。また誘電体基板２上の実装部品ランド部分については図８（ｂ）のように、端子Ｐ１１１，Ｐ２２２，Ｐ３３３，Ｐ４４４をもつ伝送線路素子ＴＬ１，ＴＬ２，ＴＬ３の数値計算モデルで等価回路化されている。ここで図８（ｂ）の実装ランドモデルは（第１の実施の形態）および（第２の実施の形態）で基準面校正に用いた実装ランドの電磁界解析を簡略化するためのものである。

次に図８（ｃ）は、図８（ａ）の電磁界シミュレーションの結果と図８（ｂ）の実装ランドモデルを用いて、電磁界解析した配線パターン特性の基準面を校正する手法を示している。実装部品ランド部分の影響を取り除く演算１１を電磁界解析した配線パターン特性１２に対して行うことにより、新しい基準面をＰ３３＿Ｃ、Ｐ４４＿Ｃ、Ｐ５５＿Ｃ、Ｐ６６＿Ｃに校正する。この操作により、電磁界シミュレータの給電ポートの違いによる誤差要因を校正できる。表面実装部品１０と基準面校正後の配線パターン特性１４とを図８（ｄ）のように接続しトータルの電気的特性を計算する。

本発明の高周波回路の計算方法は、無線通信分野での多層のプリント基板あるいはセラミック基板上に形成したマイクロストリップラインと表面実装型のキャパシタ、抵抗、インダクタ等の小型チップ部品により、インピーダンス整合回路やフィルタ回路、電源供給回路等の高周波回路の高精度設計や、その設計に用いる高周波シミュレータの計算方法として有用である。

本発明の（第１の実施の形態）における高周波回路計算方法の流れ図同実施の形態の説明図本発明の（第２の実施の形態）における高周波回路計算方法の流れ図同実施の形態の説明図本発明の（第３の実施の形態）における高周波回路計算方法の流れ図同実施の形態の説明図本発明の（第４の実施の形態）における高周波回路計算方法の流れ図同実施の形態の説明図本高周波回路計算方法を適用する構造の説明図従来の高周波回路計算方法の流れ図基板上の表面実装部品の説明図と等価回路図従来の計算方法の説明図別の従来例の計算方法の説明図

符号の説明

１チップ部品
２誘電体基板
３実装部品ランド部分
４表面実装部品の測定時の基準面
５表面実装キャパシタ部分
６誘電体基板部分
９誘電体基板上の配線メタルパターン
１０誘電体基板の影響を考慮した表面実装部品
１１実装部品ランド部分の影響を取り除く演算
１２電磁界解析した配線パターン特性
１３基準面校正後の表面実装部品
１４基準面校正後の配線パターン特性
１００表面実装部品モデル
１０１基板上実装部品ランド部分のみの電磁界シミュレーション
１０２基板上配線の電磁界シミュレーション
１０３表面実装部品モデル１００に対する基準面校正
１０４回路網シミュレーション
１０５基板上配線と実装部品ランド部分の同一ステップでの電磁界シミュレーション
１０６基板上配線の電磁界シミュレーション結果１０２に対する基準面校正
１０７電磁界シミュレーション１０５と基準面校正を同一ステップで行うシミュレーション
Ｐ１，Ｐ２チップ部品端子
Ｐ１＿Ｃ，Ｐ２＿Ｃ校正後のチップ部品端子
Ｐ１１，Ｐ２２，Ｐ３３，Ｐ４４，Ｐ５５，Ｐ６６配線パターンに設定した端子
Ｐ３３＿Ｃ，Ｐ４４＿Ｃ，Ｐ５５＿Ｃ，Ｐ６６＿Ｃ校正後の配線パターンに設定した端子
Ｐ１１１，Ｐ２２２，Ｐ３３３，Ｐ４４４チップ実装ランドに設定した端子

Claims

誘電体基板上に表面実装部品が実装された高周波回路の電気的特性を計算するに際し、
実装部品ランド部分の影響を考慮して等価回路化された表面実装部品モデルと電磁界解析された誘電体基板上の金属配線を組み合わせて回路計算を行う工程では、表面実装部品モデルから実装部品ランド部分の影響を取り除いた結果と前記電磁界解析された誘電体基板上の金属配線のシミュレーション結果とに基づいて高周波回路の電気的特性を計算する
高周波回路の計算方法。
誘電体基板上に表面実装部品が実装された高周波回路の電気的特性を計算するに際し、
実装部品ランド部分の影響を考慮して等価回路化された表面実装部品モデルと電磁界解析された誘電体基板上の金属配線を組み合わせて回路計算を行う工程では、前記電磁界解析された誘電体基板上の金属配線のシミュレーション結果から実装部品ランド部分の影響を取り除いた結果と前記表面実装部品モデルに基づいて高周波回路の電気的特性を計算する
高周波回路の計算方法。
実装部品ランド部分の電磁界解析結果を用いて実装ランドの影響を取り除くことを特徴とする
請求項１または請求項２記載の高周波回路の計算方法。
実装部品ランド部分の電磁界解析の基板パラメータを、表面実装部品の等価回路化を行った誘電体基板と同じにすることを特徴とする
請求項１または請求項２記載の高周波回路の計算方法。
実装部品ランド部分の電磁界解析を誘電体基板上の金属配線の電磁界解析と同じ段階で行うことを特徴とする
請求項３記載の高周波回路の計算方法。
実装部品ランド部分の伝送線路の形状からその電気特性を計算するモデル式による等価回路を用いて実装ランドの影響を取り除くことを特徴とする
請求項１または請求項２記載の高周波回路の計算方法。
実装部品ランド部分の集中定数素子による等価回路を用いて実装ランドの影響を取り除くことを特徴とする
請求項１または請求項２記載の高周波回路の計算方法。
表面実装部品モデルが基板材質の誘電率の影響を計算していることを特徴とする
請求項１または請求項２記載の高周波回路の計算方法。
表面実装部品モデルが基板材質の厚さの影響を計算していることを特徴とする
請求項１，請求項２，請求項８の何れかに記載の高周波回路の計算方法。
表面実装部品モデルが実装ランドの形状を計算していることを特徴とする
請求項１，請求項２，請求項８，請求項９の何れかに記載の高周波回路の計算方法。
実装部品ランド部分の電磁界解析の基板パラメータを、解析する誘電体基板と同じにすることを特徴とする
請求項８，請求項９，請求項１０の何れかに記載の高周波回路の計算方法。
請求項１〜請求項１１の何れかに記載の高周波回路の計算方法を用いて誘電体基板上に表面実装部品が実装されている高周波回路の電気的特性を計算する
高周波シミュレータ。