JP2005032154A - プリント配線基板製造方法及びプリント配線基板、並びに特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラム - Google Patents

Abstract

【課題】 実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行う。
【解決手段】 プリント配線基板を製造する際の製造プロセスにおいては、ステップＳ１において、コンピュータを用いたシミュレーションに基づく導体パターンを設計して特性インピーダンスのシミュレーション値を算出する。このとき、製造プロセスにおいては、ステップＳ１において、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出する。
【選択図】 図１４

Description

本発明は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板、並びにマイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムに関する。

近年、例えば携帯電話機等の各種電子機器においては、各種電子部品を機械的に固定し且つ電気的に接続するために、プリント配線基板が搭載される。プリント配線基板においては、各種電子部品を接続するために、いわゆるマイクロストリップラインやストリップラインが用いられる。

これらマイクロストリップラインやストリップラインとしては、１本の信号用導体で形成されるシングルエンドの回路の他、２本の信号用導体を用いて形成し、これら２本の信号用導体を介して差動信号を伝送する差動回路も用いられる。差動回路は、シングルエンドのマイクロストリップラインやストリップラインに比べ、ノイズに対する耐性に優れ、信号減衰に対するマージンが大きく、低電圧動作が可能であり、ＥＭＩ（Electromagnetic Interference）の低減に優れる、といった利点を有する。

一般に、プリント配線基板においては、その電気特性が設計回路には表されないことから、各種電子部品の実装後、設計どおりの動作をさせるためには、電気特性を予め把握しておく必要がある。特に、プリント配線基板においては、近年の高密度実装に対する要求にともない、この設計が重要視されている。このようなプリント配線基板の電気特性を設計段階で求める手法としては、例えば特許文献１及び特許文献２に記載されたものがある。

特開２００１−１９５４３７号公報 特開２００１−２５５３４６号公報

特許文献１には、差動信号が伝送される平行に配置された２本の差動信号線を設計する差動信号線の設計方法が開示されている。具体的には、この特許文献１には、差動信号線の終端抵抗の態様を変化させながら、外部へ放射される電波量を、コンピュータ・シミュレーションによって予測し、予測した電波量を最適化すべく、差動信号線における終端抵抗の態様を決定する技術が開示されている。

一方、特許文献２には、マイクロストリップラインを構成する絶縁基板の誘電体損失或いは誘電正接等を正確に得るための誘電特性の算出方法が開示されている。具体的には、この特許文献２には、特性インピーダンスが互いに異なり、同一材質の誘電体材料を用いて構成されたトリプレート型の第１のマイクロストリップラインと第２のマイクロストリップラインとの各全損失を測定によって求めるとともに、各マイクロストリップラインにおけるストリップ導体自身の導体損失を計算によって求め、所定の数式を用いて誘電体材料の誘電体損失を求める技術が開示されている。

ここで、プリント配線基板においては、伝送される信号の周波数が高い場合には、信号の反射を防止するとともに、周囲のノイズの影響等を回避すべく、信号源と負荷側との間で特性インピーダンスを一致させる必要があり、設計の段階で、この特性インピーダンスを正確に把握することが重要とされる。

一般に、特性インピーダンスＺ_０（Ω／ｍ）は、導体の単位当たりの抵抗をＲ（Ω／ｍ）、インダクタンスをＬ（Ｈ／ｍ）、コンダクタンスをＧ（Ｓ／ｍ）、キャパシタンスをＣ（Ｆ／ｍ）とすると、次式（９）で表される。

なお、プリント配線基板においては、特性インピーダンスＺ_０は、マイクロストリップラインやストリップラインの構造等の関数で表すことができ、多数の実験式が提案されている（例えば、非特許文献１参照。）。

ＭＷＡＶＥ−ＬＡＢＯＲＡＴＯＲＹ、"マイクロストリップライン（Microstrip line）"、［online］、［平成１５年２月８日検索］、インターネット＜URL: http://www.mwave-lab.jp/mline.htm/＞

ところで、上述したマイクロストリップラインやストリップラインにおける特性インピーダンスを算出する実験式は、多数提案されているものの、実測値と極めて良好な一致を呈するものは未だ存在していない。

したがって、これらマイクロストリップラインやストリップラインによって信号線を形成したプリント配線基板を製造するにあたっては、従来提案されている実験式を用いたシミュレーションに基づいて導体パターン設計を行い、この設計にしたがって実際に製造した基板に設けられたテストクーポンを用いて特性インピーダンスを実測した後、実験式に基づく特性インピーダンスのシミュレーション値と実測値とを比較し、これらシミュレーション値と実測値との間に相違がある場合には、製造した基板に形成された導体パターンの調整を行う、といった工程を経ることになるが、これらシミュレーション値と実測値との間には相違があることが極めて多く、基板上の信号線の幅を調整する等の試行錯誤の作業を多数繰り返す必要があり、生産効率の悪化を招来する要因となっていた。

また、従来提案されている実験式を補正することによって精度を向上させた新たな実験式を用いたシミュレーション用のソフトウェアも開発されているが、この種のソフトウェアは、高価であり、また、実測値と極めて良好な一致を呈するには至っていないのが現状である。

本発明は、このような実情に鑑みてなされたものであり、実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行うプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板を提供することを目的とする。また、本発明は、この新たに提案する算出式を用いたシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムを提供することを目的とする。

上述した目的を達成する本発明にかかるプリント配線基板製造方法は、各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されることを特徴としている。

このような本発明にかかるプリント配線基板製造方法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかるプリント配線基板製造方法は、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。

具体的には、マイクロストリップラインのシングルインピーダンスＺ_０ｍのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式（１）を用いてシミュレーション値が算出される。

ただし、Ｗは導体パターン幅を示し、ｈは絶縁層厚を示し、ε_ｒｅは下記一般式（２）で表される実効基材比誘電率を示し、Ｗ_ｅは下記一般式（３）で表される上記実効導体パターン幅を示し、下記一般式（２）におけるε_ｒは基材比誘電率を示し、下記一般式（３）におけるｔは導体パターン厚を示し、Ｃ_１，Ｃ_２，Ｃ_３は、それぞれ、所定の係数である。

なお、上記係数Ｃ_１は、上記導体パターン幅と上記絶縁層厚との比Ｗ／ｈが１以上である場合には、０．８８×０．９〜０．８８×１．１であり、Ｗ／ｈが１未満である場合には、０．９８×０．９〜０．９８×１．１であり、上記係数Ｃ_２は、Ｗ／ｈが１以上である場合には、２．５０×０．９〜２．５０×１．１であり、Ｗ／ｈが１未満である場合には、０．８３×０．９〜０．８３×１．１であり、上記係数Ｃ_３は、Ｗ／ｈが１以上である場合には、０．６０×０．９〜０．６０×１．１であり、Ｗ／ｈが１未満である場合には、１．００×０．９〜１．００×１．１であることが望ましい。

本発明にかかるプリント配線基板製造方法においては、係数Ｃ_１，Ｃ_２，Ｃ_３を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインのシングルインピーダンスＺ_０ｍのシミュレーション値を算出することが可能となる。

また、マイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}は、シングルインピーダンスＺ_０ｍを用いて算出することができ、上記シミュレーション工程では、下記一般式（４）を用いてシミュレーション値が算出される。

ただし、Ｓは導体パターン間隔を示し、Ｃ_４，Ｃ_５は、それぞれ、所定の係数である。

ここで、上記係数Ｃ_４は、０．４６×０．９〜０．４６×１．１であり、上記係数Ｃ_５は、０．８６×０．９〜０．８６×１．１であることが望ましい。

本発明にかかるプリント配線基板製造方法においては、係数Ｃ_４，Ｃ_５を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}のシミュレーション値を算出することが可能となる。

さらに、ストリップラインのシングルインピーダンスＺ_０ｓのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式（５）を用いてシミュレーション値が算出される。

ただし、Ｘ_０は絶縁層厚をｈ_１としたときにおけるシングルインピーダンスを示し、Ｙ_０は絶縁層厚をｈ_２としたときにおけるシングルインピーダンスを示し、下記一般式（６）で表される。また、下記一般式（６）におけるε_ｒは基材比誘電率を示し、Ｗは導体パターン幅を示し、ｔは導体パターン厚を示し、ｈ_１，ｈ_２（＞ｈ_１）は絶縁層厚を示し、Ｗ_ｅは上記実効導体パターン幅を示し、Ｃ_６，Ｃ_７，Ｃ_８，Ｃ_９は、それぞれ、所定の係数である。

なお、上記係数Ｃ_６は、１．００×０．９〜１．００×１．１であり、上記係数Ｃ_７は、０．７０×０．９〜０．７０×１．１であり、上記係数Ｃ_８は、０．９０×０．９〜０．９０×１．１であり、上記係数Ｃ_９は、１．８０×０．９〜１．８０×１．１であることが望ましい。

本発明にかかるプリント配線基板製造方法においては、係数Ｃ_６，Ｃ_７，Ｃ_８，Ｃ_９を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインのシングルインピーダンスＺ_０ｓのシミュレーション値を算出することが可能となる。

さらにまた、ストリップラインの差動インピーダンスＺ_{ｄｉｆｆｓ}は、シングルインピーダンスＺ_０ｓを用いて算出することができ、上記シミュレーション工程では、下記一般式（７）を用いてシミュレーション値が算出される。

ただし、Ｘ_ｄｉｆｆは絶縁層厚をｈ_１としたときにおける差動インピーダンスを示し、Ｙ_ｄｉｆｆは絶縁層厚をｈ_２としたときにおける差動インピーダンスを示し、下記一般式（８）で表される。また、下記一般式（８）におけるＳは導体パターン間隔を示し、Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３は、それぞれ、所定の係数である。

ここで、上記係数Ｃ_１０は、０．６５×０．９〜０．６５×１．１であり、上記係数Ｃ_１１は、２．３０×０．９〜２．３０×１．１であり、上記係数Ｃ_１２は、０．３０×０．９〜０．３０×１．１であり、上記係数Ｃ_１３は、３．６０×０．９〜３．６０×１．１であることが望ましい。

本発明にかかるプリント配線基板製造方法においては、係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインの差動インピーダンスＺ_{ｄｉｆｆｓ}のシミュレーション値を算出することが可能となる。

また、上述した目的を達成する本発明にかかるプリント配線基板は、各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、上記マイクロストリップライン及び／又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、所定の絶縁層とを備え、上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであることを特徴としている。

このような本発明にかかるプリント配線基板は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値が算出された信号用導体が形成されていることにより、特性インピーダンスのシミュレーション値が実測値と極めて良好な一致を呈することができる。したがって、本発明にかかるプリント配線基板は、特性インピーダンスが正確に補償されたものとなる。

さらに、上述した目的を達成する本発明にかかる特性インピーダンス算出装置は、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えることを特徴としている。

さらにまた、上述した目的を達成する本発明にかかる特性インピーダンス算出方法は、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えることを特徴としている。

また、上述した目的を達成する本発明にかかる特性インピーダンス算出プログラムは、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えることを特徴としている。

このような本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、特性インピーダンスが正確に補償された高精度のプリント配線基板の極めて効率的な製造に寄与することができる。

本発明によれば、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明によれば、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。

以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。

この実施の形態は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板における特性インピーダンスを算出する新たな手法を提案するものである。特に、この新たな手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができるものである。

まず、シングルエンドのマイクロストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。

シングルエンドのマイクロストリップラインが形成されたプリント配線基板を図１に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる信号用導体１１が所定の絶縁層１２上に配置されてなるものである。ここで、基材比誘電率をε_ｒ、ボトムの導体パターン幅をＷ、導体パターン厚をｔ、絶縁層厚をｈとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインのシングルインピーダンスＺ_０ｍを、次式（１０）で表す。なお、次式（１０）におけるε_ｒｅは、次式（１１）で表される実効基材比誘電率を示し、Ｗ_ｅは、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈの関数として次式（１２）で表される実効導体パターン幅を示している。また、次式（１２）におけるＣ_１，Ｃ_２，Ｃ_３は、それぞれ、所定の係数である。

すなわち、新たに提案するマイクロストリップラインのシングルインピーダンスＺ_０ｍは、従来であれば導体パターン幅Ｗの関数で表されるところを、上式（１２）に示したように、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈをパラメータとするとともに、これらパラメータに対して所定の係数Ｃ_１，Ｃ_２，Ｃ_３を乗じて補正することによって表される実効導体パターン幅Ｗ_ｅの関数として表したことに特徴を有するものである。

ここで、上式（１２）に示す３つの係数Ｃ_１，Ｃ_２，Ｃ_３は、それぞれ、本件出願人が鋭意研究を重ねた結果、Ｗ／ｈ≧１である場合には、０．８８、２．５０、０．６０が実測値と極めて良好な一致を呈する最適値であり、Ｗ／ｈ＜１である場合には、０．９８、０．８３、１．００が実測値と極めて良好な一致を呈する最適値であることが見出された。

また、これら３つの係数Ｃ_１，Ｃ_２，Ｃ_３を、それぞれ、±１０％の範囲で変化させたとしても、シングルインピーダンスＺ_０ｍのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら３つの係数Ｃ_１，Ｃ_２，Ｃ_３は、それぞれ、Ｗ／ｈ≧１である場合には、０．８８×０．９〜０．８８×１．１（＝０．７９２〜０．９６８）、２．５０×０．９〜２．５０×１．１（＝２．２５〜２．７５）、０．６０×０．９〜０．６０×１．１（＝０．５４〜０．６６）であることが望ましく、Ｗ／ｈ＜１である場合には、０．９８×０．９〜０．９８×１．１（＝０．８８２〜１．０７８）、０．８３×０．９〜０．８３×１．１（＝０．７４７〜０．９１３）、１．００×０．９〜１．００×１．１（＝０．９〜１．１）であることが望ましい。さらに換言すれば、上式（１０）乃至上式（１２）を用いたシミュレーションにおいては、３つの係数Ｃ_１，Ｃ_２，Ｃ_３を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスＺ_０ｍのばらつきを求めることも可能となる。

つぎに、シングルエンドのストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。

ストリップラインは、例えば図２に示すように、当該ストリップラインを形成する所定のパターンからなる信号用導体２１が所定の絶縁層２２中に埋め込まれて配置されたものであるが、このストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する実験式は、信号用導体２１が絶縁層２２の厚さ方向における中央部に配置された場合についてのものが提案されているが、信号用導体２１が絶縁層２２の厚さ方向に対して非対称に配置された場合について良好な精度を呈するものは提案されていない。ここで提案する算出式は、信号用導体が絶縁層の厚さ方向に対して非対称に配置された場合についても適用可能となるように拡張したものである。

図２に示すシングルエンドのストリップラインが形成されたプリント配線基板において、基材比誘電率をε_ｒ、ボトムの導体パターン幅をＷ、導体パターン厚をｔとするとともに、信号用導体２１の上方向における絶縁層厚をｈ_１とし、信号用導体２１の下方向における絶縁層厚をｈ_２（＞ｈ_１）とする。このようなモデルからなるプリント配線基板において、ストリップラインのシングルインピーダンスＺ_０ｓを、次式（１３）で表す。ここで、次式（１３）におけるＸ_０は、絶縁層厚をｈ_１としたときにおけるシングルインピーダンスを示し、Ｙ_０は、絶縁層厚をｈ_２としたときにおけるシングルインピーダンスを示している。

そして、これらシングルインピーダンスＸ_０，Ｙ_０は、次式（１４）で表される。次式（１４）におけるＰは、次式（１５）で表されるパラメータである。また、次式（１５）におけるＷ_ｅは、次式（１６）で表される実効導体パターン幅を示し、次式（１６）におけるΔＷは、次式（１７）で表されるパラメータであり、次式（１７）におけるｍは、次式（１８）で表されるパラメータであり、次式（１８）におけるｘは、次式（１９）で表されるパラメータである。さらに、シングルインピーダンスＸ_０を算出するにあたっての次式（１５）、次式（１７）、及び次式（１９）におけるＨは、導体パターン厚ｔ、及び絶縁層厚ｈ_１の関数として次式（２０）で表されるパラメータであり、シングルインピーダンスＹ_０を算出するにあたっての次式（１５）、次式（１７）、及び次式（１９）におけるＨは、導体パターン厚ｔ、及び絶縁層厚ｈ_２の関数として次式（２１）で表されるパラメータである。さらにまた、次式（１６）におけるＣ_４、次式（１９）におけるＣ_５、次式（２０）におけるＣ_６、及び次式（２１）におけるＣ_７は、それぞれ、所定の係数である。

このように、ストリップラインのシングルインピーダンスＺ_０ｓについても、マイクロストリップラインのシングルインピーダンスＺ_０ｍと同様に、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ_１，ｈ_２をパラメータとするとともに、これらパラメータに対して４つの係数Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７を乗じて補正することによって表される実効導体パターン幅Ｗ_ｅの関数として表すことができる。

ここで、上式（１６）、及び上式（１９）乃至上式（２１）に示す４つの係数Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７は、それぞれ、本件出願人が鋭意研究を重ねた結果、１．００、０．７０、０．９０、１．８０が実測値と極めて良好な一致を呈する最適値であることが見出された。

また、これら４つの係数Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７を、それぞれ、±１０％の範囲で変化させたとしても、シングルインピーダンスＺ_０ｍの場合と同様に、シングルインピーダンスＺ_０ｓのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら４つの係数Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７は、それぞれ、１．００×０．９〜１．００×１．１（＝０．９〜１．１）、０．７０×０．９〜０．７０×１．１（＝０．６３〜０．７７）、０．９０×０．９〜０．９０×１．１（＝０．８１〜０．９９）、１．８０×０．９〜１．８０×１．１（＝１．６２〜１．９８）であることが望ましい。さらに換言すれば、上式（１３）乃至上式（２１）を用いたシミュレーションにおいては、４つの係数Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスＺ_０ｓのばらつきを求めることも可能となる。

このように、マイクロストリップライン及びストリップラインのシングルインピーダンスＺ_０ｍ，Ｚ_０ｓは、それぞれ、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ（ｈ_１，ｈ_２）をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Ｗ_ｅの関数として表すことにより、高精度に算出することができる。

つぎに、このようなマイクロストリップライン又はストリップラインのシングルインピーダンスＺ_０ｍ，Ｚ_０ｓに基づいて、２本のマイクロストリップライン又はストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。

差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの決定に影響を与えるパラメータを特定すべく、図３に示すように、ボトムの導体パターン幅がＷ、ボトムの導体パターン間隔がＳ、及び絶縁層厚がｈとされるマイクロストリップライン及びストリップラインを形成した４層貫通基板を用い、次表１及び次表２に示すように、各パラメータを変化させたときの差動インピーダンスの評価を行った。

まず、上表１に示すように、導体パターン幅Ｗを固定して、絶縁層厚ｈ及び導体パターン間隔Ｓをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスＺ_{ｄｉｆｆｍ}を実測すると、図４に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚ｈが大きくなるのにともない、導体パターン間隔Ｓに対する差動インピーダンスＺ_{ｄｉｆｆｍ}の傾きが大きくなる傾向がみられた。

また、同様に、導体パターン幅Ｗを固定して、絶縁層厚ｈ及び導体パターン間隔Ｓをパラメータとして変化させたときのストリップラインにおける差動インピーダンスＺ_{ｄｉｆｆｓ}を実測すると、図５に示すような結果が得られた。すなわち、差動インピーダンスＺ_{ｄｉｆｆｓ}は、導体パターン間隔Ｗが小さくなるのにともない、２本の信号用導体間の電磁的結合が強くなり、差動インピーダンスＺ_{ｄｉｆｆｓ}が小さくなる傾向がみられた。

これらの知見から、差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}は、導体パターン間隔Ｗが小さくなるほど２本の信号用導体間の電磁的結合が強くなることに起因して、その値が小さくなり、また、絶縁層厚ｈが大きくなるほど、その傾向が強くなることがわかる。

また、上表２に示すように、導体パターン幅Ｗ／導体パターン間隔Ｓを１：１に固定して、絶縁層厚ｈ及び導体パターン幅Ｗをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスＺ_{ｄｉｆｆｍ}を実測すると、図６に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚ｈが小さくなるのにともない、導体パターン幅Ｗに対する差動インピーダンスＺ_{ｄｉｆｆｍ}の傾きが大きくなる傾向がみられた。

また、同様に、導体パターン幅Ｗ／導体パターン間隔Ｓを１：１に固定して、絶縁層厚ｈ及び導体パターン幅Ｗをパラメータとして変化させたときのストリップラインにおける差動インピーダンスＺ_{ｄｉｆｆｓ}を実測すると、図７に示すような結果が得られた。すなわち、差動インピーダンスＺ_{ｄｉｆｆｓ}は、導体パターン幅Ｗが大きくなるのにともない、差動インピーダンスＺ_{ｄｉｆｆｓ}が小さくなる傾向がみられた。

これらの知見から、差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}は、シングルインピーダンスＺ_０ｍ，Ｚ_０ｓと同様に、導体パターン幅Ｗに応じてその値が変化し、また、絶縁層厚ｈが小さくなるほど、導体パターン幅Ｗの影響が強くなることがわかる。

ここで、「２本の信号用導体間の電磁的結合が強くなることに起因して差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}の値が小さくなる」ことは、「差動効果が大きくなる」ことを意味していると考えられる。そこで、差動効果を、シングルインピーダンスＺ_０と差動インピーダンスＺ_ｄｉｆｆとを用いて次式（２２）に示すように定義し、クロスセクションによる実測定値とされる導体パターン間隔Ｓに対する差動効果の関係を求めた。マイクロストリップラインにおける結果を図８に示し、ストリップラインにおける結果を図９に示す。

これら図８及び図９に示す結果から、いずれのケースでも、導体パターン間隔Ｓと絶縁層厚ｈとの間で相関値Ｒ^２が"０．９"以上の高い相関関係が成立し、差動効果は、導体パターン間隔Ｗの２乗に反比例し、また、絶縁層厚ｈが大きくなるほど、その値が大きくなる傾向がみられた。

以上の図４乃至図９に示した知見から、導体パターン間隔Ｓと絶縁層厚ｈとをパラメータとして、差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}の算出式の構築が可能であることがわかる。したがって、以下に示すように、シングルインピーダンスＺ_０、導体パターン間隔Ｓ、及び絶縁層厚ｈをパラメータとし、導体パターン間隔Ｓ及び絶縁層厚ｈによって構成される項に最適な係数を与えて補正することにより、高精度での差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}の算出式を提案することができる。

まず、２本のマイクロストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。

２本のマイクロストリップラインが形成されたプリント配線基板を図１０に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる２本の信号用導体３１_１，３１_２が所定の絶縁層３２上に配置されてなり、これら信号用導体３１_１，３１_２のそれぞれを介して差動信号を伝送するものである。ここで、基材比誘電率をε_ｒ、ボトムの導体パターン幅をＷ、ボトムの導体パターン間隔をＳ、導体パターン厚をｔ、絶縁層厚をｈとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}を、次式（２３）で表す。なお、次式（２３）におけるＺ_０ｍは、上式（１０）に示した算出式で表されるシングルインピーダンスである。また、次式（２３）におけるＣ_８，Ｃ_９は、それぞれ、所定の係数である。

すなわち、新たに提案するマイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}は、上式（１０）に示した算出式で表されるシングルインピーダンスＺ_０ｍを用いて容易に表すことができ、これにより、結果として、上式（１２）に示した実効導体パターン幅Ｗ_ｅの関数として表したものであり、さらに、導体パターン間隔Ｓ及び絶縁層厚ｈによって構成される項を所定の係数Ｃ_８，Ｃ_９を用いて補正したことに特徴を有するものである。

ここで、上式（２３）に示す２つの係数Ｃ_８，Ｃ_９は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、０．４６、０．８６が実測値と極めて良好な一致を呈する最適値であることが見出された。

また、これら２つの係数Ｃ_８，Ｃ_９を、それぞれ、±１０％の範囲で変化させたとしても、差動インピーダンスＺ_{ｄｉｆｆｍ}のばらつきは、±５％の範囲に収まることも確認している。すなわち、これら２つの係数Ｃ_８，Ｃ_９は、それぞれ、０．４６×０．９〜０．４６×１．１（＝０．４１４〜０．５０６）、０．８６×０．９〜０．８６×１．１（＝０．７７４〜０．９４６）であることが望ましい。さらに換言すれば、上式（２３）を用いたシミュレーションにおいては、２つの係数Ｃ_８，Ｃ_９を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスＺ_{ｄｉｆｆｍ}のばらつきを求めることも可能となる。

つぎに、２本のストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。

２本のストリップラインが形成されたプリント配線基板を図１１に示す。このプリント配線基板は、ストリップラインを形成する所定のパターンからなる２本の信号用導体４１_１，４１_２が所定の絶縁層４２中に埋め込まれて配置されてなるものである。ここで、基材比誘電率をε_ｒ、ボトムの導体パターン幅をＷ、ボトムの導体パターン間隔をＳ、導体パターン厚をｔとするとともに、信号用導体４１_１，４１_２の上方向における絶縁層厚をｈ_１とし、信号用導体４１_１，４１_２の下方向における絶縁層厚をｈ_２（＞ｈ_１）とする。このようなモデルからなるプリント配線基板において、ストリップラインの差動インピーダンスＺ_{ｄｉｆｆｓ}を、シングルインピーダンスＺ_０ｓと同様に、次式（２４）で表す。ここで、次式（２４）におけるＸ_ｄｉｆｆは、絶縁層厚をｈ_１としたときにおける差動インピーダンスを示し、Ｙ_ｄｉｆｆは、絶縁層厚をｈ_２としたときにおける差動インピーダンスを示しており、これらシングルインピーダンスＸ_ｄｉｆｆ，Ｙ_ｄｉｆｆは、上式（２３）と同様に、次式（２５）及び次式（２６）で表される。なお、次式（２５）及び次式（２６）におけるＺ_０ｓは、上式（１３）に示した算出式で表されるシングルインピーダンスである。また、次式（２５）におけるＣ_１０，Ｃ_１１、及び次式（２６）におけるＣ_１２，Ｃ_１３は、それぞれ、所定の係数である。

このように、ストリップラインの差動インピーダンスＺ_{ｄｉｆｆｓ}についても、上式（１３）に示した算出式で表されるシングルインピーダンスＺ_０ｓを用いて容易に表すことができ、マイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}と同様に、上式（１６）に示した実効導体パターン幅Ｗ_ｅの関数として表すことができ、この際、導体パターン間隔Ｓ及び絶縁層厚ｈ_１，ｈ_２によって構成される項を所定の係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３を用いて補正する。

ここで、上式（２５）及び上式（２６）に示す４つの係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、０．６５、２．３０、０．３０、３．６０が実測値と極めて良好な一致を呈する最適値であることが見出された。

また、これら４つの係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３を、それぞれ、±１０％の範囲で変化させたとしても、差動インピーダンスＺ_{ｄｉｆｆｍ}の場合と同様に、差動インピーダンスＺ_{ｄｉｆｆｓ}のばらつきは、±５％の範囲に収まることも確認している。すなわち、これら４つの係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３は、それぞれ、０．６５×０．９〜０．６５×１．１（＝０．５８５〜０．７１５）、２．３０×０．９〜２．３０×１．１（＝２．０７〜２．５３）、０．３０×０．９〜０．３０×１．１（＝０．２７〜０．３３）、３．６０×０．９〜３．６０×１．１（＝３．２４〜３．９６）であることが望ましい。さらに換言すれば、上式（２４）乃至上式（２６）を用いたシミュレーションにおいては、４つの係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスＺ_{ｄｉｆｆｓ}のばらつきを求めることも可能となる。

このように、マイクロストリップライン及びストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}は、それぞれ、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ（ｈ_１，ｈ_２）をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Ｗ_ｅの関数として表し、さらに、導体パターン間隔Ｓ及び絶縁層厚ｈ（ｈ_１，ｈ_２）によって構成される項を所定の係数を用いて補正することにより、高精度に算出することができる。

実際に、差動インピーダンスＺ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ}の算出式を用いたシミュレーション値と実測値とを比較すると、図１２及び図１３に示すような結果が得られた。なお、図１２は、係数Ｃ_８，Ｃ_９を、それぞれ、０．４６、０．８６としたときにおけるマイクロストリップラインについての結果を示し、図１３は、係数Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３を、それぞれ、０．６５、２．３０、０．３０、３．６０としたときにおけるストリップラインについての結果を示している。このように、新たに提案する算出式を用いて算出されたシミュレーション値は、マイクロストリップライン及びストリップラインの両者とも、広い範囲にわたって実測値と極めて良好な一致を呈する、という結果を得ることができ、新たに提案する算出式の整合性が確認された。

さて、このような特性インピーダンスの算出式を用いてプリント配線基板を製造する際には、図１４に示す一連の製造プロセスを経ればよい。

すなわち、プリント配線基板を製造する際の製造プロセスにおいては、同図に示すように、ステップＳ１において、コンピュータを用いたシミュレーションに基づく導体パターン設計を行う。具体的には、このシミュレーションは、マイクロストリップライン及び／又はストリップラインを用いて任意に設計した導体パターンを示すデータの他、例えば基板材料の誘電率や基板の大きさといった他の要素に関するデータをコンピュータにおける所定のデータ取り込み手段を介して取り込み、上式（１０）乃至上式（２１）及び上式（２３）乃至上式（２６）を用いて特性インピーダンスを算出する所定のプログラムを、算出手段である図示しないＣＰＵ（Central Processing Unit）の制御のもとに実行することによって行われる。

なお、ここで用いるシミュレーションの手法としては、例えば、有限要素法、有限差分時間領域（Finite Difference Time Domain；ＦＤＴＤ）法、境界要素法、モーメント法、伝送線路（Transmission Line Modeling；ＴＬＭ）法等を挙げることができ、これらの中から適宜選定して実施すればよい。これらの各手法のうち、３次元解析が可能であることや、広い周波数帯域を短時間で解析できること等の理由により、ＴＬＭ法が最適である。

続いて、製造プロセスにおいては、ステップＳ２において、シミュレーション結果に基づいて、実際に導体パターンを形成したプリント配線基板を製造する。具体的には、製造プロセスにおいては、例えば、所定の基材の両面に銅箔が貼着された両面基板を用意し、ステップＳ１にて設計した導体パターンにしたがって銅箔をパターニングして導体パターンを形成する。銅箔のパターニングは、通常のフォトリソ技術によって行うことができる。すなわち、銅箔のパターニングは、銅箔上にフォトレジスト層を形成し、このフォトレジスト層を露光、現像してパターニングすることによってレジストパターンを形成した後、このレジストパターンをマスクとして銅箔をエッチングすることによって行うことができる。エッチングは、例えばウェットエッチングによって行うことができる。なお、このプリント配線基板の製造工程においては、導体パターンの形成の他、その他各種電子部品の実装等もあわせて行うとともに、特性インピーダンスを実測するためのテストクーポンも形成する。

続いて、製造プロセスにおいては、ステップＳ３において、ステップＳ２にて製造されたプリント配線基板に設けられたテストクーポンを用いて特性インピーダンスを実測する。

そして、製造プロセスにおいては、ステップＳ４において、ステップＳ１にて算出した特性インピーダンスのシミュレーション値と、ステップＳ３にて実測した特性インピーダンスの実測値とを比較する。この結果、製造プロセスにおいては、特性インピーダンスのシミュレーション値と実測値とが一致していないものと判定された場合には、ステップＳ２におけるプリント配線基板の製造工程を繰り返し、形成した信号用導体の導体パターン幅等の調整を行い、特性インピーダンスの合わせ込みを行う。なお、製造プロセスにおいては、ステップＳ１にて、広い範囲にわたって実測値と極めて良好な整合性を有する算出式を用いて特性インピーダンスを算出していることから、このステップＳ４における比較の結果、再度ステップＳ２におけるプリント配線基板の製造工程を繰り返す回数を従来に比べ大幅に削減することが可能となる。

以上説明したように、本発明の実施の形態として新たに提案したプリント配線基板における特性インピーダンスの算出手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができる。したがって、この手法を用いることにより、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。

このように、新たに提案する手法は、算出式を用いて算出される特性インピーダンスが実測値と極めて良好な一致を呈することから、この算出式を用いることにより、各種回路の特性インピーダンスに関連する様々な評価を高精度に行うことを可能とするものであり、各種電子機器の開発にあたって極めて有用な指針を与えるものである。

なお、本発明は、上述した実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。 本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。 差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの評価を行うために用いたマイクロストリップライン及びストリップラインを形成した４層貫通基板の断面図である。 図３に示す４層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。 図３に示す４層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。 図３に示す４層貫通基板において、導体パターン幅／導体パターン間隔を１：１に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。 図３に示す４層貫通基板において、導体パターン幅／導体パターン間隔を１：１に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。 図３に示す４層貫通基板において、マイクロストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。 図３に示す４層貫通基板において、ストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。 本発明の実施の形態として示すプリント配線基板の例示として、２本のマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。 本発明の実施の形態として示すプリント配線基板の例示として、２本のストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。 マイクロストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。 ストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。 新たに提案する特性インピーダンスの算出式を用いてプリント配線基板を製造する際の一連の製造プロセスを説明するフローチャートである。

符号の説明

１１，２１，３１_１，３１_２，４１_１，４１_２ 信号用導体
１２，２２，３２，４２ 絶縁層
Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４，Ｃ_５，Ｃ_６，Ｃ_７，Ｃ_８，Ｃ_９，Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３ 係数
ｈ，ｈ_１，ｈ_２ 絶縁層厚
Ｈ，ｍ，Ｐ，ｘ，ΔＷ パラメータ
Ｓ 導体パターン間隔
ｔ 導体パターン厚
Ｗ 導体パターン幅
Ｗ_ｅ 実効導体パターン幅
Ｘ_０，Ｙ_０，Ｚ_０，Ｚ_０ｍ，Ｚ_０ｓ シングルインピーダンス
Ｘ_ｄｉｆｆ，Ｙ_ｄｉｆｆ，Ｚ_ｄｉｆｆ，Ｚ_{ｄｉｆｆｍ}，Ｚ_{ｄｉｆｆｓ} 差動インピーダンス
ε_ｒ 基材比誘電率
ε_ｒｅ 実効基材比誘電率

Claims (13)

1. 各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、
   コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、
   上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、
   上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、
   上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、
   上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されること
   を特徴とするプリント配線基板製造方法。
2. 上記シミュレーション工程では、下記一般式（１）を用いて、マイクロストリップラインのシングルインピーダンスＺ_０ｍの上記シミュレーション値が算出されること
   を特徴とする請求項１記載のプリント配線基板製造方法。
   

   

   ただし、Ｗは導体パターン幅を示し、ｈは絶縁層厚を示し、ε_ｒｅは下記一般式（２）で表される実効基材比誘電率を示し、Ｗ_ｅは下記一般式（３）で表される上記実効導体パターン幅を示し、下記一般式（２）におけるε_ｒは基材比誘電率を示し、下記一般式（３）におけるｔは導体パターン厚を示し、Ｃ_１，Ｃ_２，Ｃ_３は、それぞれ、所定の係数である。
   

   

   
3. 上記係数Ｃ_１は、上記導体パターン幅と上記絶縁層厚との比Ｗ／ｈが１以上である場合には、０．８８×０．９〜０．８８×１．１であり、Ｗ／ｈが１未満である場合には、０．９８×０．９〜０．９８×１．１であり、
   上記係数Ｃ_２は、Ｗ／ｈが１以上である場合には、２．５０×０．９〜２．５０×１．１であり、Ｗ／ｈが１未満である場合には、０．８３×０．９〜０．８３×１．１であり、
   上記係数Ｃ_３は、Ｗ／ｈが１以上である場合には、０．６０×０．９〜０．６０×１．１であり、Ｗ／ｈが１未満である場合には、１．００×０．９〜１．００×１．１であること
   を特徴とする請求項２記載のプリント配線基板製造方法。
4. 上記シミュレーション工程では、下記一般式（４）を用いて、マイクロストリップラインの差動インピーダンスＺ_{ｄｉｆｆｍ}の上記シミュレーション値が算出されること
   を特徴とする請求項２記載のプリント配線基板製造方法。
   

   

   ただし、Ｓは導体パターン間隔を示し、Ｃ_４，Ｃ_５は、それぞれ、所定の係数である。
5. 上記係数Ｃ_４は、０．４６×０．９〜０．４６×１．１であり、
   上記係数Ｃ_５は、０．８６×０．９〜０．８６×１．１であること
   を特徴とする請求項４記載のプリント配線基板製造方法。
6. 上記シミュレーション工程では、下記一般式（５）を用いて、ストリップラインのシングルインピーダンスＺ_０ｓの上記シミュレーション値が算出されること
   を特徴とする請求項１記載のプリント配線基板製造方法。
   

   

   ただし、Ｘ_０は絶縁層厚をｈ_１としたときにおけるシングルインピーダンスを示し、Ｙ_０は絶縁層厚をｈ_２としたときにおけるシングルインピーダンスを示し、下記一般式（６）で表される。また、下記一般式（６）におけるε_ｒは基材比誘電率を示し、Ｗは導体パターン幅を示し、ｔは導体パターン厚を示し、ｈ_１，ｈ_２（＞ｈ_１）は絶縁層厚を示し、Ｗ_ｅは上記実効導体パターン幅を示し、Ｃ_６，Ｃ_７，Ｃ_８，Ｃ_９は、それぞれ、所定の係数である。
   

   
7. 上記係数Ｃ_６は、１．００×０．９〜１．００×１．１であり、
   上記係数Ｃ_７は、０．７０×０．９〜０．７０×１．１であり、
   上記係数Ｃ_８は、０．９０×０．９〜０．９０×１．１であり、
   上記係数Ｃ_９は、１．８０×０．９〜１．８０×１．１であること
   を特徴とする請求項６記載のプリント配線基板製造方法。
8. 上記シミュレーション工程では、下記一般式（７）を用いて、ストリップラインの差動インピーダンスＺ_{ｄｉｆｆｓ}の上記シミュレーション値が算出されること
   を特徴とする請求項６記載のプリント配線基板製造方法。
   

   

   ただし、Ｘ_ｄｉｆｆは絶縁層厚をｈ_１としたときにおける差動インピーダンスを示し、Ｙ_ｄｉｆｆは絶縁層厚をｈ_２としたときにおける差動インピーダンスを示し、下記一般式（８）で表される。また、下記一般式（８）におけるＳは導体パターン間隔を示し、Ｃ_１０，Ｃ_１１，Ｃ_１２，Ｃ_１３は、それぞれ、所定の係数である。
   

   
9. 上記係数Ｃ_１０は、０．６５×０．９〜０．６５×１．１であり、
   上記係数Ｃ_１１は、２．３０×０．９〜２．３０×１．１であり、
   上記係数Ｃ_１２は、０．３０×０．９〜０．３０×１．１であり、
   上記係数Ｃ_１３は、３．６０×０．９〜３．６０×１．１であること
   を特徴とする請求項８記載のプリント配線基板製造方法。
10. 各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、
    上記マイクロストリップライン及び／又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、
    所定の絶縁層とを備え、
    上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、
    上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであること
    を特徴とするプリント配線基板。
11. マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、
    上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、
    少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えること
    を特徴とする特性インピーダンス算出装置。
12. マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、
    上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、
    少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えること
    を特徴とする特性インピーダンス算出方法。
13. マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、
    上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、
    少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えること
    を特徴とする特性インピーダンス算出プログラム。

Images