JP4133600B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4133600B2 JP4133600B2 JP2003160211A JP2003160211A JP4133600B2 JP 4133600 B2 JP4133600 B2 JP 4133600B2 JP 2003160211 A JP2003160211 A JP 2003160211A JP 2003160211 A JP2003160211 A JP 2003160211A JP 4133600 B2 JP4133600 B2 JP 4133600B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- gate
- belonging
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置に係わる。
【０００２】
【従来の技術】
従来より、大電流を制御する半導体装置（パワー半導体デバイス）を実現するための構成として、複数の半導体素子（例えば、ＭＯＳトランジスタ）を電気的に並列に接続したものが知られている。
【０００３】
この種の半導体装置では、例えば、各半導体素子の表面にソース領域およびゲート領域が形成されるとともに、その裏面にドレイン領域が形成されている。そして、導電性の基板上に各半導体素子を適切に配置することにより、それら複数の半導体素子のドレイン領域が互いに電気的に接続される。また、各半導体素子のソース領域およびゲート領域は、それぞれ、ボンディングワイヤを介してソース電極およびゲート電極に接続される。このとき、各半導体素子のゲート領域とゲート電極との間は、通常、それぞれ、１本のボンディングワイヤで接続されており、各半導体素子のソース領域とソース電極との間は、それぞれ、１または複数本のボンディングワイヤで接続されている（例えば、特許文献１参照。）。
【０００４】
また、半導体装置の製造工程において、ワイヤボンディングは、比較的手間のかかる作業であり、簡略化したいという要求が強い。そして、ワイヤボンディング工程の簡略化に寄与すると考えられる技術としては、１本のワイヤを引き回しながら、順次、所定のパッドや電極にボンディングしていく手法が知られている（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開２００２−３７３９７０号公報（図２、５〜６ページ）
【０００６】
【特許文献２】
特開平７−５８２７２号公報（図１、図６、段落００１４）
【０００７】
【発明が解決しようとする課題】
ところで、半導体装置の小型化は、その特性の向上や製造工程の簡略化と並んで、重要な課題のひとつである。そして、この課題は、上述のような複数の半導体素子を備える半導体装置においても同様である。
【０００８】
しかし、従来の半導体装置においては、その小型化という観点から見ると、ボンディングワイヤの構成または配線パターンが最適化されているとは言えなかった。また、半導体装置の小型化を図る場合であっても、製造工程を複雑にすることは回避しなければならず、製造工程の簡略化は達成されるべき課題である。
【０００９】
本発明の目的は、複数の半導体素子を備える半導体装置の小型化を図ることである。また、本発明の他の課題は、半導体装置の製造工程の簡略化を図ることである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、上記複数の半導体素子は、それぞれ、その表面に制御信号用パッドが形成されており、上記複数の半導体素子のなかの第１の半導体素子の制御信号用パッドは、ボンディングワイヤにより、上記複数の半導体素子のなかの第２の半導体素子の制御信号用パッドを介して制御信号用電極に接続される。
【００１１】
この半導体装置においては、第２の半導体素子は、ボンディングワイヤにより制御信号用電極に直接的に接続される。一方、第１の半導体素子は、第２の半導体素子を介して制御信号用電極に接続されるので、第１の半導体素子と制御信号用電極とを直接的に接続するボンディングワイヤは存在しない。よって、制御信号用電極から引き出されるボンディングワイヤの本数が少なくなり、半導体装置全体の小型化および製造工程の簡略化が実現される。
【００１２】
本発明の他の態様の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、上記複数の半導体素子は、それぞれ、その表面に電極パッドが形成されており、上記複数の半導体素子のなかの第１の半導体素子の電極パッドは、ボンディングワイヤにより、上記複数の半導体素子のなかの第２の半導体素子の電極パッドを介して当該半導体装置の電極に接続される。このように、本発明は、各半導体素子の制御信号用パッドと制御信号用電極との間を接続するボンディングワイヤに限定されるものではない。
【００１３】
本発明のさらに他の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、直線的に伸びるゲート電極と、複数の半導体素子を含み、上記ゲート電極に隣接して且つ平行に設けられた第１の半導体素子列と、上記第１の半導体素子列に属する半導体素子と同数の半導体素子を含み、その第１の半導体素子列に隣接して且つ平行に設けられた第２の半導体素子列と、上記第１および第２の半導体素子列をまたいで上記ゲート電極に平行に直線的に伸びるソース電極と、上記第１および第２の半導体素子列に対して上記ゲート電極と同じ側においてそのゲート電極に平行に直線的に伸びる補助ソース電極と、を有する。
そして、上記第１および第２の半導体素子列に属する半導体素子は、それぞれ、その表面にゲート用パッドおよびソース用パッドが形成されており、上記第２の半導体素子列に属する各半導体素子のゲート用パッドは、それぞれ１本のゲート用ボンディングワイヤにより、上記第１の半導体素子列に属する対応する半導体素子のゲート用パッドを介して、上記ゲート電極に接続され、上記各１本のゲート用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ゲート電極、上記第１の半導体素子列に属する半導体素子、上記第２の半導体素子列に属する半導体素子を接続し、上記第１の半導体素子列に属する各半導体素子のソース用パッドは、それぞれソース用ボンディングワイヤにより、上記第２の半導体素子列に属する対応する半導体素子のソース用パッドを介して、上記ソース電極に接続され、上記各ソース用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ソース電極、上記第２の半導体素子列に属する半導体素子、上記第１の半導体素子列に属する半導体素子を接続し、上記各半導体素子のソース用パッドは、それぞれ、補助ボンディングワイヤで上記補助ソース電極に接続される。
【００１４】
この半導体装置においては、その小型化および製造工程の簡略化が図れると共に、半導体素子間のばらつきを抑制できる。
【００１５】
【発明の実施の形態】
まず、本発明の実施形態の半導体装置について説明する前に、従来の半導体装置の構成を説明する。
図１は、従来の半導体装置の内部構造を示す図である。ここで、この半導体装置は、複数の半導体素子１ａ〜１ｆを含んでいる。そして、半導体素子１ａ〜１ｆは、導電性の基板２の上面において列状に並べられて配置されている。すなわち、半導体素子１ａ〜１ｃは第１の半導体素子列を構成し、半導体素子１ｄ〜１ｆは第２の半導体素子列を構成している。なお、第１および第２の半導体素子列は、互いに平行に形成されている。
【００１６】
各半導体素子１ａ〜１ｆは、ここでは、それぞれＭＯＳトランジスタであり、その裏面にドレイン領域が形成されている。また、基板２は、ドレイン電極として使用される。したがって、各半導体素子１ａ〜１ｆの裏面をそれぞれ基板２に接触させることにより、各半導体素子１ａ〜１ｆのドレインがそれぞれドレイン電極に接続されることになる。
【００１７】
各半導体素子１ａ〜１ｆの表面には、それぞれ、電極パッド（制御信号用パッドとしてのゲート用パッド、及び主電流用パッドとしてのソース用パッド）が形成されている。また、この半導体装置の端部には、制御信号用電極としてのゲート電極３が設けられている。そして、各半導体素子１ａ〜１ｆのゲート用パッドとゲート電極３との間は、それぞれ、ボンディングワイヤ４により接続されている。
【００１８】
なお、各半導体素子１ａ〜１ｆのソース用パッドは、それぞれ、ボンディングワイヤにより主電流用電極としてのソース電極に接続されるが、ここでは、図面を見やすくするために省略している。
このように、従来の半導体装置においては、各半導体素子１ａ〜１ｆのゲート用パッドとゲート電極３との間が、それぞれ、ボンディングワイヤ４により接続されていた。このため、図１に示すような６個の半導体素子１ａ〜１ｆを有する半導体装置においては、それら各半導体素子１ａ〜１ｆのそれぞれにゲート信号を入力するためには、６本のボンディングワイヤが必要であった。そして、この場合、これらのボンディングワイヤをパッドまたは電極にボンディングする作業は、合計１２回必要になる。さらに、第１の半導体素子列とゲート電極３との間の領域には、ゲート信号を入力するためのボンディングワイヤが６本存在することになる。そして、特に、図１に示す半導体装置では、複数の半導体素子列が形成されており、複数の半導体素子（例えば、半導体素子１ａ、１ｄ）がゲート電極３から見て同一方向に重なるように配置されているので、それらの半導体素子に接続されるボンディングワイヤ同士が重なりやすくなっている。このため、ボンディングワイヤの密集を回避するためには、スペース的にマージンを持たせる必要があるので、半導体装置全体としての小型化が困難になる。
【００１９】
図２は、本発明の実施形態の半導体装置の内部構造を示す図である。なお、実施形態の半導体装置における半導体素子１ａ〜１ｆの配置、ゲート電極３の位置などは、基本的に、図１に示した従来の半導体装置と同じである。
実施形態の半導体装置においては、第１の半導体素子列に属する半導体素子１ａ〜１ｃのゲート用パッドとゲート電極３との間は、それぞれ、ボンディングワイヤ５ａ〜５ｃにより接続されている。そして、これらのボンディングワイヤ５ａ〜５ｃは、それぞれ半導体素子１ａ〜１ｃのゲート用パッドからさらに引き出されて、第２の半導体素子列に属する半導体素子１ｄ〜１ｆのゲート用パッドに接続されている。すなわち、第２の半導体素子列に属する半導体素子１ｄ〜１ｆ（「第１の半導体素子」に相当する）のゲート用パッドは、それぞれ、ボンディングワイヤ５ａ〜５ｃにより、第１の半導体素子列の対応する半導体素子１ａ〜１ｃ（「第２の半導体素子」に相当する）のゲート用パッドを介して、ゲート電極に接続されている。
【００２０】
このように、実施形態の半導体装置においては、ゲート電極３から見て同一方向に重なるように配置されている複数の半導体素子（例えば、半導体素子１ａ、１ｄ）が、１本のボンディングワイヤにより芋づる式に接続されている。このため、ゲート電極３と第１の半導体素子列に属する半導体素子１ａ〜１ｃとの間にはボンディングワイヤ５ａ〜５ｃが存在するが、ゲート電極３と第２の半導体素子列に属する半導体素子１ｄ〜１ｆとの間を直接的に接続するボンディングワイヤは存在しない。すなわち、各半導体素子列にそれぞれ半導体素子が３個ずつ配置された半導体装置においては、第１の半導体素子列とゲート電極３との間の領域には、ゲート信号を入力するためのボンディングワイヤは３本しか存在しないことになる。このため、実施形態の半導体装置においては、図１に示した従来の構成と比較して、その領域におけるボンディングワイヤの密集度が低くなり、スペース的なマージンを小さくできるので、半導体装置全体として小型化を図ることができる。
【００２１】
また、実施形態の半導体装置においては、ゲート電極３、第１の半導体素子列に属する任意の半導体素子、第２の半導体素子列に属する対応する半導体素子が１本のボンディングワイヤで接続される。例えば、ゲート電極３、半導体素子１ａ、半導体素子１ｄは、１本のボンディングワイヤ５ａにより接続されている。そして、このとき、このボンディングワイヤ１本当たりのボンディング処理の回数は、３回である。よって、図２に示す実施形態の半導体装置においては、ゲート信号を入力するためのボンディングワイヤ５ａ〜５ｃに係わるボンディング処理の合計回数は９回となり、図１を参照しながら説明した従来のものと比べて削減されている。したがって、実施形態の半導体装置においては、その製造工程が簡略化され、製造設備の負荷が軽くなる。
【００２２】
さらに、ゲート電極３、第１の半導体素子列に属する半導体素子、第２の半導体素子列に属する半導体素子を接続するボンディングワイヤ５ａ〜５ｃは、それぞれ、ほぼ直線的に伸びるようにボンディングされている。したがって、この構成も、ボンディング処理の簡略化に寄与する。
【００２３】
図３は、実施形態の半導体装置の内部を上方から見た図である。ここで、半導体素子１ａ〜１ｆ、基板２、ゲート電極３、ボンディングワイヤ５ａ〜５ｃは、図１または図２を参照しながら説明した通りである。
各半導体素子１ａ〜１ｆの上面には、それぞれゲート用パッド６およびソース用パッド７が形成されている。また、ゲート電極３が設けられている端部と反対側の端部には、ソース電極８が設けられている。そして、第１の半導体素子列に属する半導体素子１ａおよび第２の半導体素子列に属する半導体素子１ｄの各ゲート用パッド６が、１本のボンディングワイヤ５ａによりゲート電極３に接続されている。同様に、半導体素子１ｂおよび半導体素子１ｅの各ゲート用パッド６が１本のボンディングワイヤ５ｂによりゲート電極３に接続され、半導体素子１ｃおよび半導体素子１ｆの各ゲート用パッド６が１本のボンディングワイヤ５ｃによりゲート電極３に接続されている。さらに、各半導体素子１ａ〜１ｆのソース用パッド７は、それぞれ、複数のボンディングワイヤによりソース電極８に接続されている。
【００２４】
図４は、本発明の他の態様の半導体装置の内部を上方から見た図である。この半導体装置は、図３に示す半導体装置をベースとし、さらに補助ソース電極９を備えている。そして、各半導体素子１ａ〜１ｆのソース用パッド７は、それぞれボンディングワイヤにより補助ソース電極９にも接続されている。なお、補助ソース電極９は、半導体素子１ａ〜１ｆの動作ばらつきを抑制するために設けられている。
【００２５】
なお、上述の実施例では、ゲート電極３から引き出されたボンディングワイヤが複数の半導体素子のゲート用パッド６を芋づる式に接続しているが、本発明はこの構成に限定されるものではない。すなわち、本発明は、ソース電極８から引き出されたボンディングワイヤが複数の半導体素子のソース用パッド７を芋づる式に接続する構成にも適用可能である。ただし、主電流経路の配線を芋づる式に接続する場合には、半導体素子間の動作ばらつき等について十分な配慮が必要である。
【００２６】
また、上述の実施例では、互いに並列に接続された半導体素子がＭＯＳトランジスタであるものとして説明したが、本発明はこれに限定されるものではなく、他の半導体素子（例えば、静電誘導型トランジスタ、ＩＧＢＴ、バイポーラトランジスタなど）であってもよい。
【００２７】
さらに、上述の実施例では、第１および第２の半導体素子列上に半導体素子が配置されているが、本発明は、ゲート電極に平行な３以上の半導体素子列上に半導体素子が配置される半導体装置にも適用可能である。
【００２８】
【発明の効果】
本発明によれば、複数の半導体素子を備える半導体装置において、ボンディングワイヤの本数が少なくなるので、装置の小型化が図れるとともに、製造工程の簡略化も図れる。
【図面の簡単な説明】
【図１】従来の半導体装置の内部構造を示す斜視図である。
【図２】本発明の実施形態の半導体装置の内部構造を示す斜視図である。
【図３】本発明の実施形態の半導体装置の内部を上方から見た図である。
【図４】本発明の他の態様の半導体装置の内部を上方から見た図である。
【符号の説明】
１ａ〜１ｆ 半導体素子
２ 基板
３ ゲート電極
４ ボンディングワイヤ
５ａ〜５ｃ ボンディングワイヤ
６ ゲート用パッド
７ ソース用パッド
８ ソース電極
９ 補助ソース電極
【発明の属する技術分野】
本発明は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置に係わる。
【０００２】
【従来の技術】
従来より、大電流を制御する半導体装置（パワー半導体デバイス）を実現するための構成として、複数の半導体素子（例えば、ＭＯＳトランジスタ）を電気的に並列に接続したものが知られている。
【０００３】
この種の半導体装置では、例えば、各半導体素子の表面にソース領域およびゲート領域が形成されるとともに、その裏面にドレイン領域が形成されている。そして、導電性の基板上に各半導体素子を適切に配置することにより、それら複数の半導体素子のドレイン領域が互いに電気的に接続される。また、各半導体素子のソース領域およびゲート領域は、それぞれ、ボンディングワイヤを介してソース電極およびゲート電極に接続される。このとき、各半導体素子のゲート領域とゲート電極との間は、通常、それぞれ、１本のボンディングワイヤで接続されており、各半導体素子のソース領域とソース電極との間は、それぞれ、１または複数本のボンディングワイヤで接続されている（例えば、特許文献１参照。）。
【０００４】
また、半導体装置の製造工程において、ワイヤボンディングは、比較的手間のかかる作業であり、簡略化したいという要求が強い。そして、ワイヤボンディング工程の簡略化に寄与すると考えられる技術としては、１本のワイヤを引き回しながら、順次、所定のパッドや電極にボンディングしていく手法が知られている（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開２００２−３７３９７０号公報（図２、５〜６ページ）
【０００６】
【特許文献２】
特開平７−５８２７２号公報（図１、図６、段落００１４）
【０００７】
【発明が解決しようとする課題】
ところで、半導体装置の小型化は、その特性の向上や製造工程の簡略化と並んで、重要な課題のひとつである。そして、この課題は、上述のような複数の半導体素子を備える半導体装置においても同様である。
【０００８】
しかし、従来の半導体装置においては、その小型化という観点から見ると、ボンディングワイヤの構成または配線パターンが最適化されているとは言えなかった。また、半導体装置の小型化を図る場合であっても、製造工程を複雑にすることは回避しなければならず、製造工程の簡略化は達成されるべき課題である。
【０００９】
本発明の目的は、複数の半導体素子を備える半導体装置の小型化を図ることである。また、本発明の他の課題は、半導体装置の製造工程の簡略化を図ることである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、上記複数の半導体素子は、それぞれ、その表面に制御信号用パッドが形成されており、上記複数の半導体素子のなかの第１の半導体素子の制御信号用パッドは、ボンディングワイヤにより、上記複数の半導体素子のなかの第２の半導体素子の制御信号用パッドを介して制御信号用電極に接続される。
【００１１】
この半導体装置においては、第２の半導体素子は、ボンディングワイヤにより制御信号用電極に直接的に接続される。一方、第１の半導体素子は、第２の半導体素子を介して制御信号用電極に接続されるので、第１の半導体素子と制御信号用電極とを直接的に接続するボンディングワイヤは存在しない。よって、制御信号用電極から引き出されるボンディングワイヤの本数が少なくなり、半導体装置全体の小型化および製造工程の簡略化が実現される。
【００１２】
本発明の他の態様の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、上記複数の半導体素子は、それぞれ、その表面に電極パッドが形成されており、上記複数の半導体素子のなかの第１の半導体素子の電極パッドは、ボンディングワイヤにより、上記複数の半導体素子のなかの第２の半導体素子の電極パッドを介して当該半導体装置の電極に接続される。このように、本発明は、各半導体素子の制御信号用パッドと制御信号用電極との間を接続するボンディングワイヤに限定されるものではない。
【００１３】
本発明のさらに他の半導体装置は、互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、直線的に伸びるゲート電極と、複数の半導体素子を含み、上記ゲート電極に隣接して且つ平行に設けられた第１の半導体素子列と、上記第１の半導体素子列に属する半導体素子と同数の半導体素子を含み、その第１の半導体素子列に隣接して且つ平行に設けられた第２の半導体素子列と、上記第１および第２の半導体素子列をまたいで上記ゲート電極に平行に直線的に伸びるソース電極と、上記第１および第２の半導体素子列に対して上記ゲート電極と同じ側においてそのゲート電極に平行に直線的に伸びる補助ソース電極と、を有する。
そして、上記第１および第２の半導体素子列に属する半導体素子は、それぞれ、その表面にゲート用パッドおよびソース用パッドが形成されており、上記第２の半導体素子列に属する各半導体素子のゲート用パッドは、それぞれ１本のゲート用ボンディングワイヤにより、上記第１の半導体素子列に属する対応する半導体素子のゲート用パッドを介して、上記ゲート電極に接続され、上記各１本のゲート用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ゲート電極、上記第１の半導体素子列に属する半導体素子、上記第２の半導体素子列に属する半導体素子を接続し、上記第１の半導体素子列に属する各半導体素子のソース用パッドは、それぞれソース用ボンディングワイヤにより、上記第２の半導体素子列に属する対応する半導体素子のソース用パッドを介して、上記ソース電極に接続され、上記各ソース用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ソース電極、上記第２の半導体素子列に属する半導体素子、上記第１の半導体素子列に属する半導体素子を接続し、上記各半導体素子のソース用パッドは、それぞれ、補助ボンディングワイヤで上記補助ソース電極に接続される。
【００１４】
この半導体装置においては、その小型化および製造工程の簡略化が図れると共に、半導体素子間のばらつきを抑制できる。
【００１５】
【発明の実施の形態】
まず、本発明の実施形態の半導体装置について説明する前に、従来の半導体装置の構成を説明する。
図１は、従来の半導体装置の内部構造を示す図である。ここで、この半導体装置は、複数の半導体素子１ａ〜１ｆを含んでいる。そして、半導体素子１ａ〜１ｆは、導電性の基板２の上面において列状に並べられて配置されている。すなわち、半導体素子１ａ〜１ｃは第１の半導体素子列を構成し、半導体素子１ｄ〜１ｆは第２の半導体素子列を構成している。なお、第１および第２の半導体素子列は、互いに平行に形成されている。
【００１６】
各半導体素子１ａ〜１ｆは、ここでは、それぞれＭＯＳトランジスタであり、その裏面にドレイン領域が形成されている。また、基板２は、ドレイン電極として使用される。したがって、各半導体素子１ａ〜１ｆの裏面をそれぞれ基板２に接触させることにより、各半導体素子１ａ〜１ｆのドレインがそれぞれドレイン電極に接続されることになる。
【００１７】
各半導体素子１ａ〜１ｆの表面には、それぞれ、電極パッド（制御信号用パッドとしてのゲート用パッド、及び主電流用パッドとしてのソース用パッド）が形成されている。また、この半導体装置の端部には、制御信号用電極としてのゲート電極３が設けられている。そして、各半導体素子１ａ〜１ｆのゲート用パッドとゲート電極３との間は、それぞれ、ボンディングワイヤ４により接続されている。
【００１８】
なお、各半導体素子１ａ〜１ｆのソース用パッドは、それぞれ、ボンディングワイヤにより主電流用電極としてのソース電極に接続されるが、ここでは、図面を見やすくするために省略している。
このように、従来の半導体装置においては、各半導体素子１ａ〜１ｆのゲート用パッドとゲート電極３との間が、それぞれ、ボンディングワイヤ４により接続されていた。このため、図１に示すような６個の半導体素子１ａ〜１ｆを有する半導体装置においては、それら各半導体素子１ａ〜１ｆのそれぞれにゲート信号を入力するためには、６本のボンディングワイヤが必要であった。そして、この場合、これらのボンディングワイヤをパッドまたは電極にボンディングする作業は、合計１２回必要になる。さらに、第１の半導体素子列とゲート電極３との間の領域には、ゲート信号を入力するためのボンディングワイヤが６本存在することになる。そして、特に、図１に示す半導体装置では、複数の半導体素子列が形成されており、複数の半導体素子（例えば、半導体素子１ａ、１ｄ）がゲート電極３から見て同一方向に重なるように配置されているので、それらの半導体素子に接続されるボンディングワイヤ同士が重なりやすくなっている。このため、ボンディングワイヤの密集を回避するためには、スペース的にマージンを持たせる必要があるので、半導体装置全体としての小型化が困難になる。
【００１９】
図２は、本発明の実施形態の半導体装置の内部構造を示す図である。なお、実施形態の半導体装置における半導体素子１ａ〜１ｆの配置、ゲート電極３の位置などは、基本的に、図１に示した従来の半導体装置と同じである。
実施形態の半導体装置においては、第１の半導体素子列に属する半導体素子１ａ〜１ｃのゲート用パッドとゲート電極３との間は、それぞれ、ボンディングワイヤ５ａ〜５ｃにより接続されている。そして、これらのボンディングワイヤ５ａ〜５ｃは、それぞれ半導体素子１ａ〜１ｃのゲート用パッドからさらに引き出されて、第２の半導体素子列に属する半導体素子１ｄ〜１ｆのゲート用パッドに接続されている。すなわち、第２の半導体素子列に属する半導体素子１ｄ〜１ｆ（「第１の半導体素子」に相当する）のゲート用パッドは、それぞれ、ボンディングワイヤ５ａ〜５ｃにより、第１の半導体素子列の対応する半導体素子１ａ〜１ｃ（「第２の半導体素子」に相当する）のゲート用パッドを介して、ゲート電極に接続されている。
【００２０】
このように、実施形態の半導体装置においては、ゲート電極３から見て同一方向に重なるように配置されている複数の半導体素子（例えば、半導体素子１ａ、１ｄ）が、１本のボンディングワイヤにより芋づる式に接続されている。このため、ゲート電極３と第１の半導体素子列に属する半導体素子１ａ〜１ｃとの間にはボンディングワイヤ５ａ〜５ｃが存在するが、ゲート電極３と第２の半導体素子列に属する半導体素子１ｄ〜１ｆとの間を直接的に接続するボンディングワイヤは存在しない。すなわち、各半導体素子列にそれぞれ半導体素子が３個ずつ配置された半導体装置においては、第１の半導体素子列とゲート電極３との間の領域には、ゲート信号を入力するためのボンディングワイヤは３本しか存在しないことになる。このため、実施形態の半導体装置においては、図１に示した従来の構成と比較して、その領域におけるボンディングワイヤの密集度が低くなり、スペース的なマージンを小さくできるので、半導体装置全体として小型化を図ることができる。
【００２１】
また、実施形態の半導体装置においては、ゲート電極３、第１の半導体素子列に属する任意の半導体素子、第２の半導体素子列に属する対応する半導体素子が１本のボンディングワイヤで接続される。例えば、ゲート電極３、半導体素子１ａ、半導体素子１ｄは、１本のボンディングワイヤ５ａにより接続されている。そして、このとき、このボンディングワイヤ１本当たりのボンディング処理の回数は、３回である。よって、図２に示す実施形態の半導体装置においては、ゲート信号を入力するためのボンディングワイヤ５ａ〜５ｃに係わるボンディング処理の合計回数は９回となり、図１を参照しながら説明した従来のものと比べて削減されている。したがって、実施形態の半導体装置においては、その製造工程が簡略化され、製造設備の負荷が軽くなる。
【００２２】
さらに、ゲート電極３、第１の半導体素子列に属する半導体素子、第２の半導体素子列に属する半導体素子を接続するボンディングワイヤ５ａ〜５ｃは、それぞれ、ほぼ直線的に伸びるようにボンディングされている。したがって、この構成も、ボンディング処理の簡略化に寄与する。
【００２３】
図３は、実施形態の半導体装置の内部を上方から見た図である。ここで、半導体素子１ａ〜１ｆ、基板２、ゲート電極３、ボンディングワイヤ５ａ〜５ｃは、図１または図２を参照しながら説明した通りである。
各半導体素子１ａ〜１ｆの上面には、それぞれゲート用パッド６およびソース用パッド７が形成されている。また、ゲート電極３が設けられている端部と反対側の端部には、ソース電極８が設けられている。そして、第１の半導体素子列に属する半導体素子１ａおよび第２の半導体素子列に属する半導体素子１ｄの各ゲート用パッド６が、１本のボンディングワイヤ５ａによりゲート電極３に接続されている。同様に、半導体素子１ｂおよび半導体素子１ｅの各ゲート用パッド６が１本のボンディングワイヤ５ｂによりゲート電極３に接続され、半導体素子１ｃおよび半導体素子１ｆの各ゲート用パッド６が１本のボンディングワイヤ５ｃによりゲート電極３に接続されている。さらに、各半導体素子１ａ〜１ｆのソース用パッド７は、それぞれ、複数のボンディングワイヤによりソース電極８に接続されている。
【００２４】
図４は、本発明の他の態様の半導体装置の内部を上方から見た図である。この半導体装置は、図３に示す半導体装置をベースとし、さらに補助ソース電極９を備えている。そして、各半導体素子１ａ〜１ｆのソース用パッド７は、それぞれボンディングワイヤにより補助ソース電極９にも接続されている。なお、補助ソース電極９は、半導体素子１ａ〜１ｆの動作ばらつきを抑制するために設けられている。
【００２５】
なお、上述の実施例では、ゲート電極３から引き出されたボンディングワイヤが複数の半導体素子のゲート用パッド６を芋づる式に接続しているが、本発明はこの構成に限定されるものではない。すなわち、本発明は、ソース電極８から引き出されたボンディングワイヤが複数の半導体素子のソース用パッド７を芋づる式に接続する構成にも適用可能である。ただし、主電流経路の配線を芋づる式に接続する場合には、半導体素子間の動作ばらつき等について十分な配慮が必要である。
【００２６】
また、上述の実施例では、互いに並列に接続された半導体素子がＭＯＳトランジスタであるものとして説明したが、本発明はこれに限定されるものではなく、他の半導体素子（例えば、静電誘導型トランジスタ、ＩＧＢＴ、バイポーラトランジスタなど）であってもよい。
【００２７】
さらに、上述の実施例では、第１および第２の半導体素子列上に半導体素子が配置されているが、本発明は、ゲート電極に平行な３以上の半導体素子列上に半導体素子が配置される半導体装置にも適用可能である。
【００２８】
【発明の効果】
本発明によれば、複数の半導体素子を備える半導体装置において、ボンディングワイヤの本数が少なくなるので、装置の小型化が図れるとともに、製造工程の簡略化も図れる。
【図面の簡単な説明】
【図１】従来の半導体装置の内部構造を示す斜視図である。
【図２】本発明の実施形態の半導体装置の内部構造を示す斜視図である。
【図３】本発明の実施形態の半導体装置の内部を上方から見た図である。
【図４】本発明の他の態様の半導体装置の内部を上方から見た図である。
【符号の説明】
１ａ〜１ｆ 半導体素子
２ 基板
３ ゲート電極
４ ボンディングワイヤ
５ａ〜５ｃ ボンディングワイヤ
６ ゲート用パッド
７ ソース用パッド
８ ソース電極
９ 補助ソース電極
Claims (1)
- 互いに電気的に並列に接続された複数の半導体素子を含む半導体装置であって、
直線的に伸びるゲート電極と、
複数の半導体素子を含み、上記ゲート電極に隣接して且つ平行に設けられた第１の半導体素子列と、
上記第１の半導体素子列に属する半導体素子と同数の半導体素子を含み、その第１の半導体素子列に隣接して且つ平行に設けられた第２の半導体素子列と、
上記第１および第２の半導体素子列をまたいで上記ゲート電極に平行に直線的に伸びるソース電極と、
上記第１および第２の半導体素子列に対して上記ゲート電極と同じ側においてそのゲート電極に平行に直線的に伸びる補助ソース電極と、
を有し、
上記第１および第２の半導体素子列に属する半導体素子は、それぞれ、その表面にゲート用パッドおよびソース用パッドが形成されており、
上記第２の半導体素子列に属する各半導体素子のゲート用パッドは、それぞれ１本のゲート用ボンディングワイヤにより、上記第１の半導体素子列に属する対応する半導体素子のゲート用パッドを介して、上記ゲート電極に接続され、
上記各１本のゲート用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ゲート電極、上記第１の半導体素子列に属する半導体素子、上記第２の半導体素子列に属する半導体素子を接続し、
上記第１の半導体素子列に属する各半導体素子のソース用パッドは、それぞれソース用ボンディングワイヤにより、上記第２の半導体素子列に属する対応する半導体素子のソース用パッドを介して、上記ソース電極に接続され、
上記各ソース用ボンディングワイヤは、それぞれ、ほぼ直線的に伸びるようにして、上記ソース電極、上記第２の半導体素子列に属する半導体素子、上記第１の半導体素子列に属する半導体素子を接続し、
上記各半導体素子のソース用パッドは、それぞれ、補助ボンディングワイヤで上記補助ソース電極に接続される
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160211A JP4133600B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160211A JP4133600B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363339A JP2004363339A (ja) | 2004-12-24 |
| JP4133600B2 true JP4133600B2 (ja) | 2008-08-13 |
Family
ID=34053053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160211A Expired - Fee Related JP4133600B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133600B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141083A (ja) * | 2007-12-05 | 2009-06-25 | Denso Corp | 半導体装置 |
| JP2013197331A (ja) * | 2012-03-21 | 2013-09-30 | Sumitomo Electric Ind Ltd | 半導体デバイス |
| CN103824832B (zh) * | 2014-03-13 | 2016-08-24 | 杭州明果教育咨询有限公司 | 一种多mosfet集成六桥臂封装模块 |
| JP7139799B2 (ja) * | 2018-09-03 | 2022-09-21 | 株式会社デンソー | 半導体装置 |
| US11688722B2 (en) | 2018-09-20 | 2023-06-27 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2020059285A1 (ja) | 2018-09-20 | 2020-03-26 | 富士電機株式会社 | 半導体装置 |
| CN114930527A (zh) | 2020-07-10 | 2022-08-19 | 富士电机株式会社 | 半导体装置和半导体芯片 |
| CN115085706A (zh) * | 2021-03-11 | 2022-09-20 | 台达电子企业管理（上海）有限公司 | 开关模块 |
| JP7399149B2 (ja) * | 2021-11-02 | 2023-12-15 | アオイ電子株式会社 | 半導体装置 |
-
2003
- 2003-06-05 JP JP2003160211A patent/JP4133600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363339A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2088620B1 (en) | Semiconductor device | |
| JP6348703B2 (ja) | 半導体装置及びその製造方法 | |
| JP4232584B2 (ja) | 半導体装置 | |
| JP4133600B2 (ja) | 半導体装置 | |
| US6479845B2 (en) | Pattern for routing power and ground for an integrated circuit chip | |
| US8513716B2 (en) | Semiconductor device | |
| JPH09283632A (ja) | 半導体集積回路装置 | |
| KR20060046349A (ko) | 반도체 집적 회로 장치 | |
| JP2009111110A (ja) | 半導体装置 | |
| US7595561B2 (en) | Semiconductor device including multiple rows of peripheral circuit units | |
| JP2004260026A (ja) | 半導体装置 | |
| JP4975398B2 (ja) | 半導体装置及びその製造方法 | |
| JP5168872B2 (ja) | 半導体集積回路 | |
| JP2010080877A (ja) | 半導体装置 | |
| JP5509650B2 (ja) | 半導体装置 | |
| JP4175155B2 (ja) | 半導体装置 | |
| JP2004179184A (ja) | 半導体集積回路 | |
| JP4732728B2 (ja) | ゲートアレイ集積回路およびそのレイアウト方法 | |
| JP2001156178A (ja) | 半導体装置および半導体装置の自動レイアウト方法 | |
| JP2005327952A (ja) | 電力用半導体装置 | |
| JP2009260147A (ja) | 半導体集積回路装置 | |
| JPH0140499B2 (ja) | ||
| JPH0613589A (ja) | マスタースライス半導体装置 | |
| JP2005327987A (ja) | 半導体装置 | |
| JP2006186053A (ja) | 積層型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4133600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |