JP5576065B2

JP5576065B2 - 半導体装置及びその設計方法

Info

Publication number: JP5576065B2
Application number: JP2009155815A
Authority: JP
Inventors: 浩司安森; 久之長峰
Original assignee: PS4 Luxco SARL
Current assignee: PS4 Luxco SARL
Priority date: 2009-06-30
Filing date: 2009-06-30
Publication date: 2014-08-20
Anticipated expiration: 2029-06-30
Also published as: US8823173B2; US20130193586A1; US20100327459A1; JP2011014637A; US8362616B2

Description

本発明は半導体装置及びその設計方法に関し、特に、複数の配線層を有する半導体装置及びその設計方法に関する。

ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置に形成されるロジック回路は、ユーザの要求によって年々複雑化している。このため、半導体基板上に形成される配線には多層構造が用いられ、且つ、各配線層に形成される配線の配線密度も年々高密度化されている（特許文献１参照）。

配線が多層構造を有している場合、配線層間の接続には層間絶縁膜を貫通するコンタクト導体が用いられる。コンタクト導体の中には２層以上離れた配線層間を接続するものが存在し、この場合、これらの中間に位置する配線層はこのコンタクト導体を避けてレイアウトしなければならない。例えば、この順に積層された第１、第２及び第３の配線層が存在し、第１の配線層に設けられた配線と第３の配線層に設けられた配線とを接続するコンタクト導体を設けた場合、第２の配線層においては、このコンタクト導体が存在するエリアには配線を形成することができず、このエリアを避けて配線をレイアウトする必要が生じる。

２層以上離れた配線層間を接続するコンタクト導体は、電源配線において非常に多く用いられる。これは、電源配線は広範囲に亘って形成する必要があるとともに、低抵抗であることも必要であることから、配線幅の太い上層配線が用いられることが一般的だからである。このため、多数の箇所において下層の電源配線と接続する必要が生じ、これに用いるコンタクト導体が中間の配線層のレイアウトを制限することになる。以下、この問題について図面を用いて説明する。

図８は、一般的な半導体装置の配線レイアウトを示す略平面図である。

図８に示す半導体装置は３層の配線層を有しており、最上層に位置する配線層Ｌ３にはＸ方向へ平行に延在する配線１，２が設けられ、最下層に位置する配線層Ｌ１にはＹ方向へ平行に延在する配線３，４が設けられている。このうち、配線１と配線３は同じ信号又は電位が与えられる配線であり、コンタクト導体５を介して相互に接続されている。同様に、配線２と配線４も同じ信号又は電位が与えられる配線であり、コンタクト導体６を介して相互に接続されている。

図８においては、中間に位置する配線層Ｌ２に形成された配線は示されていない。しかしながら、各配線は通常Ｘ方向又はＹ方向に延在して設けられる一方、図８に示すレイアウトではコンタクト導体５，６が互いに斜めの位置関係にある。このため、所定のマージンＭをも考慮すれば、少なくとも図８に示す禁止領域７には配線層Ｌ２に配線を形成することができない。したがって、配線層Ｌ２に配線を形成する場合には、この禁止領域７を避けてレイアウトする必要がある。

特開平９−７４１７５号公報

このように、２層以上離れた配線層間を接続するコンタクト導体が存在すると、その中間に位置する配線層のレイアウトが制限されることから、できる限り禁止領域を小さくすることが望ましい。本発明は、このような課題の認識に基づいてなされたものである。

本発明による半導体装置は、第１の配線層に設けられ、第１の方向へ平行に延在する第１及び第２の配線と、第２の配線層に設けられ、前記第１の方向と交差する第２の方向へ平行に延在する第３及び第４の配線と、前記第１の配線層と前記第２の配線層との間に位置する第３の配線層に設けられた第５の配線と、前記第１の配線と前記第３の配線を接続する第１のコンタクト導体と、前記第２の配線と前記第４の配線を接続する第２のコンタクト導体と、を備え、前記第１及び第２のコンタクト導体が前記第１の方向に配列されていることを特徴とする。

また、本発明による半導体装置の設計方法は、半導体装置に形成すべき配線及びコンタクト導体のレイアウトを行う半導体装置の設計方法であって、配線データからレイアウトデータを生成するステップと、前記レイアウトデータを検証することによって、２層以上離れた第１及び第２の配線層を用いて第１の方向及びこれと交差する第２の方向に形成されたメッシュ状の配線パターンを検出するステップと、前記レイアウトデータをさらに検証することによって、前記第１の配線層にて前記第１の方向へ平行に延在する第１及び第２の配線と、前記第２の配線層にて前記第２の方向へ平行に延在する第３及び第４の配線と、前記第１の配線と前記第３の配線を接続する第１のコンタクト導体と、前記第２の配線と前記第４の配線を接続する第２のコンタクト導体と、を含む要補正領域を検出するステップと、前記第１及び第２の配線に前記第２の方向へ突出する突出部が形成されるよう、前記レイアウトデータを補正するステップと、前記第１及び第２のコンタクト導体を前記突出部にレイアウトするステップと、を備えることを特徴とする。

このように、本発明によれば、２層以上離れた配線層間を接続するコンタクト導体が一方向に配列されていることから、中間の配線層に形成される禁止領域が小さくなる。これにより、中間の配線層におけるレイアウトの自由度が高まるとともに、配線密度を緩和することが可能となる。

本発明の好ましい第１の実施形態による半導体装置１０の配線レイアウトを示す略平面図である。図１に示した電源配線のレイアウトを繰り返すことによって構成されたメッシュ配線のレイアウト図である。本発明の好ましい第２の実施形態による半導体装置２０の配線レイアウトを示す略平面図である。本発明の好ましい第３の実施形態による半導体装置３０の配線レイアウトを示す略平面図である。本発明の好ましい実施形態による半導体装置の設計方法を説明するためのフローチャートである。半導体装置の設計装置４０の構成を示すブロック図である。変形例による配線レイアウトを示す略平面図である。一般的な半導体装置の配線レイアウトを示す略平面図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の好ましい第１の実施形態による半導体装置１０の配線レイアウトを示す略平面図である。

図１に示す半導体装置１０は少なくとも３層の配線層を有しており、相対的に上層に位置する配線層Ｌ３にはＸ方向へ平行に延在する配線１１，１２が設けられ、相対的に下層に位置する配線層Ｌ１にはＹ方向へ平行に延在する配線１３，１４が設けられている。このうち、配線１１と配線１３は同じ信号又は電位が与えられる配線であり、コンタクト導体１５を介して相互に接続されている。同様に、配線１２と配線１４も同じ信号又は電位が与えられる配線であり、コンタクト導体１６を介して相互に接続されている。特に限定されるものではないが、配線１１，１３は所定の電位（例えばＶＤＤ）が与えられる電源配線であり、配線１２，１４は別の電位（例えばＶＳＳ）が与えられる電源配線である。

本実施形態においては、配線１１，１２に突出部１１ａ，１２ａがそれぞれ設けられている。突出部１１ａ，１２ａはいずれもＹ方向に突出した配線の一部であり、突出部１１ａについては配線１１の本体から図１の下方向に向けて突出しており、突出部１２ａについては配線１２の本体から図１の上方向に向けて突出している。かかる構成により、突出部１１ａと突出部１２ａの一部はＹ座標が一致、つまり、Ｘ方向に並んだ状態となる。コンタクト導体１５，１６は、このような突出部１１ａ，１２ａにそれぞれ設けられている。このため、コンタクト導体１５，１６のＹ座標が一致、つまり、Ｘ方向に配列されることになる。

また、配線１１，１２には、本体部をＹ方向に切り欠いた切り欠き部１１ｂ，１２ｂが設けられており、切り欠き部１１ｂについては配線１１の本体を図１の上方向に切り欠いており、切り欠き部１２ｂについては配線１２の本体を図１の下方向に切り欠いている。そして、配線１１の突出部１１ａの少なくとも一部は、配線１２の切り欠き部１２ｂに囲まれるように配置され、同様に、配線１２の突出部１２ａの少なくとも一部は、配線１１の切り欠き部１１ｂに囲まれるように配置されている。このような切り欠き部１１ｂ，１２ｂを設ければ、配線１１，１２に突出部１１ａ，１２ａが設けられているにもかかわらず、配線間隔を広げる必要がなくなる。

このように、本実施形態による半導体装置１０においては、図８に示した従来の半導体装置とは異なり、コンタクト導体１５，１６がＸ方向に配列されていることから、中間の配線層Ｌ２を配線することができない禁止領域１７のＹ方向における幅Ｄ１が縮小される。ここで、禁止領域１７とは、コンタクト導体１５，１６から所定のマージンＭを考慮した領域であり、配線層Ｌ２に形成する配線はこの禁止領域１７を避けてレイアウトする必要がある。しかしながら、本実施形態では、禁止領域１７のＹ方向における幅Ｄ１が縮小されていることから、図１に示すように、Ｘ方向に延在する配線１８，１９を配線層Ｌ２に形成した場合であっても、そのＹ方向における間隔を従来よりも狭くすることが可能となる。特に限定されるものではないが、配線１８，１９は所定の信号配線である。

以上説明したように、本実施形態による半導体装置１０によれば、中間の配線層Ｌ２に形成される禁止領域１７が小さくなることから、配線層Ｌ２におけるレイアウトの自由度が高まる。また、禁止領域１７の縮小によって配線密度も緩和されることから、設計変更が生じた場合であっても変更作業が容易となる。しかも、本実施形態では、相対的に設計自由度の低い下層の配線層Ｌ１に形成された配線１３，１４を直線的な形状とし、相対的に設計自由度の大きい上層の配線層Ｌ３に形成された配線１１，１２に突出部及び切り欠き部を設けていることから、レイアウト設計も容易である。

図２は、図１に示した電源配線のレイアウトを繰り返すことによって構成されたメッシュ配線のレイアウト図である。図２においては、配線層Ｌ３に形成された配線１０１，１０２も追加されている。図２に示すように、メッシュ状の電源配線は複数箇所で上下に接続される。このようなレイアウトにおいても、３つ以上のコンタクト導体１５，１６をＸ方向に配列すれば、中間の配線層Ｌ２に形成される禁止領域１７がＸ方向に延在するため、Ｙ方向における幅Ｄ１は一定に保たれる。このため、配線層Ｌ２に形成する配線１８，１９をＸ方向に延在させれば、より多くの配線を配置することが可能となる。

図３は、本発明の好ましい第２の実施形態による半導体装置２０の配線レイアウトを示す略平面図である。

図３に示す半導体装置２０は、配線層Ｌ３に形成された３本の配線２１〜２３と、配線層Ｌ１に形成された３本の配線２４〜２７がそれぞれ接続されている点において、図１に示した半導体装置１０と相違している。

より具体的に説明すると、本実施形態による半導体装置２０は少なくとも３層の配線層を有しており、相対的に上層に位置する配線層Ｌ３にはＸ方向へ平行に延在する配線２１〜２３が設けられ、相対的に下層に位置する配線層Ｌ１にはＹ方向へ平行に延在する配線２４〜２６が設けられている。このうち、配線２１と配線２４は同じ信号又は電位が与えられる配線であり、コンタクト導体２７を介して相互に接続されている。同様に、配線２２と配線２５も同じ信号又は電位が与えられる配線であり、コンタクト導体２８を介して相互に接続されている。さらに、配線２３と配線２６も同じ信号又は電位が与えられる配線であり、コンタクト導体２９を介して相互に接続されている。

本実施形態においては、配線層Ｌ３に形成された中央の配線２２には突出部が設けられていないが、蛇行しながらＸ方向に延在している。配線２２の蛇行により形成された空きエリアには、配線２１，２３の突出部２１ａ，２３ａが配置され、これによって、３つのコンタクト導体２７〜２９をＸ方向に配列させることを可能としている。その結果、中間の配線層Ｌ２にて配線（図示せず）をＸ方向に形成する場合、従来よりも多くの配線領域を確保することが可能となる。

このように、本発明においては、異なる信号又は電位が与えられる３本以上の配線を上下に接続する場合においても適用可能である。

図４は、本発明の好ましい第３の実施形態による半導体装置の配線レイアウトを示す略平面図である。

図４に示す半導体装置３０は、配線層Ｌ１に形成された配線３３，３４に突出部及び切り欠き部が設けられ、配線層Ｌ３に形成された配線３１，３２が直線的な形状を有している点において、図１に示した半導体装置１０と相違している。

より具体的に説明すると、本実施形態による半導体装置３０は少なくとも３層の配線層を有しており、相対的に上層に位置する配線層Ｌ３にはＸ方向へ平行に延在する配線３１，３２が設けられ、相対的に下層に位置する配線層Ｌ１にはＹ方向へ平行に延在する配線３３，３４が設けられている。このうち、配線３１と配線３３は同じ信号又は電位が与えられる配線であり、コンタクト導体３５を介して相互に接続されている。同様に、配線３２と配線３４も同じ信号又は電位が与えられる配線であり、コンタクト導体３６を介して相互に接続されている。

本実施形態においては、配線３３，３４に突出部３３ａ，３４ａがそれぞれ設けられている。突出部３３ａ，３４ａはいずれもＸ方向に突出した配線の一部であり、突出部３３ａについては配線３３の本体から図４の右方向に向けて突出しており、突出部３４ａについては配線３４の本体から図４の左方向に向けて突出している。かかる構成により、突出部３３ａと突出部３４ａの一部はＸ座標が一致、つまり、Ｙ方向に並んだ状態となる。コンタクト導体３５，３６は、このような突出部３３ａ，３４ａにそれぞれ設けられている。このため、コンタクト導体３５，３６のＸ座標が一致、つまり、Ｙ方向に配列されることになる。

また、配線３３，３４には、本体部をＸ方向に切り欠いた切り欠き部３３ｂ，３４ｂが設けられており、切り欠き部３３ｂについては配線３３の本体を図１の左方向に切り欠いており、切り欠き部３４ｂについては配線３４の本体を図１の右方向に切り欠いている。そして、配線３３の突出部３３ａの少なくとも一部は、配線３４の切り欠き部３４ｂに囲まれるように配置され、同様に、配線３４の突出部３４ａの少なくとも一部は、配線３３の切り欠き部３３ｂに囲まれるように配置されている。

このように、突出部及び切り欠き部を設ける配線は、第１の実施形態のように上層の配線層に形成された配線であっても構わないし、第３の実施形態のように下層の配線層に形成された配線であっても構わない。

次に、本発明の好ましい実施形態による半導体装置の設計方法について説明する。

図５は本発明の好ましい実施形態による半導体装置の設計方法を説明するためのフローチャートであり、図６はこれを実行するための設計装置４０の構成を示すブロック図である。

図６に示す設計装置４０は、配線データ及びレイアウトデータを記憶するデータエリア４１と、設計プログラムを記憶するプログラムエリア４２と、設計プログラムを実行する処理部４３と、配線データの入力及びレイアウトデータの出力を行う入出力部４４とを含んでいる。このような設計装置４０を用いて半導体装置の設計を行う場合、図５に示すように、まず設計対象となる半導体装置の配線データを入出力部４４を介して入力し、データエリア４１に格納する（ステップＳ１）。

次に、処理部４３は、プログラムエリア４２に格納された設計プログラムを用いて、配線データからレイアウトデータを生成する（ステップＳ２）。生成されたレイアウトデータは、データエリア４１に格納される。さらに処理部４３は、プログラムエリア４２に格納された設計プログラムを用いてレイアウトデータを検証し、メッシュ状の配線パターンが存在するか否かを判断する（ステップＳ３）。ステップＳ２で検出するメッシュ状の配線パターンは、２層以上離れた配線層を用いて形成された配線パターンに限られ、隣接する配線層を用いて形成された配線パターンは除外される。メッシュ状の配線パターンが存在しない場合には（ステップＳ３：ＮＯ）、処理部４３は設計プログラムを用いてコンタクト導体をレイアウトする（ステップＳ６）。

一方、メッシュ状の配線パターンが存在する場合（ステップＳ３：ＹＥＳ）、処理部４３はレイアウトデータをさらに検証し、要補正領域が存在するか否かを判断する（ステップＳ４）。要補正領域とは、例えば図８に示した禁止領域７である。すなわち、片方の配線層にて異なる信号又は電位が与えられる２以上の配線がＸ方向に平行にレイアウトされ、もう片方の配線層にて異なる信号又は電位が与えられる２以上の配線がＹ方向に平行にレイアウトされ、これらを２以上のコンタクト導体でそれぞれ接続する必要のある領域である。要補正領域が存在しない場合（ステップＳ４：ＮＯ）、処理部４３は設計プログラムを用いてコンタクト導体をレイアウトする（ステップＳ６）。

要補正領域が存在する場合には（ステップＳ４：ＹＥＳ）、処理部４３は一方の配線層（好ましくは上層の配線層）にレイアウトされた配線に、例えば図１に示した突出部及び切り欠き部が形成されるようレイアウトデータを補正する（ステップＳ５）。そして、コンタクト導体がＸ方向又はＹ方向に並ぶよう、突出部にコンタクト導体をレイアウトする（ステップＳ６）。これにより、要補正領域におけるレイアウトが補正され、例えば図８に示すレイアウトが図１に示すレイアウトに変更される。変更されたレイアウトデータは、データエリア４１に格納される。

このようにしてデータエリア４１に格納されたレイアウトデータは、入出力部４４介して外部に出力され（ステップＳ７）、実際の製造プロセスにおけるマスク設計などに用いられる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、本発明においてコンタクト導体を介して接続する上下の配線層間に存在する配線層の数としては、１層に限定されず、２層以上の配線層が介在していても構わない。

また、上記実施形態においては、コンタクト導体の配列方向と配線層Ｌ２に形成された配線の延在方向が一致しているが、この点は本発明において必須でない。例えば、図７に示す第１の実施形態の変形例のように、コンタクト導体１５，１６をＸ方向に配列し、配線層Ｌ２に形成された配線１０３をＹ方向に配列しても構わない。このようなレイアウトにおいては、禁止領域１７を避けるために、配線１０３に切り欠き１０３ｂを設ける必要があるが、切り欠き１０３ｂのＹ方向における幅が従来よりも縮小されるため、切り欠きによる配線抵抗の増加を低減することが可能となる。

１０，２０，３０半導体装置
１１，１２，２１〜２３，３１，３２配線層Ｌ３に形成された配線
１３，１４，２４〜２６，３３，３４配線層Ｌ１に形成された配線
１８，１９，３８，３９配線層Ｌ２に形成された配線
１５，１６，２７〜２９，３５，３６コンタクト導体
１７，３７禁止領域
１１ａ，１２ａ，２１ａ，２３ａ，３３ａ，３４ａ突出部
１１ｂ，１２ｂ，３３ｂ，３４ｂ切り欠き部
４０設計装置
４１データエリア
４２プログラムエリア
４３処理部
４４入出力部

Claims

第１の配線層に設けられ、第１の方向へ平行に延在する第１及び第２の配線と、
第２の配線層に設けられ、前記第１の方向と交差する第２の方向へ平行に延在する複数の第３及び第４の配線と、
前記第１の配線層と前記第２の配線層との間に位置する第３の配線層に設けられた第５の配線と、
前記第１の配線と前記複数の第３の配線を接続する複数の第１のコンタクト導体と、
前記第２の配線と前記複数の第４の配線を接続する複数の第２のコンタクト導体と、を備え、
前記複数の第１及び第２のコンタクト導体が前記第１の方向に配列されていることを特徴とする半導体装置。
前記第５の配線が前記第１の方向に延在することを特徴とする請求項１に記載の半導体装置。
前記第１及び第２の配線は、前記第２の方向に突出する複数の突出部を有しており、
前記複数の第１及び第２のコンタクト導体は、前記複数の突出部にて前記第１及び第２の配線と接続されていることを特徴とする請求項１又は２に記載の半導体装置。
前記第１の配線の複数の突出部と前記第２の配線の複数の突出部は、互いに逆方向に突出していることを特徴とする請求項３に記載の半導体装置。
前記第１及び第２の配線は、前記第２の方向に切り欠かれた複数の切り欠き部を有しており、
前記第１の配線の複数の突出部の少なくとも一部は、前記第２の配線の複数の切り欠き部の対応するものに囲まれるように配置され、
前記第２の配線の複数の突出部の少なくとも一部は、前記第１の配線の複数の切り欠き部の対応するものに囲まれるように配置されることを特徴とする請求項４に記載の半導体装置。
前記第１の配線層は前記第３の配線層よりも上層に位置する配線層であり、前記第２の配線層は前記第３の配線層よりも下層に位置する配線層であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
前記第１の配線及び前記複数の第３の配線は第１の電位が与えられる第１の電源配線であり、前記第２の配線及び前記複数の第４の配線は前記第１の電位とは異なる第２の電位が与えられる第２の電源配線であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
前記第５の配線は信号配線であることを特徴とする請求項７に記載の半導体装置。
半導体装置に形成すべき配線及びコンタクト導体のレイアウトを行う半導体装置の設計方法であって、
配線データからレイアウトデータを生成するステップと、
前記レイアウトデータを検証することによって、２層以上離れた第１及び第２の配線層を用いて第１の方向及びこれと交差する第２の方向に形成されたメッシュ状の配線パターンを検出するステップと、
前記レイアウトデータをさらに検証することによって、前記第１の配線層にて前記第１の方向へ平行に延在する第１及び第２の配線と、前記第２の配線層にて前記第２の方向へ平行に延在する複数の第３及び第４の配線と、前記第１の配線と前記複数の第３の配線を接続する複数の第１のコンタクト導体と、前記第２の配線と前記複数の第４の配線を接続する複数の第２のコンタクト導体と、を含む要補正領域を検出するステップと、
前記第１及び第２の配線に前記第２の方向へ突出する複数の突出部が形成されるよう、前記レイアウトデータを補正するステップと、
前記複数の第１及び第２のコンタクト導体が前記第１の方向に配列されるよう、前記複数の第１及び第２のコンタクト導体を前記突出部にレイアウトするステップと、を備えることを特徴とする半導体装置の設計方法。
第１の配線層に設けられ、第１の方向へ平行に延在する第１及び第２の配線と、
第２の配線層に設けられ、前記第１の方向と交差する第２の方向へ平行に延在する第３及び第４の配線と、
前記第１の配線層と前記第２の配線層との間に位置する第３の配線層に設けられた第５の配線と、
前記第１の配線と前記第３の配線を接続する第１のコンタクト導体と、
前記第２の配線と前記第４の配線を接続する第２のコンタクト導体と、を備え、
前記第１及び第２のコンタクト導体が前記第１の方向に配列され、
前記第１及び第２の配線は、前記第２の方向に突出する突出部を有しており、
前記第１及び第２のコンタクト導体は、前記突出部にて前記第１及び第２の配線と接続されており、
前記第１の配線の突出部と前記第２の配線の突出部は、互いに逆方向に突出しており、
前記第１及び第２の配線は、前記第２の方向に切り欠かれた切り欠き部を有しており、
前記第１の配線の突出部の少なくとも一部は、前記第２の配線の切り欠き部に囲まれるように配置され、
前記第２の配線の突出部の少なくとも一部は、前記第１の配線の切り欠き部に囲まれるように配置されることを特徴とする半導体装置。
第１の配線層に設けられ、第１の方向へ平行に延在する第１、第２第６の配線と、
第２の配線層に設けられ、前記第１の方向と交差する第２の方向へ平行に延在する第３、第４及び第７の配線と、
前記第１の配線層と前記第２の配線層との間に位置する第３の配線層に設けられた第５の配線と、
前記第１の配線と前記第３の配線を接続する第１のコンタクト導体と、
前記第２の配線と前記第４の配線を接続する第２のコンタクト導体と、
前記第６の配線と前記第７の配線を接続する第３のコンタクト導体と、を備え、
前記第１乃至第３のコンタクト導体が前記第１の方向に配列されていることを特徴とする半導体装置。