JPH10303304A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH10303304A JPH10303304A JP10595897A JP10595897A JPH10303304A JP H10303304 A JPH10303304 A JP H10303304A JP 10595897 A JP10595897 A JP 10595897A JP 10595897 A JP10595897 A JP 10595897A JP H10303304 A JPH10303304 A JP H10303304A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit block
- average
- gap
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 配線パターンの配線長が長くなっても信号遅
延やクロストーク等が増大することのない半導体集積回
路を提供する。 【解決手段】 複数段階の階層構造からなる回路ブロッ
クを構成する半導体集積回路において、回路ブロックの
各階層に属する配線パターン１０１〜１０６の配線幅ｔ
または間隙ｄの少なくとも一方を、これらの各階層の回
路ブロックごとに算出された平均配線長Ｌ，２Ｌ，４Ｌ
に応じて増大させる。
延やクロストーク等が増大することのない半導体集積回
路を提供する。 【解決手段】 複数段階の階層構造からなる回路ブロッ
クを構成する半導体集積回路において、回路ブロックの
各階層に属する配線パターン１０１〜１０６の配線幅ｔ
または間隙ｄの少なくとも一方を、これらの各階層の回
路ブロックごとに算出された平均配線長Ｌ，２Ｌ，４Ｌ
に応じて増大させる。
Description
【０００１】
【発明の属する技術分野】この発明は、複数段階の階層
構造からなる回路ブロックを構成する半導体集積回路に
関するものである。
構造からなる回路ブロックを構成する半導体集積回路に
関するものである。
【０００２】
【従来の技術】従来より、例えばＬＳＩ(Large Scale I
ntegrated circuit)等の半導体集積回路として、複数段
階の階層構造からなる回路ブロックを有するものが知ら
れている。
ntegrated circuit)等の半導体集積回路として、複数段
階の階層構造からなる回路ブロックを有するものが知ら
れている。
【０００３】これは、集積回路を構成する各回路素子お
よび配線パターンを機能単位に分割してブロック化し、
さらに各ブロックを機能単位に小さいブロックに分割す
るという作業を繰り返すことによって、階層化したもの
である。
よび配線パターンを機能単位に分割してブロック化し、
さらに各ブロックを機能単位に小さいブロックに分割す
るという作業を繰り返すことによって、階層化したもの
である。
【０００４】
【発明が解決しようとする課題】図４は、従来の半導体
集積回路の階層構造を説明するための概念図である。
集積回路の階層構造を説明するための概念図である。
【０００５】同図に示したように、半導体集積回路は最
上位の階層の回路ブロック４０１を有しており、さら
に、この回路ブロック４０１は中位の階層の回路ブロッ
ク４１１，４１２，４１３，４１４に分割されている。
そして、これらの回路ブロック４１１〜４１４のうち回
路ブロック４１３は、最下位の階層の回路ブロック４２
１，４２２，４２３，４２４に分割されている。
上位の階層の回路ブロック４０１を有しており、さら
に、この回路ブロック４０１は中位の階層の回路ブロッ
ク４１１，４１２，４１３，４１４に分割されている。
そして、これらの回路ブロック４１１〜４１４のうち回
路ブロック４１３は、最下位の階層の回路ブロック４２
１，４２２，４２３，４２４に分割されている。
【０００６】ここで、これらの各回路ブロック内に形成
された回路素子の接続端子は、それぞれ配線パターンで
接続される。
された回路素子の接続端子は、それぞれ配線パターンで
接続される。
【０００７】従来は、この配線パターンは、配線長の長
短に拘わらず、配線幅および間隙がすべて同じになるよ
うに形成されていた。
短に拘わらず、配線幅および間隙がすべて同じになるよ
うに形成されていた。
【０００８】このため、従来の半導体集積回路には、配
線パターンの配線長が長くなるほど、配線抵抗や配線浮
遊容量、配線間容量が大きくなってしまうために、信号
遅延量や直流電圧降下量、クロストーク等が増大してし
まうという欠点があった。
線パターンの配線長が長くなるほど、配線抵抗や配線浮
遊容量、配線間容量が大きくなってしまうために、信号
遅延量や直流電圧降下量、クロストーク等が増大してし
まうという欠点があった。
【０００９】ここで、図５（Ａ）に示したように、配線
パターン５０１，５０２の配線長をＬ、配線幅をｔ、間
隙をｄとし、このときの配線抵抗をＲ、配線浮遊容量を
Ｃａとすると、遅延時定数はτL ＝ＲＣａで与えられ、
直流電圧の降下量はΔＶL ＝ＩＲ（Ｉは配線パターン５
０１，５０２を流れる電流）で与えられる。また、この
ときの配線間容量をＣｂとすると、クロストークはＴ＝
αＣｂ（αは比例定数）で与えられる。
パターン５０１，５０２の配線長をＬ、配線幅をｔ、間
隙をｄとし、このときの配線抵抗をＲ、配線浮遊容量を
Ｃａとすると、遅延時定数はτL ＝ＲＣａで与えられ、
直流電圧の降下量はΔＶL ＝ＩＲ（Ｉは配線パターン５
０１，５０２を流れる電流）で与えられる。また、この
ときの配線間容量をＣｂとすると、クロストークはＴ＝
αＣｂ（αは比例定数）で与えられる。
【００１０】これに対して、図５（Ｂ）に示したよう
に、配線パターン５０３，５０４の配線長を同図（Ａ）
の配線パターン５０１，５０２の２倍（２Ｌ）にし、配
線幅をｔ、間隙をｄのままとすると、配線抵抗は２Ｒと
なり、配線浮遊容量は２Ｃａとなるので、遅延時定数は
τ2L＝４ＲＣａ、直流電圧の降下量はΔＶ2L＝２ＩＲと
なる。また、配線間容量は２Ｃｂとなるので、クロスト
ークＴも２倍となる。
に、配線パターン５０３，５０４の配線長を同図（Ａ）
の配線パターン５０１，５０２の２倍（２Ｌ）にし、配
線幅をｔ、間隙をｄのままとすると、配線抵抗は２Ｒと
なり、配線浮遊容量は２Ｃａとなるので、遅延時定数は
τ2L＝４ＲＣａ、直流電圧の降下量はΔＶ2L＝２ＩＲと
なる。また、配線間容量は２Ｃｂとなるので、クロスト
ークＴも２倍となる。
【００１１】さらに、図５（Ｃ）に示したように、配線
パターン５０５，５０６の配線長を同図（Ａ）の配線パ
ターン５０１，５０２の４倍（４Ｌ）にし、配線幅を
ｔ、間隙をｄのままとすると、配線抵抗は４Ｒ、配線浮
遊容量は４Ｃａとなるので、遅延時定数はτ2L＝１６Ｒ
Ｃａとなり、直流電圧の降下量はΔＶ2L＝４ＩＲとな
る。また、配線間容量は４Ｃｂとなるので、クロストー
クＴも４倍となる。
パターン５０５，５０６の配線長を同図（Ａ）の配線パ
ターン５０１，５０２の４倍（４Ｌ）にし、配線幅を
ｔ、間隙をｄのままとすると、配線抵抗は４Ｒ、配線浮
遊容量は４Ｃａとなるので、遅延時定数はτ2L＝１６Ｒ
Ｃａとなり、直流電圧の降下量はΔＶ2L＝４ＩＲとな
る。また、配線間容量は４Ｃｂとなるので、クロストー
クＴも４倍となる。
【００１２】このような理由により、配線パターンの配
線長が長くなっても信号遅延やクロストーク等が増大す
ることのない半導体集積回路の登場が嘱望されていた。
線長が長くなっても信号遅延やクロストーク等が増大す
ることのない半導体集積回路の登場が嘱望されていた。
【００１３】
【課題を解決するための手段】この発明は、複数段階の
階層構造からなる回路ブロックを構成する半導体集積回
路に関するものである。
階層構造からなる回路ブロックを構成する半導体集積回
路に関するものである。
【００１４】そして、回路ブロックの各階層に属する配
線パターンの配線幅または間隙の少なくとも一方を、こ
れらの各階層の回路ブロックごとに算出された平均配線
長に応じて増大させたことを特徴としている。
線パターンの配線幅または間隙の少なくとも一方を、こ
れらの各階層の回路ブロックごとに算出された平均配線
長に応じて増大させたことを特徴としている。
【００１５】このような構成によれば、回路ブロックご
とに算出された平均配線長に応じて配線パターンの配線
幅または間隙の少なくとも一方を大きくすることとした
ので、信号遅延や直流電圧の降下量、クロストーク等の
増大を抑制することができる。
とに算出された平均配線長に応じて配線パターンの配線
幅または間隙の少なくとも一方を大きくすることとした
ので、信号遅延や直流電圧の降下量、クロストーク等の
増大を抑制することができる。
【００１６】また、各回路ブロックごとに配線パターン
の配線幅あるいは間隙の大きさを決定することとしたの
で、平均配線長の小さいブロックは配線パターンの配線
幅あるいは間隙も小さくなり、従って、配線効率の劣化
を抑制することができる。
の配線幅あるいは間隙の大きさを決定することとしたの
で、平均配線長の小さいブロックは配線パターンの配線
幅あるいは間隙も小さくなり、従って、配線効率の劣化
を抑制することができる。
【００１７】さらに、配線長の算出を回路ブロック単位
としたので、設計段階における配線幅や間隙の決定を容
易にすることができる。
としたので、設計段階における配線幅や間隙の決定を容
易にすることができる。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
【００１９】第１の実施の形態 以下、この発明に係る半導体集積回路の第１の実施の形
態について、図１を用いて説明する。
態について、図１を用いて説明する。
【００２０】この実施の形態に係る半導体集積回路も、
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されている。
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されている。
【００２１】また、この実施の形態では、最下位階層の
回路ブロックにおける平均配線長がＬ、中位階層の回路
ブロックにおける平均配線長が２Ｌ、最上位階層の回路
ブロックにおける平均配線長が４Ｌである場合を例に採
って説明する。
回路ブロックにおける平均配線長がＬ、中位階層の回路
ブロックにおける平均配線長が２Ｌ、最上位階層の回路
ブロックにおける平均配線長が４Ｌである場合を例に採
って説明する。
【００２２】図１（Ａ）〜（Ｃ）は、この実施の形態に
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
【００２３】図１（Ａ）は、最下位階層の回路ブロック
に設けられた配線パターン１０１，１０２（平均配線長
Ｌ）を示している。
に設けられた配線パターン１０１，１０２（平均配線長
Ｌ）を示している。
【００２４】同図に示したように、ここでは、最下位階
層の回路ブロック４２１〜４２４の配線幅をｔ、間隙を
ｄとした。このとき、この配線パターンの配線抵抗をＲ
(L)、配線浮遊容量をＣａ(L) とすると、遅延時定数は
τL ＝Ｒ(L) Ｃａ(L) で与えられ、直流電圧の降下量は
ΔＶL ＝ＩＲ(L) （Ｉは配線パターン１０１，１０２を
流れる電流）で与えられる。さらに、このときの配線間
容量をＣｂ(L) とすると、クロストークはＴ＝αＣｂ
(L) （αは比例定数）で与えられる。
層の回路ブロック４２１〜４２４の配線幅をｔ、間隙を
ｄとした。このとき、この配線パターンの配線抵抗をＲ
(L)、配線浮遊容量をＣａ(L) とすると、遅延時定数は
τL ＝Ｒ(L) Ｃａ(L) で与えられ、直流電圧の降下量は
ΔＶL ＝ＩＲ(L) （Ｉは配線パターン１０１，１０２を
流れる電流）で与えられる。さらに、このときの配線間
容量をＣｂ(L) とすると、クロストークはＴ＝αＣｂ
(L) （αは比例定数）で与えられる。
【００２５】また、図１（Ｂ）は、中位階層の回路ブロ
ック４１１〜４１４に設けられた配線パターン１０３，
１０４（平均配線長２Ｌ）を示している。
ック４１１〜４１４に設けられた配線パターン１０３，
１０４（平均配線長２Ｌ）を示している。
【００２６】このように、この実施の形態では、配線パ
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合には、配線幅を
２ｔ（すなわち最下位層の場合の２倍）とし、且つ、間
隙を２1/2 ｄ（すなわち最下位層の場合の２の平方根
倍）とする。
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合には、配線幅を
２ｔ（すなわち最下位層の場合の２倍）とし、且つ、間
隙を２1/2 ｄ（すなわち最下位層の場合の２の平方根
倍）とする。
【００２７】そして、配線幅を２ｔとしたことにより、
配線抵抗の平均値をＲ(2L)＝Ｒ(L)（すなわち最下位階
層の配線パターンの場合と同じ値）にすることができ
る。従って、直流電圧の降下量ΔＶ2Lを、 ΔＶ2L＝ＩＲ(L) （＝ΔＶL ）・・・（１） とすることができる。すなわち、図１（Ｂ）の場合の直
流電圧の降下量は、図１（Ａ）の場合と同様となる。
配線抵抗の平均値をＲ(2L)＝Ｒ(L)（すなわち最下位階
層の配線パターンの場合と同じ値）にすることができ
る。従って、直流電圧の降下量ΔＶ2Lを、 ΔＶ2L＝ＩＲ(L) （＝ΔＶL ）・・・（１） とすることができる。すなわち、図１（Ｂ）の場合の直
流電圧の降下量は、図１（Ａ）の場合と同様となる。
【００２８】また、二本の配線パターン間の配線間容量
は、配線パターンの配線長に比例し且つ間隙の二乗に反
比例する。すなわち、上述の図１（Ａ）の場合には、配
線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（２） となる。これに対して、図１（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり且つ間隙が２1/2 倍で
あるので、これにより、図１（Ｂ）の場合の配線間容量
Ｃｂ(2L)は、 Ｃｂ(2L)∝２Ｌ／（２1/2 ｄ）2 ＝Ｌ／ｄ2 ・・・（３） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図１（Ｂ）の場合のクロストークＴは、
図１（Ａ）の場合と同様となる。
は、配線パターンの配線長に比例し且つ間隙の二乗に反
比例する。すなわち、上述の図１（Ａ）の場合には、配
線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（２） となる。これに対して、図１（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり且つ間隙が２1/2 倍で
あるので、これにより、図１（Ｂ）の場合の配線間容量
Ｃｂ(2L)は、 Ｃｂ(2L)∝２Ｌ／（２1/2 ｄ）2 ＝Ｌ／ｄ2 ・・・（３） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図１（Ｂ）の場合のクロストークＴは、
図１（Ａ）の場合と同様となる。
【００２９】一方、図１（Ｂ）では、平均配線長および
配線幅がともに図１（Ａ）の場合の２倍となることよ
り、配線浮遊容量はＣａ(2L)＝４Ｃａ(L) となる。従っ
て、図１（Ｂ）の場合の遅延時定数はτ2L＝ＲＣａ(2L)
＝４ＲＣａ(L) となる。すなわち、図１（Ｂ）の場合の
遅延時定数は、図１（Ａ）の場合の４倍となる。
配線幅がともに図１（Ａ）の場合の２倍となることよ
り、配線浮遊容量はＣａ(2L)＝４Ｃａ(L) となる。従っ
て、図１（Ｂ）の場合の遅延時定数はτ2L＝ＲＣａ(2L)
＝４ＲＣａ(L) となる。すなわち、図１（Ｂ）の場合の
遅延時定数は、図１（Ａ）の場合の４倍となる。
【００３０】図１（Ｃ）は、最上位階層の回路ブロック
４０１に設けられた配線パターン１０５，１０６（平均
配線長４Ｌ）を示している。
４０１に設けられた配線パターン１０５，１０６（平均
配線長４Ｌ）を示している。
【００３１】このように、この実施の形態では、配線パ
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線幅を
４ｔ（すなわち最下位層の場合の４倍）とし、且つ、間
隙を２ｄ（すなわち最下位層の場合の４の平方根倍）と
する。
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線幅を
４ｔ（すなわち最下位層の場合の４倍）とし、且つ、間
隙を２ｄ（すなわち最下位層の場合の４の平方根倍）と
する。
【００３２】そして、配線幅を４ｔとしたことにより、
配線抵抗の平均値をＲ(4L)＝Ｒ（Ｌ）（すなわち最下位
階層の配線パターンの場合と同じ値）にすることができ
る。従って、直流電圧の降下量ΔＶ４Ｌを、 ΔＶ4L＝ＩＲ(L) （＝ΔＶL ）・・・（４） とすることができる。すなわち、図１（Ｃ）の場合の直
流電圧の降下量は、図１（Ａ）の場合と同様となる。
配線抵抗の平均値をＲ(4L)＝Ｒ（Ｌ）（すなわち最下位
階層の配線パターンの場合と同じ値）にすることができ
る。従って、直流電圧の降下量ΔＶ４Ｌを、 ΔＶ4L＝ＩＲ(L) （＝ΔＶL ）・・・（４） とすることができる。すなわち、図１（Ｃ）の場合の直
流電圧の降下量は、図１（Ａ）の場合と同様となる。
【００３３】また、図１（Ｃ）では、同図（Ａ）と比較
して平均配線長が２倍であり且つ間隙が２（＝４1/2 ）
倍であるので、これにより、図１（Ｃ）の場合の配線間
容量Ｃｂ(4L)は、 Ｃｂ(4L)∝４Ｌ／（２ｄ）2 ＝Ｌ／ｄ2 ・・・（５） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図１（Ｃ）の場合のクロストークは、図
１（Ａ）の場合と同様となる。
して平均配線長が２倍であり且つ間隙が２（＝４1/2 ）
倍であるので、これにより、図１（Ｃ）の場合の配線間
容量Ｃｂ(4L)は、 Ｃｂ(4L)∝４Ｌ／（２ｄ）2 ＝Ｌ／ｄ2 ・・・（５） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図１（Ｃ）の場合のクロストークは、図
１（Ａ）の場合と同様となる。
【００３４】一方、図１（Ｃ）では、平均配線長および
配線幅がともに図１（Ａ）の場合の４倍となることよ
り、配線浮遊容量はＣａ(4L)＝１６Ｃａ(L) となる。従
って、図１（Ｃ）の場合の遅延時定数はτ4L＝ＲＣａ(4
L)＝１６ＲＣａ(L) となる。すなわち、図１（Ｃ）の場
合の遅延時定数は、図１（Ａ）の場合の１６倍となる。
配線幅がともに図１（Ａ）の場合の４倍となることよ
り、配線浮遊容量はＣａ(4L)＝１６Ｃａ(L) となる。従
って、図１（Ｃ）の場合の遅延時定数はτ4L＝ＲＣａ(4
L)＝１６ＲＣａ(L) となる。すなわち、図１（Ｃ）の場
合の遅延時定数は、図１（Ａ）の場合の１６倍となる。
【００３５】このように、この実施の形態によれば、各
階層の回路ブロックにおける平均配線長が異なる値とな
っても、クロストークおよび直流電圧の降下量を一定に
することができる。また、平均配線長の増加に伴う遅延
時定数の増加量は、従来と同一に抑えることができる。
階層の回路ブロックにおける平均配線長が異なる値とな
っても、クロストークおよび直流電圧の降下量を一定に
することができる。また、平均配線長の増加に伴う遅延
時定数の増加量は、従来と同一に抑えることができる。
【００３６】また、各回路ブロックごとに配線パターン
の配線幅あるいは間隙の大きさを決定することとしたの
で、平均配線長の小さいブロックは配線パターンの配線
幅あるいは間隙も小さくなり、従って、配線効率の劣化
を抑制することができる。
の配線幅あるいは間隙の大きさを決定することとしたの
で、平均配線長の小さいブロックは配線パターンの配線
幅あるいは間隙も小さくなり、従って、配線効率の劣化
を抑制することができる。
【００３７】さらに、配線長の算出を回路ブロック単位
としたので、設計段階における配線幅や間隙の決定を容
易にすることができる。
としたので、設計段階における配線幅や間隙の決定を容
易にすることができる。
【００３８】第２の実施の形態 次に、この発明に係る半導体集積回路の第２の実施の形
態について、図２を用いて説明する。
態について、図２を用いて説明する。
【００３９】この実施の形態に係る半導体集積回路も、
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されているものとし、さら
に、最下位階層の回路ブロックにおける平均配線長を
Ｌ、中位階層の回路ブロックにおける平均配線長を２
Ｌ、最上位階層の回路ブロックにおける平均配線長を４
Ｌとする。
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されているものとし、さら
に、最下位階層の回路ブロックにおける平均配線長を
Ｌ、中位階層の回路ブロックにおける平均配線長を２
Ｌ、最上位階層の回路ブロックにおける平均配線長を４
Ｌとする。
【００４０】図２（Ａ）〜（Ｃ）は、この実施の形態に
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
【００４１】図２（Ａ）は、最下位階層の回路ブロック
に設けられた配線パターン２０１，２０２（平均配線長
Ｌ）を示している。
に設けられた配線パターン２０１，２０２（平均配線長
Ｌ）を示している。
【００４２】同図に示したように、この実施の形態で
も、上述の第１の実施の形態の場合と同様、最下位階層
の回路ブロック４２１〜４２４については、配線幅をｔ
L 、間隙をｄとした。また、配線ピッチはｐ（すなわち
ｐ＝ｔL ＋ｄ）とした。従って、遅延時定数はτL ＝Ｒ
(L) Ｃａ(L) 、直流電圧の降下量はΔＶL ＝ＩＲ(L) ク
ロストークはＴ＝αＣｂ(L) （αは比例定数）で与えら
れる。
も、上述の第１の実施の形態の場合と同様、最下位階層
の回路ブロック４２１〜４２４については、配線幅をｔ
L 、間隙をｄとした。また、配線ピッチはｐ（すなわち
ｐ＝ｔL ＋ｄ）とした。従って、遅延時定数はτL ＝Ｒ
(L) Ｃａ(L) 、直流電圧の降下量はΔＶL ＝ＩＲ(L) ク
ロストークはＴ＝αＣｂ(L) （αは比例定数）で与えら
れる。
【００４３】図２（Ｂ）は、中位階層の回路ブロック４
１１〜４１４に設けられた配線パターン２０３，２０４
（平均配線長２Ｌ）を示している。
１１〜４１４に設けられた配線パターン２０３，２０４
（平均配線長２Ｌ）を示している。
【００４４】このように、この実施の形態では、配線パ
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合にも、配線ピッ
チをｐ（すなわち図２（Ａ）の場合と同じ）とし、ま
た、間隙を２1/2 ｄ（すなわち最下位層の場合の２の平
方根倍）とした。従って、配線幅ｔ2Lは、
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合にも、配線ピッ
チをｐ（すなわち図２（Ａ）の場合と同じ）とし、ま
た、間隙を２1/2 ｄ（すなわち最下位層の場合の２の平
方根倍）とした。従って、配線幅ｔ2Lは、
【００４５】
【数１】
【００４６】となる。
【００４７】ここで、上述したように、二本の配線パタ
ーン間の配線間容量は、配線パターンの配線長に比例し
且つ間隙の二乗に反比例する。すなわち、上述の図２
（Ａ）の場合には、配線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（７） となる。これに対して、図２（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり且つ間隙が２1/2 倍で
あるので、これにより、図２（Ｂ）の場合の配線間容量
Ｃｂ(2L)は、 Ｃｂ(2L)∝２Ｌ／（２1/2 ｄ）2 ＝Ｌ／ｄ2 ・・・（８） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図２（Ｂ）の場合のクロストークは、図
２（Ａ）の場合と同様となる。
ーン間の配線間容量は、配線パターンの配線長に比例し
且つ間隙の二乗に反比例する。すなわち、上述の図２
（Ａ）の場合には、配線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（７） となる。これに対して、図２（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり且つ間隙が２1/2 倍で
あるので、これにより、図２（Ｂ）の場合の配線間容量
Ｃｂ(2L)は、 Ｃｂ(2L)∝２Ｌ／（２1/2 ｄ）2 ＝Ｌ／ｄ2 ・・・（８） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図２（Ｂ）の場合のクロストークは、図
２（Ａ）の場合と同様となる。
【００４８】一方、図２（Ｂ）では、配線パターンの配
線抵抗Ｒ(2L)および配線浮遊容量Ｃａ(2L)は、下式
（９）および（１０）で与えられる。そして、これによ
り、図２（Ｂ）の場合の遅延時定数τ2Lは、下式（１
１）で与えられる。すなわち、図２（Ｂ）の場合の遅延
時定数は、図２（Ａ）の場合の４倍となる。
線抵抗Ｒ(2L)および配線浮遊容量Ｃａ(2L)は、下式
（９）および（１０）で与えられる。そして、これによ
り、図２（Ｂ）の場合の遅延時定数τ2Lは、下式（１
１）で与えられる。すなわち、図２（Ｂ）の場合の遅延
時定数は、図２（Ａ）の場合の４倍となる。
【００４９】
【数２】
【００５０】
【数３】
【００５１】
【数４】
【００５２】図２（Ｃ）は、最上位階層の回路ブロック
４０１に設けられた配線パターン２０５，２０６（平均
配線長４Ｌ）を示している。
４０１に設けられた配線パターン２０５，２０６（平均
配線長４Ｌ）を示している。
【００５３】このように、この実施の形態では、配線パ
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線ピッ
チをｐ（すなわち図２（Ａ）の場合と同じ）とし、間隙
を２ｄ（すなわち最下位層の場合の４の平方根倍）とす
る。従って、配線幅ｔ4Lは、
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線ピッ
チをｐ（すなわち図２（Ａ）の場合と同じ）とし、間隙
を２ｄ（すなわち最下位層の場合の４の平方根倍）とす
る。従って、配線幅ｔ4Lは、
【００５４】
【数５】
【００５５】となる。
【００５６】また、図２（Ｃ）では、同図（Ａ）と比較
して平均配線長が４倍であり且つ間隙が２倍であるの
で、これにより、図２（Ｃ）の場合の配線間容量Ｃｂ(4
L)は、 Ｃｂ(4L)∝４Ｌ／（２ｄ）2 ＝Ｌ／ｄ2 ・・・（１３） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図２（Ｃ）の場合のクロストークは、図
２（Ａ）の場合と同様となる。
して平均配線長が４倍であり且つ間隙が２倍であるの
で、これにより、図２（Ｃ）の場合の配線間容量Ｃｂ(4
L)は、 Ｃｂ(4L)∝４Ｌ／（２ｄ）2 ＝Ｌ／ｄ2 ・・・（１３） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図２（Ｃ）の場合のクロストークは、図
２（Ａ）の場合と同様となる。
【００５７】一方、図２（Ｃ）では、配線パターンの配
線抵抗Ｒ(4L)および配線浮遊容量Ｃａ(4L)は、下式（１
４）および（１５）で与えられる。そして、これによ
り、図２（Ｃ）の場合の遅延時定数τ4Lは、下式（１
６）で与えられる。すなわち、図２（Ｃ）の場合の遅延
時定数は、図２（Ａ）の場合の１６倍となる。
線抵抗Ｒ(4L)および配線浮遊容量Ｃａ(4L)は、下式（１
４）および（１５）で与えられる。そして、これによ
り、図２（Ｃ）の場合の遅延時定数τ4Lは、下式（１
６）で与えられる。すなわち、図２（Ｃ）の場合の遅延
時定数は、図２（Ａ）の場合の１６倍となる。
【００５８】
【数６】
【００５９】
【数７】
【００６０】
【数８】
【００６１】このように、この実施の形態によれば、各
階層の回路ブロックにおける平均配線長が異なる値とな
っても、配線ピッチを増大させることなくクロストーク
を一定にすることができる。また、平均配線長の増加に
伴う遅延時定数の増加量は、従来と同一に抑えることが
できる。但し、配線抵抗は増大するので、回路素子の直
流入力抵抗が大きいＭＯＳ系の半導体集積回路に適して
いる。
階層の回路ブロックにおける平均配線長が異なる値とな
っても、配線ピッチを増大させることなくクロストーク
を一定にすることができる。また、平均配線長の増加に
伴う遅延時定数の増加量は、従来と同一に抑えることが
できる。但し、配線抵抗は増大するので、回路素子の直
流入力抵抗が大きいＭＯＳ系の半導体集積回路に適して
いる。
【００６２】また、各回路ブロックごとに配線パターン
の配線幅あるいは間隙の大きさを決定することとしたの
で配線効率の劣化を抑制することができる点、および、
配線長の算出を回路ブロック単位としたので設計段階に
おける配線幅や間隙の決定を容易にすることができる点
は、上述の第１の実施の形態の場合と同様である。
の配線幅あるいは間隙の大きさを決定することとしたの
で配線効率の劣化を抑制することができる点、および、
配線長の算出を回路ブロック単位としたので設計段階に
おける配線幅や間隙の決定を容易にすることができる点
は、上述の第１の実施の形態の場合と同様である。
【００６３】第３の実施の形態 次に、この発明に係る半導体集積回路の第３の実施の形
態について、図３を用いて説明する。
態について、図３を用いて説明する。
【００６４】この実施の形態に係る半導体集積回路も、
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されているものとし、さら
に、最下位階層の回路ブロックにおける平均配線長を
Ｌ、中位階層の回路ブロックにおける平均配線長を２
Ｌ、最上位階層の回路ブロックにおける平均配線長を４
Ｌとする。
図４に示した従来の半導体集積回路と同様、半導体集積
回路は最上位階層の回路ブロック４０１と、中位階層の
回路ブロック４１１〜４１４と、最下位階層の回路ブロ
ック４２１〜４２４に分割されているものとし、さら
に、最下位階層の回路ブロックにおける平均配線長を
Ｌ、中位階層の回路ブロックにおける平均配線長を２
Ｌ、最上位階層の回路ブロックにおける平均配線長を４
Ｌとする。
【００６５】この実施の形態は、配線幅は平均配線長の
長さに応じて変更せず、配線層数を増やすこととした点
が、上述の各実施の形態と異なる。
長さに応じて変更せず、配線層数を増やすこととした点
が、上述の各実施の形態と異なる。
【００６６】図３（Ａ）〜（Ｃ）は、この実施の形態に
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
おける配線パターンの各階層における平均配線長と配線
幅および間隙との関係を説明するための概念図である。
【００６７】図３（Ａ）は、最下位階層の回路ブロック
に設けられた配線パターン３０１，３０２（平均配線長
Ｌ）を示している。
に設けられた配線パターン３０１，３０２（平均配線長
Ｌ）を示している。
【００６８】この実施の形態でも、上述の第１の実施の
形態の場合と同様、最下位階層の回路ブロック４２１〜
４２４については、配線幅をｔ、間隙をｄとした。ま
た、配線層数は一層とした。このとき、遅延時定数はτ
＝Ｒ(L) Ｃａ(L) 、直流電圧の降下量はΔＶL ＝ＩＲ
(L) クロストークはＴ＝αＣｂ(L) （αは比例定数）で
与えられる。
形態の場合と同様、最下位階層の回路ブロック４２１〜
４２４については、配線幅をｔ、間隙をｄとした。ま
た、配線層数は一層とした。このとき、遅延時定数はτ
＝Ｒ(L) Ｃａ(L) 、直流電圧の降下量はΔＶL ＝ＩＲ
(L) クロストークはＴ＝αＣｂ(L) （αは比例定数）で
与えられる。
【００６９】また、図３（Ｂ）は、中位階層の回路ブロ
ック４１１〜４１４に設けられた配線パターン３０３，
３０４（平均配線長２Ｌ）を示している。
ック４１１〜４１４に設けられた配線パターン３０３，
３０４（平均配線長２Ｌ）を示している。
【００７０】このように、この実施の形態では、配線パ
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合には、配線層数
を二層とし、且つ、配線パターンの間隙を２ｄ（すなわ
ち最下位層の場合の２倍）とする。
ターンの平均配線長が２Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の２倍）である場合には、配線層数
を二層とし、且つ、配線パターンの間隙を２ｄ（すなわ
ち最下位層の場合の２倍）とする。
【００７１】そして、配線層数を二層としたことによ
り、配線抵抗の平均値をＲ(2L)＝Ｒ(L) （すなわち最下
位階層の配線パターンの場合と同じ値）にすることがで
きる。従って、直流電圧の降下量ΔＶ2Lを、 ΔＶ2L＝ＩＲ(L) （＝ΔＶL ）・・・（１７） とすることができる。すなわち、図３（Ｂ）の場合の直
流電圧の降下量は、図３（Ａ）の場合と同様となる。
り、配線抵抗の平均値をＲ(2L)＝Ｒ(L) （すなわち最下
位階層の配線パターンの場合と同じ値）にすることがで
きる。従って、直流電圧の降下量ΔＶ2Lを、 ΔＶ2L＝ＩＲ(L) （＝ΔＶL ）・・・（１７） とすることができる。すなわち、図３（Ｂ）の場合の直
流電圧の降下量は、図３（Ａ）の場合と同様となる。
【００７２】また、上述したように、二本の配線パター
ン間の配線間容量は、配線パターンの配線長に比例し且
つ間隙の二乗に反比例する。すなわち、上述の図３
（Ａ）の場合には、配線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（１８） となる。これに対して、図３（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり、配線層数が２倍であ
り且つ間隙が２倍であるので、これにより、図３（Ｂ）
の場合の配線間容量Ｃｂ(2L)は、 Ｃｂ(2L)∝２×｛２Ｌ／（２ｄ）2 ｝＝Ｌ／ｄ2 ・・・（１９） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図３（Ｂ）の場合のクロストークは、図
３（Ａ）の場合と同様となる。
ン間の配線間容量は、配線パターンの配線長に比例し且
つ間隙の二乗に反比例する。すなわち、上述の図３
（Ａ）の場合には、配線間容量Ｃｂ(L) は、 Ｃｂ(L) ∝Ｌ／ｄ2 ・・・（１８） となる。これに対して、図３（Ｂ）では、同図（Ａ）と
比較して平均配線長が２倍であり、配線層数が２倍であ
り且つ間隙が２倍であるので、これにより、図３（Ｂ）
の場合の配線間容量Ｃｂ(2L)は、 Ｃｂ(2L)∝２×｛２Ｌ／（２ｄ）2 ｝＝Ｌ／ｄ2 ・・・（１９） となる。すなわち、Ｃｂ(2L)＝Ｃｂ(L) とすることがで
きる。従って、図３（Ｂ）の場合のクロストークは、図
３（Ａ）の場合と同様となる。
【００７３】一方、図３（Ｂ）では、平均配線長が図３
（Ａ）の場合の２倍となることより、配線浮遊容量はＣ
ａ(2L)＝２Ｃａ(L) となる。従って、図３（Ｂ）の場合
の遅延時定数はτ2L＝ＲＣａ(2L)＝２ＲＣａ(L) とな
る。すなわち、図３（Ｂ）の場合の遅延時定数は、図３
（Ａ）の場合の２倍となる。
（Ａ）の場合の２倍となることより、配線浮遊容量はＣ
ａ(2L)＝２Ｃａ(L) となる。従って、図３（Ｂ）の場合
の遅延時定数はτ2L＝ＲＣａ(2L)＝２ＲＣａ(L) とな
る。すなわち、図３（Ｂ）の場合の遅延時定数は、図３
（Ａ）の場合の２倍となる。
【００７４】図３（Ｃ）は、最上位階層の回路ブロック
４０１に設けられた配線パターン３０５，３０６（平均
配線長４Ｌ）を示している。
４０１に設けられた配線パターン３０５，３０６（平均
配線長４Ｌ）を示している。
【００７５】このように、この実施の形態では、配線パ
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線層数
を四層とし、且つ、間隙を４ｄ（すなわち最下位層の場
合の４倍）とする。
ターンの平均配線長が４Ｌ（すなわち最下位層の回路ブ
ロックの平均配線長の４倍）である場合には、配線層数
を四層とし、且つ、間隙を４ｄ（すなわち最下位層の場
合の４倍）とする。
【００７６】そして、配線層数を四層としたことによ
り、配線抵抗の平均値をＲ(4L)＝Ｒ(L) （すなわち最下
位階層の配線パターンの場合と同じ値）にすることがで
きる。従って、直流電圧の降下量ΔＶ4Lを、 ΔＶ4L＝ＩＲ(L) （＝ΔＶL ）・・・（２０） とすることができる。すなわち、図３（Ｃ）の場合の直
流電圧の降下量は、図３（Ａ）の場合と同様となる。
り、配線抵抗の平均値をＲ(4L)＝Ｒ(L) （すなわち最下
位階層の配線パターンの場合と同じ値）にすることがで
きる。従って、直流電圧の降下量ΔＶ4Lを、 ΔＶ4L＝ＩＲ(L) （＝ΔＶL ）・・・（２０） とすることができる。すなわち、図３（Ｃ）の場合の直
流電圧の降下量は、図３（Ａ）の場合と同様となる。
【００７７】また、図３（Ｃ）では、同図（Ａ）と比較
して平均配線長が４倍であり、配線層数が４倍であり且
つ間隙が４倍であるので、これにより、図３（Ｃ）の場
合の配線間容量Ｃｂ(4L)は、 Ｃｂ(4L)∝４×｛４Ｌ／（４ｄ）2 ｝＝Ｌ／ｄ2 ・・・（２１） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図３（Ｃ）の場合のクロストークは、図
３（Ａ）の場合と同様となる。
して平均配線長が４倍であり、配線層数が４倍であり且
つ間隙が４倍であるので、これにより、図３（Ｃ）の場
合の配線間容量Ｃｂ(4L)は、 Ｃｂ(4L)∝４×｛４Ｌ／（４ｄ）2 ｝＝Ｌ／ｄ2 ・・・（２１） となる。すなわち、Ｃｂ(4L)＝Ｃｂ(L) とすることがで
きる。従って、図３（Ｃ）の場合のクロストークは、図
３（Ａ）の場合と同様となる。
【００７８】一方、図３（Ｃ）では、平均配線長および
配線層数がともに図３（Ａ）の場合の４倍となることよ
り、配線浮遊容量はＣａ(4L)＝４Ｃａ(L) となる。従っ
て、図３（Ｃ）の場合の遅延時定数はτ4L＝ＲＣａ(4L)
＝４ＲＣａ(L) となる。すなわち、図３（Ｃ）の場合の
遅延時定数は、図３（Ａ）の場合の４倍となる。
配線層数がともに図３（Ａ）の場合の４倍となることよ
り、配線浮遊容量はＣａ(4L)＝４Ｃａ(L) となる。従っ
て、図３（Ｃ）の場合の遅延時定数はτ4L＝ＲＣａ(4L)
＝４ＲＣａ(L) となる。すなわち、図３（Ｃ）の場合の
遅延時定数は、図３（Ａ）の場合の４倍となる。
【００７９】このように、この実施の形態によれば、各
階層の回路ブロックにおける平均配線長が異なる値とな
っても、クロストークおよび直流電圧の降下量を一定に
することができる。また、平均配線長の増加に伴う遅延
時定数の増加量は、従来の場合や上述の各実施の形態の
場合よりも低減することができる。
階層の回路ブロックにおける平均配線長が異なる値とな
っても、クロストークおよび直流電圧の降下量を一定に
することができる。また、平均配線長の増加に伴う遅延
時定数の増加量は、従来の場合や上述の各実施の形態の
場合よりも低減することができる。
【００８０】また、各回路ブロックごとに配線パターン
の配線幅あるいは間隙の大きさを決定することとしたの
で配線効率の劣化を抑制することができる点、および、
配線長の算出を回路ブロック単位としたので設計段階に
おける配線幅や間隙の決定を容易にすることができる点
は、上述の各実施の形態の場合と同様である。
の配線幅あるいは間隙の大きさを決定することとしたの
で配線効率の劣化を抑制することができる点、および、
配線長の算出を回路ブロック単位としたので設計段階に
おける配線幅や間隙の決定を容易にすることができる点
は、上述の各実施の形態の場合と同様である。
【００８１】
【発明の効果】以上詳細に説明したように、この発明に
よれば、配線パターンの配線長が長くなっても信号遅延
やクロストーク等が増大することのない半導体集積回路
を提供することができる。
よれば、配線パターンの配線長が長くなっても信号遅延
やクロストーク等が増大することのない半導体集積回路
を提供することができる。
【図１】第１の実施の形態に係る半導体集積回路の構造
を概念的に示す平面図である。
を概念的に示す平面図である。
【図２】第２の実施の形態に係る半導体集積回路の構造
を概念的に示す平面図である。
を概念的に示す平面図である。
【図３】第３の実施の形態に係る半導体集積回路の構造
を概念的に示す平面図である。
を概念的に示す平面図である。
【図４】従来の半導体集積回路の構造を概念的に示す平
面図である。
面図である。
【図５】従来の半導体集積回路の構造を概念的に示す平
面図である。
面図である。
１０１〜１０６，２０１〜２０６，３０１〜３０６ 配
線パターン ４０１ 最上位階層の回路ブロック ４１１，４１２，４１３，４１４ 中位階層の回路ブロ
ック ４２１，４２２，４２３，４２４ 最下位階層の回路ブ
ロック
線パターン ４０１ 最上位階層の回路ブロック ４１１，４１２，４１３，４１４ 中位階層の回路ブロ
ック ４２１，４２２，４２３，４２４ 最下位階層の回路ブ
ロック
Claims (6)
- 【請求項１】 複数段階の階層構造からなる回路ブロッ
クを構成する半導体集積回路において、 前記回路ブロックの各階層に属する配線パターンの配線
幅または間隙の少なくとも一方を、これらの各階層の前
記回路ブロックごとに算出された平均配線長に応じて増
大させたことを特徴とする半導体集積回路。 - 【請求項２】 前記配線パターンの前記配線幅を前記回
路ブロックの各階層ごとに算出された前記平均配線長に
比例させて増大させたことを特徴とする請求項１に記載
の半導体集積回路。 - 【請求項３】 前記配線幅が、複数層にわたって形成さ
れた複数の配線パターンの配線幅の和であることを特徴
とする請求項２に記載の半導体集積回路。 - 【請求項４】 前記配線パターンの前記間隙を前記回路
ブロックの各階層ごとに算出された前記平均配線長の平
方根に比例させて増大させたことを特徴とする請求項１
〜３のいずれかに記載の半導体集積回路。 - 【請求項５】 前記配線パターンのピッチを一定にし、
且つ、前記間隙の増大量に応じて前記配線幅を減少させ
たことを特徴とする請求項４に記載の半導体集積回路。 - 【請求項６】 前記配線パターンの前記間隙を前記回路
ブロックの各階層ごとに算出された前記平均配線長に比
例させて増大させたことを特徴とする請求項１〜３のい
ずれかに記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10595897A JPH10303304A (ja) | 1997-04-23 | 1997-04-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10595897A JPH10303304A (ja) | 1997-04-23 | 1997-04-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303304A true JPH10303304A (ja) | 1998-11-13 |
Family
ID=14421329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10595897A Pending JPH10303304A (ja) | 1997-04-23 | 1997-04-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303304A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316596C (zh) * | 2003-08-25 | 2007-05-16 | 松下电器产业株式会社 | 布线图形产生方法 |
| US10529766B2 (en) | 2017-04-24 | 2020-01-07 | Canon Kabushiki Kaisha | Camera and solid-state image sensor that includes a wiring structure with an electrically conductive pattern having plural primary and auxiliary lines arranged on a semiconductor substrate |
-
1997
- 1997-04-23 JP JP10595897A patent/JPH10303304A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316596C (zh) * | 2003-08-25 | 2007-05-16 | 松下电器产业株式会社 | 布线图形产生方法 |
| US10529766B2 (en) | 2017-04-24 | 2020-01-07 | Canon Kabushiki Kaisha | Camera and solid-state image sensor that includes a wiring structure with an electrically conductive pattern having plural primary and auxiliary lines arranged on a semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943129B2 (en) | Interconnection structure and method for designing the same | |
| US6437431B1 (en) | Die power distribution system | |
| CN100401511C (zh) | 集成电路及集成电路的电连接再选路方法 | |
| KR100394255B1 (ko) | 반도체 장치의 배선 구조 | |
| JPS60263491A (ja) | 配線相互接続構造体 | |
| JP2001127162A (ja) | 半導体集積回路 | |
| JPH10303304A (ja) | 半導体集積回路 | |
| JPH0613590A (ja) | 半導体集積回路装置 | |
| KR100718173B1 (ko) | 배선 설계 방법 | |
| JP3117686B2 (ja) | Ｌｓｉ回路パターンの設計方法 | |
| US6946692B1 (en) | Interconnection utilizing diagonal routing | |
| Schoellkopf | Impact of interconnect performances on circuit design | |
| JP2991692B2 (ja) | Ｌｓｉ回路パターンの設計方法 | |
| US5296742A (en) | Multilayered integrated circuit chip wiring arrangement | |
| JPH0951037A (ja) | 半導体集積回路配線方法及び半導体集積回路 | |
| US5888893A (en) | Process for arranging printed conductors on the surface of a semiconductor component | |
| JPH033255A (ja) | 半導体集積回路装置 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPH0153512B2 (ja) | ||
| JPH10275862A (ja) | クロック・ツリー構造 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JP2001189386A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2003158191A (ja) | 重み付け容量回路 | |
| JP2877003B2 (ja) | 自動配線経路決定方法 | |
| JPH08287136A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Effective date: 20040827 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041012 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20041126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060227 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060421 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |