KR20010009697A - 차폐선을 구비한 반도체 집적회로 - Google Patents

차폐선을 구비한 반도체 집적회로 Download PDF

Info

Publication number
KR20010009697A
KR20010009697A KR1019990028210A KR19990028210A KR20010009697A KR 20010009697 A KR20010009697 A KR 20010009697A KR 1019990028210 A KR1019990028210 A KR 1019990028210A KR 19990028210 A KR19990028210 A KR 19990028210A KR 20010009697 A KR20010009697 A KR 20010009697A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
memory cell
signal line
shielding
Prior art date
Application number
KR1019990028210A
Other languages
English (en)
Inventor
박찬종
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990028210A priority Critical patent/KR20010009697A/ko
Priority to US09/514,744 priority patent/US6285573B1/en
Publication of KR20010009697A publication Critical patent/KR20010009697A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

차폐선을 구비한 반도체 집적회로가 제공된다. 반도체 집적회로는, 메모리 셀에 커패시터를 사용하는 반도체 집적회로에 있어서, 복수의 신호선을 구비하며 제1신호선과 제2신호선 사이에 메모리 셀 커패시터 인가전압원의 전압이 인가되는 메모리 셀 커패시터들의 공통단자에 연결된 차폐선을 포함하여, 효율적으로 신호선들을 차폐함으로써 동작 특성이 우수한 이점이 있다.

Description

차폐선을 구비한 반도체 집적회로{Semiconductor integrated circuit having shield wire}
본 발명은 반도체 집적회로에 관한 것으로, 특히 차폐선을 구비한 반도체 집적회로에 관한 것이다.
시스템이 점차 고속화됨에 따라 반도체 집적회로의 데이터 처리속도를 향상시키려는 연구가 활발히 진행되고 있다. 한편, 데이터 처리 속도가 증가함에 따라 반도체 집적회로 내에 존재하는 신호선들간의 간섭 또는 회로 동작시 발생하는 노이즈 등이 점차 증가하여 이를 적절히 중요 신호선으로부터 차폐하는 것이 반도체 집적회로의 고속 동작시 동작 마진의 확보를 위해 필요하다.
도 1은 종래의 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면으로, 차폐하고자 하는 인접한 신호선들(14, 16)은 외부 전압원(10) 또는 접지(미도시)에 연결된 차폐선(12)에 의해 서로 분리된다.
도 2는 종래의 차폐선을 구비한 반도체 집적회로에서의 다른 신호선 차폐를 나타내는 도면으로, 신호선(24)의 일단이 디커플링 커패시터(22)의 일단에 연결되고, 디커플링 커패시터(22)의 다른 단은 외부 전압원(20) 또는 접지에 연결된다. 도 2에서 신호선(24)으로 유입되는 노이즈 성분은 디커플링 커패시터(22)를 통해 외부 전압원(20) 또는 접지로 흡수된다.
그런데, 외부로부터 공급되는 접지 또는 외부 전압원의 전압은 반도체 집적회로의 동작시 발생하는 동작전류에 의하여 변동이 발생할 수 있다. 이 경우 도 1 및 도 2에 도시된 종래의 차폐선을 구비한 반도체 집적회로에서는, 외부로부터 공급되는 전압의 변동으로 인해 차폐할 신호선(14, 16, 24)에 노이즈가 발생하여 반도체 집적회로의 동작 마진의 감소를 야기하거나, 심한 경우 반도체 집적회로의 오동작을 일으킬 수 있는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 효율적으로 신호선들을 차폐하여 반도체 집적회로의 동작 특성을 개선할 수 있는 차폐선을 구비한 반도체 집적회로를 제공하는 것이다.
도 1 및 도 2는 종래의 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면이다.
도 4는 도 3에 도시된 차폐선의 다른 배치형태를 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 의한 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면이다.
상기 과제를 이루기 위하여 본 발명에 의한 차폐선을 구비한 반도체 집적회로는, 복수의 신호선을 구비하며 메모리 셀에 커패시터를 사용하는 반도체 집적회로에 있어서, 제1신호선과 상기 제1신호선에 인접한 제2신호선 사이에 메모리 셀 커패시터 인가전압원의 전압이 인가되는 상기 메모리 셀 커패시터들의 공통단자에 연결된 차폐선을 포함한다.
상기 메모리 셀 커패시터들의 공통 단자의 전위는 외부전압원의 전위와 다른 것이 바람직하다.
또한, 상기 차폐선은 도전성 물질로 된 것이 바람직하다.
또한, 상기 과제를 이루기 위하여 본 발명에 의한 메모리 셀 커패시터 인가전압원을 사용하는 차폐선을 구비한 반도체 집적회로는, 하나 이상의 신호선을 구비하며 메모리 셀에 커패시터를 사용하는 반도체 집적회로에 있어서, 일단이 상기 신호선에 연결되고 다른 단은 메모리 셀 커패시터 인가전압원의 전압이 인가되는 상기 메모리 셀 커패시터들의 공통단자에 연결되는 커패시터 수단을 포함한다.
또한, 상기 메모리 셀 커패시터들의 공통 단자의 전위는 외부전압원의 전위와 다른 것이 바람직하다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예에 의한 차폐선을 구비한 반도체 집적회로에 대해 상세히 설명하기로 한다.
본 발명은 종래의 차폐선에 전압을 공급하는 전원공급수단으로서, 반도체 집적회로의 외부전압원의 전압을 반도체 집적회로의 내부에 분산시키는 전원전압원 또는 접지전압원을 사용하지 않고, 반도체 집적회로의 내부에서 회로를 통하여 전압을 발생시켜 메모리 셀 커패시터들의 공통 단자에 공급하는 메모리 셀 커패시터 인가전압원을 사용하는 것으로, 차폐선에 메모리 셀 커패시터 인가전압원의 전압(Vp)을 공급한다.
도 3은 본 발명의 실시예에 의한 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면으로서, 제1신호선(36)과 제1신호선(36)에 인접한 제2신호선(38) 사이에 차폐선(34)이 구비되며, 차폐선(34)의 일단은 메모리 셀 커패시터 인가전압원(32)의 전압(Vp)이 인가되는 메모리 셀 어레이(30)에 있는 메모리 셀 커패시터들(C)의 공통단자(CN)에 연결된다. 메모리 셀 커패시터들(C)의 공통 단자(CN)의 전위는 외부전압원의 전위와 다를 수 있다.
통상적으로, 다이내믹 랜덤 액세스 메모리(DRAM)의 셀 커패시터들의 총 커패시턴스는, 메모리 셀의 개수×메모리셀 용량×0.1 정도가 되는데, 64M DRAM의 경우에는 약 128nF(64M×20fF×0.1)가 된다. 이 값은 외부전원의 전압레벨의 변동을 억제하기 위해 반도체 집적회로 내에 삽입하는 디커플링 커패시터의 커패시턴스 값이 통상적으로 10nF 정도인데 비해 열배정도 큰 값이다. 따라서, 반도체 집적회로의 동작시 동작전류가 흐를 때 발생하는 전압변동은 메모리 셀 커패시터 인가전압원(32)의 전압(Vp)의 경우 외부전원 변동의 십분의 일 정도 밖에 되지 않기 때문에, 메모리 셀 커패시터 인가전압원(32)의 전압변동은 차폐할 신호선(34)에 거의 영향을 끼치지 않는다. 따라서, 차폐할 신호선의 신호를 인접한 신호선의 신호로부터 효과적으로 보호할 수 있다.
도 4는 차폐선의 다른 배치형태를 설명하기 위한 도면으로, 제1신호선(42)을 같은 평면상의 제2신호선(40) 및 제3신호선(44)으로부터 차폐하기 위한 차폐선(41, 43)을 구비하며, 또한, 제1신호선(42)을 하부층에 있는 제4신호선(48)으로부터 차폐하기 위한 차폐선(47)을 구비한다. 한편, 차폐선(41, 43)은 콘택홀(45, 46)에 의해 서로 연결된다.
도 5는 본 발명의 다른 실시예에 의한 차폐선을 구비한 반도체 집적회로에서의 신호선 차폐를 나타내는 도면으로, 디커플링 커패시터(54)의 일단이 차폐하고자 하는 신호선(56)에 연결되고, 디커플링 커패시터(54)의 다른 단은 메모리 셀 커패시터 인가전압원(32)의 전압(Vp)이 인가되는 메모리 셀 어레이(30)의 메모리 셀 커패시터들(C)의 공통단자(CN)에 연결된다. 따라서, 반도체 집적회로의 동작시 동작전류가 흐를 때 발생하는 전압변동은 메모리 셀 커패시터 인가전압원(32)의 전압(Vp)의 경우 외부전원 변동의 십분의 일 정도 밖에 되지 않기 때문에, 메모리 셀 커패시터 인가전압원(32)의 전압변동은 차폐할 신호선(56)에 거의 영향을 끼치지 않는다. 따라서, 차폐할 신호선(56)으로 유입되는 노이즈 성분을 효과적으로 제거할 수 있다.
도 5에서 디커플링 커패시터(54)로는 NMOS 커패시터, PMOS 커패시터 또는 공핍형 MOS 커패시터를 사용하는 것이 바람직하다. 한편, 메모리 셀 커패시터 인가전압원(32)의 전압(Vp)은 소정의 양전압이므로, 공핍형 MOS 커패시터를 디커플링 커패시터(54)로서 사용하면, 항상 일정한 차폐 특성을 얻을 수 있다. 왜냐하면, 공핍형 MOS 트랜지스터는 임계 전압이 음전압이어서, 양전압에서는 커패시턴스 값이 감소하지 않고 일정하기 때문이다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 의한 차폐선을 구비한 반도체 집적회로는, 효율적으로 신호선들을 차폐하여 동작 특성이 우수한 이점이 있다.

Claims (10)

  1. 복수의 신호선을 구비하며 메모리 셀에 커패시터를 사용하는 반도체 집적회로에 있어서,
    제1신호선과 상기 제1신호선에 인접한 제2신호선 사이에 메모리 셀 커패시터 인가전압원의 전압이 인가되는 메모리 셀 커패시터들의 공통단자에 연결된 차폐선을 포함하는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 메모리 셀 커패시터들의 공통 단자의 전위는 외부전압원의 전위와 다른 것을 특징으로 하는 반도체 집적회로.
  3. 제 1 항에 있어서, 상기 차폐선은 차폐하고자 하는 신호선들 사이에 위치하는 것을 특징으로 하는 반도체 집적회로.
  4. 제 1 항에 있어서, 상기 차폐선은 차폐하고자 하는 신호선의 좌우에 위치하는 것을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서, 상기 차폐선은 차폐하고자 하는 신호선의 상하층에 위치하는 것을 특징으로 하는 반도체 집적회로.
  6. 제 1 항에 있어서, 상기 차폐선은 차폐하고자 하는 신호선의 좌우와 상하층에 위치하며 상기 차폐선은 서로 연결되는 것을 특징으로 하는 반도체 집적회로.
  7. 제 1 항에 있어서, 상기 차폐선은 도전성 물질로 된 것을 특징으로 하는 반도체 집적회로.
  8. 하나 이상의 신호선을 구비하며 메모리 셀에 커패시터를 사용하는 반도체 집적회로에 있어서,
    일단이 상기 신호선에 연결되고 다른 단은 메모리 셀 커패시터 인가전압원의 전압이 인가되는 메모리 셀 커패시터들의 공통단자에 연결되는 커패시터 수단을 포함하는 것을 특징으로 하는 반도체 집적회로.
  9. 제 8 항에 있어서, 상기 메모리 셀 커패시터들의 공통 단자의 전위는 외부전압원의 전위와 다른 것을 특징으로 하는 반도체 집적회로.
  10. 제 9 항에 있어서, 상기 커패시터 수단은 MOS 커패시터인 것을 특징으로 하는 반도체 집적회로.
KR1019990028210A 1999-07-13 1999-07-13 차폐선을 구비한 반도체 집적회로 KR20010009697A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990028210A KR20010009697A (ko) 1999-07-13 1999-07-13 차폐선을 구비한 반도체 집적회로
US09/514,744 US6285573B1 (en) 1999-07-13 2000-02-28 Semiconductor integrated circuit having shield wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028210A KR20010009697A (ko) 1999-07-13 1999-07-13 차폐선을 구비한 반도체 집적회로

Publications (1)

Publication Number Publication Date
KR20010009697A true KR20010009697A (ko) 2001-02-05

Family

ID=19601331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028210A KR20010009697A (ko) 1999-07-13 1999-07-13 차폐선을 구비한 반도체 집적회로

Country Status (2)

Country Link
US (1) US6285573B1 (ko)
KR (1) KR20010009697A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345385A (ja) * 2000-06-02 2001-12-14 Nec Corp 半導体集積回路の配線方法
JP4942239B2 (ja) * 2000-07-27 2012-05-30 ルネサスエレクトロニクス株式会社 シールド回路設計装置およびシールド回路設計方法
JP4110917B2 (ja) * 2002-10-21 2008-07-02 株式会社デンソー 電子制御装置
US7088009B2 (en) * 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
US7215151B2 (en) * 2005-07-22 2007-05-08 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-stage light emitting diode driver circuit
US9331026B1 (en) 2014-05-09 2016-05-03 Altera Corporation Methods and apparatus for fabricating capacitor structures with a terminal shield
US10032496B1 (en) 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
US10163480B1 (en) 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10950277B1 (en) 2019-10-18 2021-03-16 Micron Technology, Inc. Signal line layouts including shields, and related methods, devices, and systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514749A (en) 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
JPH021928A (ja) 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
JPH07131471A (ja) * 1993-03-19 1995-05-19 Hitachi Ltd 信号伝送方法と信号伝送回路及びそれを用いた情報処理システム
JP2833522B2 (ja) * 1995-04-27 1998-12-09 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
US6285573B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
US5373476A (en) Highly integrated semiconductor memory device with triple well structure
KR960002094B1 (ko) 입력보호회로를 갖춘 반도체장치
US8767404B2 (en) Decoupling capacitor circuitry
US8350409B2 (en) Semiconductor device and information processing apparatus using the same
US6239614B1 (en) Semiconductor integrated circuit device
KR20010009697A (ko) 차폐선을 구비한 반도체 집적회로
US20040042309A1 (en) Isolation device over field in a memory device
JP3374912B2 (ja) 半導体集積回路及びその製造方法
EP0081368B1 (en) A semiconductor memory device
US5343352A (en) Integrated circuit having two circuit blocks energized through different power supply systems
EP0079775B1 (en) Protection against erroneous signal generation in semiconductor devices
JPH08321586A (ja) 集積半導体回路
US6507511B1 (en) Secure and dense SRAM cells in EDRAM technology
KR20000052484A (ko) 더미 사진 식각 패턴을 사용하는 금속 산화 반도체 커패시터
US9276500B2 (en) Reservoir capacitor and semiconductor device including the same
US5670815A (en) Layout for noise reduction on a reference voltage
JP2645142B2 (ja) ダイナミック型ランダムアクセスメモリ
KR940008132B1 (ko) 신호선간의 잡음을 억제하는 메모리 소자
KR970005691B1 (ko) 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩
US5557235A (en) Semiconductor device comprising a grounding pad near a reference signal pad and a capacitor between the pads
KR920003443B1 (ko) 반도체장치
US10083954B2 (en) Semiconductor device and system including the same
KR100532451B1 (ko) 승압 전압이 인가되는 노드의 전압 강하를 방지하는구조를 가지는 반도체 메모리 장치
KR0163459B1 (ko) 3개의 전원 공급선을 갖는 출력 회로
US5875089A (en) Input protection circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020321

Effective date: 20031031