CN109842989B - 高速电路及其高速差分线结构 - Google Patents

高速电路及其高速差分线结构 Download PDF

Info

Publication number
CN109842989B
CN109842989B CN201810442019.XA CN201810442019A CN109842989B CN 109842989 B CN109842989 B CN 109842989B CN 201810442019 A CN201810442019 A CN 201810442019A CN 109842989 B CN109842989 B CN 109842989B
Authority
CN
China
Prior art keywords
void
line
ground plane
differential
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810442019.XA
Other languages
English (en)
Other versions
CN109842989A (zh
Inventor
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN109842989A publication Critical patent/CN109842989A/zh
Application granted granted Critical
Publication of CN109842989B publication Critical patent/CN109842989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/732—Printed circuits being in the same plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种高速电路及其高速差分线结构，该差分线结构包含第一线路和平行的第二线路。印刷电路板具有上表面和相对的下表面。所述线路形成于上表面上。所述结构包含接地平面层，其具有上层与印刷电路板的相对的下表面接触。第一空部形成于接地平面层的上层上并位于第一线路的一侧。第二空部形成于接地平面层的上层上并位于第二线路的一侧。第二空部的长度根据目标辐射频率决定。第三空部形成于接地平面层上并连接第一空部和第二空部。

Description

高速电路及其高速差分线结构
技术领域
本发明是有关于一种高速差分线。特别是有关于一种具有返回路径以降低辐射干扰的高速差分线。
背景技术
高速差分信号线被广泛地用在服务器/存储器产品设计中。许多服务器/存储器产品包含设有用于电子装置的不同印刷电路板的机架。印刷电路板包含各式各样的信号线以提供信号给电路板上的装置。信号线通常以差分线对的方式安排成一特定信号线。这种在印刷电路板上的差分线具有不同的模式，包含：差分模式、共同模式、以及在传输期间介于差分信号间的转换模式。由于越来越多产品应用需要在不同电路板之间或是在电路板和电缆线之间进行差分信号转换，共同模式能量会通过连接器经由这些转换辐射到机架里的孔洞。共同模式能量会在这两个差分线上产生信号，因此共同模式能量会产生噪声而干扰经由这些线路传输的信号并产生干扰问题。
图1是绘示一种印刷电路板12上的现有的返回电流电路线10的示意图。印刷电路板12贴附在接地平面层14上。电流电路线10包含两个差分线22和24于印刷电路板12的表面20上。接地平面层14接触印刷电路板12的相对的表面。箭头30显示在差分线22里的流入电流。箭头32显示差分线24里的感应电流。箭头34显示产生位于差分线22下方的接地表面层14里的返回电流。如图1所示，共同模式能量是通过箭头30表示的流入电流减去耦合项所产生。
图2是绘示来自服务器机架里的信号的电子信号干扰的曲线图。服务器机架包含具有类似如图1所示的差分线的电路板。服务器机架包含多个电路板。不同电路板之间的转换允许共同模式能量经由机架的孔洞辐射。曲线50是指于FCC Class A的数位装置里的走线可允许的噪声，而曲线60是指FCC Class A-AV的装置里的系统可允许的噪声。如图所示，现代的Class A-AV装置可允许的噪声更低。尖峰80是指于接近8GHz的频率下无法接受的噪声辐射，其是由例示的系统(例如服务器机架)产生。
为了减少共同模式能量造成的辐射，线路需要设计以降低共同模式能量并维持差分线的所有能量。差分线还需要允许不同形状的返回路径以降低共同模式能量。返回路径还需要决定多少长度以产生干扰抵消于特定频率的噪声。
发明内容
本发明的一态样是一种高速电路。高速电路包含印刷电路板，其具有第一表面和相对的第二表面。接地平面层，其具有第一表面与该印刷电路板的第二表面接触。一对第一和第二差分线位于印刷电路板的第一表面上。所述差分线传递电子信号。第一空部位于接地平面层的第一表面上。第一空部邻近于第一差分线。第二空部位于接地平面层的第一表面上。第二空部位邻近于第二差分线。第三空部形成于接地平面层的第一表面上。第三空部连接第一空部和第二空部。
本发明的另一态样是一种产生低干扰的差分线的方法。第一差分线和第二差分线形成在印刷电路板的第一表面上。第一空部形成于连接该印刷电路板的第二表面的接地平面层上，第一空部邻近于第一差分线。第二表面相对于第一表面。第二空部的长度是根据目标辐射频率决定。具有决定的长度的第二空部形成于接地平面层上。第二空部邻近于第二差分线。第三空部形成于接地平面层的第一表面上。第三空部连接第一空部和第二空部。
本发明的另一态样是一种可降低共同模式辐射的高速差分线结构。高速差分线结构包含第一线路和平行的第二线路。印刷电路板具有上表面和相对的下表面。第一线路和第二线路形成于上表面上。所述结构包含接地平面层，其具有上层与印刷电路板的相对的下表面接触。第一空部形成于接地平面层的上层上且位于第一线路的一侧。第二空部形成于接地平面层的上层上且位于第二线路的一侧。第二空部的长度是根据目标辐射频率决定。第三空部形成于接地平面层的上层上。第三空部连接第一空部和第二空部。
上述发明内容不是旨在代表本发明的各个实施例或每个方面。而是，前述的发明内容仅提供了本文中陈述的新颖性方面和特征中的一些的示例。从下面的结合附图和随附权利要求进行的用于实施本发明的代表性实施例和方式的详细说明中可知，本发明的上述特征和优势以及其他特征和优势将显而易见。
附图说明
为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附图示的说明如下：
图1为一种电路板上的现有的差分线的示意图；
图2为来自机架里的现有的差分线上的信号于一特定频率的电子信号干扰的曲线图；
图3为本发明的一实施例绘示的一种包含多个电路板的电子装置的背视图，其中电路板包含具有例示的减少干扰的返回路径的线路；
图4为本发明的一实施例绘示的一种具有一返回路径以减少共同模式能量的例示的差分线的透视图；
图5为本发明的一实施例绘示的图4的差分线的俯视透视图；
图6为本发明的一实施例绘示的图4的差分线的由上往下视图；
图7为本发明的一实施例绘示的图4的差分线的于目标频率的返回电流特性的曲线图；
图8为本发明的另一实施例绘示的一种具有不同形状的返回路径的差分线的俯视透视图；及
图9为本发明的另一实施例绘示的一种具有不同形状的返回路径的差分线的俯视透视图。
符号说明
10：返回电流电路线
12、202、802：印刷电路板
14、208：接地平面层
20：表面
22、24：差分线
30、32、34、232、234、236：箭头
50、60：曲线
80：尖峰
100：电子装置
110：机架
120、140：元件群组
130：电源供应单元
200、800：线路电路
204、220：第一表面
206：第二表面
210、212、810、812：线路
222：U行图样
224、226、228、828：空部
238：虚线
700、900：第一曲线
710、910：第二曲线
804：上表面
820、822、824：片段
826：横片段
具体实施方式
本发明容易产生许多不同形式的实施例。附图中示出且在本文中将详细说明代表性实施例，同时应理解，本发明被认为是本发明原理的例子且本发明不是意要将本发明的广泛方面限于所示的实施例，就此种程度来说，例如，不应通过暗示、推理或其他方式将摘要、发明内容和详细说明书部分公开的但是未在请求项中明确陈述的要素和限制因素单独地或共同地并入请求项。为了本详细说明的目的(除非明确否定或逻辑上禁止)：单数包含负数，反之亦然；且词语「包含」或「含有」或「具有」的意思是「包含但是不限于」。此外，例如就「在、接近或接近在」或者「在…的3至5％内」或「在可接受的制造公差内」或其任何逻辑组合的意义上来说，此能够使用例如「约」、「几乎」、「大概」等近似词语。
图3是根据本发明的一实施例绘示的一种电子装置100。电子装置100可为包含容纳多个不同元件的机架110的服务器。举例而言，其中一个元件群组120设置于机架110的一侧并在两个电源供应单元130上。另一个元件群组140设置于机架110里的垂直插槽。元件群组120和140里的各个元件包含印刷电路板。印刷电路板包含连接电路板上的电子元件的差分线用以传导元件之间的信号。机架110具有多个孔洞，而由元件群组120和140的电路板产生的噪声可经过这些孔洞发射。
图2是绘示已知差分线电路经过机架110的孔洞输出的噪声的曲线图。如图2所示，在本例中，输出的噪声发生于接近8GHz的地方。输出的噪声是由来自机架里的电路板上的差分线的共同模式能量产生。
为了降低这样的干扰，元件群组120和140(图3)中的各个电路板包含差分线结合接地平面层里的返回路线设计以降低在目标频率为8GHz的共同模式能量。因此这样的线路结合可减少电子装置100产生的电子噪声。目标频率是由机架110的干扰测试来决定。目标频率视于机架110里的电路板上的数据线传输率决定。
设计降低共同模式能量的返回线路的过程可依据使用四端口S参数模型化的差分线电路。对于四端口(两个信号线)S参数而言，有流入项S31和S42以及感应项S41和S32。根据冷次定律(Len’z Law)，感应项的方向与流入项的方向相反。根据混合模式S参数公式，差分信号的差分模式输出(Sdd21)为:
Sdd21＝(S31-S32+S42-S41)/2
差分信号的共同模式输出(Scc21)为:
Scc21＝(S31+S32+S42+S41)/2
为了减少共同模式的输出能量，耦合项的增加是需要的。如图1所示，对于差分信号而言，就在线路22下方的接地平面层14将有返回电流，其以箭头34表示。箭头34表示的返回电流流经与线路22里的电流(由箭头30表示)相反的方向。因此，返回电流路径可设计以产生于目标频率下的破坏性干扰。在这样的情况下，邻近的线路，例如线路24，可为返回电流的新路径。这个新路径增加了耦合项。因此，共同模式能量可大幅地降低。新返回电流路径的长度公式为:
Lpath＝1/(2f×TD)
在此公式中，Lpath为新路径的长度。TD为差分信号于线路上传播时的每密尔(mil)长度的延迟时间，而f为目标辐射频率。
图4是根据本发明的一实施例绘示的一种依据上述的准则设计的线路配置200的透视图。图是根据本发明的一实施例绘示的图4的差分线的俯视透视图。图6是根据本发明的一实施例绘示的图4的差分线的由上往下视图。在图4～图6中，相同的元件标示相同的元件符号。图4～图6中的线路设计200形成在印刷电路板202上。印刷电路板202具有第一表面204以及相对的第二表面206。第二表面206与接地平面层208接触。两个平行的线路210和212形成在印刷电路板202的第一表面204上。接地平面层208具有第一表面220与印刷电路板202的第二表面206接触。U型电流返回路径图样222设立在接地平面层208的第一表面220里。在本实施例中，U型图样222包含位于线路210的侧边的空部224。在本实施例中，空部224大约平行于线路210。在本实施例中，U型图样222还包含空部226位于线路212的侧边。在本实施例中，空部224大约平行于线路212。空部228连接空部224和226。因此，空部224和226位于接地平面层208里并分别在线路210和212的外侧。
如图4所示，箭头232是指在线路210里的流入电流。箭头234是指流经线路212的感应电流。U型图样222产生于期望频率下，接地平面层208里的任一返回电流的破坏性干扰。因此，箭头236显示返回电流已被转移到平行的线路212上。通过这样，来自感应电流(箭头234)的方向的破坏性干扰可抵消来自流入电流232的相反方向产生的电流。虚线238是指根据来自U型图样222的空部224、226和228的破坏性干扰消除的返回电流。
在本实施例中，期望避免的目标辐射频率为8GHz。空部226的长度是根据上述公式建立了新的电流返回路径。在本实施例中，若给定目标辐射频率为8GHz且每密尔的延迟时间(TD)为1.4285×10-13，则可决定返回路径的长度(Lpath)为437.5密尔。比较从U型图样222产生的共同模式输出Scc21和没有U型图样222的传统差分线产生的共同模式输出，返回电流在接近满足设计目标的8GHz有大幅度地降低。
图7是根据本发明的一实施例绘示线路电路200产生的噪声程度和没有图4的U型图样222的线路电路产生的噪声程度的比较的曲线图。第一曲线700是指不具U型图样222的空部的差分线。第二曲线710是指返回电流根据图4的空部里的新返回电流路径造成的降低幅度。如图7所示，返回电流的降低发生在大约频率为8GHz的地方，可导致额外的耦合效应，因此可减少在目标频率下的共同模式噪声。
图4～图6的差分线电路200可特定制作以处理特定频率下的辐射情况。差分线210和212形成于印刷电路板202的第一表面204上。空部224形成在接地平面层208的第一表面220上。空部226的长度是根据目标辐射频率来决定。如上述解释，长度是根据目标辐射频率和差分信号于线路210和212上传播时的每密尔长度的延迟时间来决定。具有决定好的长度的空部226形成在接地平面层208的第一表面220上。空部224形成在邻近差分线210的一侧，而空部226形成在邻近差分线212的一侧。空部228形成在接地平面层208上并结合空部224和226。一旦U型图样222的空部224、226和228形成在接地平面层208里，接地平面层208是结合于印刷电路板202的第二表面206。
虽然本实施例的U型图样222的空部224、226和228粗略为直线形状，只要用于新的返回电流的空部具有可被期望的目标辐射频率决定的长度，在接地平面层208里的任何形状或图样的空部都可实现减少共同模式干扰。进一步而言，接地平面层208里用于返回电流图样的空部只需包含位于差分线210的一侧的第一空部，位于差分线212的一侧的第二空部，以及连接第一空部和第二空部的第三空部。虽然上述的实施例举例的第三空部垂直于第一空部和第二空部，第三空部与第一空部和第二空部关联的角度可任意选择。空部的形状(例如空部224和226)并非一定要相同。因此，空部224可以为一种形状而空部226可以为另一种形状，只要空部226具有可被目标频率决定的足够的长度。
图8是根据本发明的另一实施例绘示的一种与图7的U型图样222不同的形状的返回路径的线路电路800的透视图。图8的线路设计800形成在印刷电路板802上。印刷电路板802具有上表面804和相对的下表面。下表面与位于印刷电路板802下层的接地平面层接触。两个平行的线路810和820形成在上表面804上。一连串的空部是建立在接地平面层的表面并与印刷电路板802的下表面接触。空部包含连续片段820位于线路810的一侧。空部还包含两个片段822和824平行于线路812。两个片段822和824都位于线路812的一侧。其中的一片段822位于邻近线路812的一侧。另一片段824偏移片段822并位于远离线路812的所述一侧。片段822和824是由横片段826连接在一起并形成阶梯形状。空部828连接片段822、824和826。如图8所示，与线路812关联的片段822和824的形状和相对位置是不同于与线路810关联的片段820的形状和相对位置。
结合两个片段822和824的总长度是通过上述的公式以抵消目标辐射频率来决定。在本实施例中，若给定目标辐射频率为8GHz且每密尔的延迟时间为1.4285×10-13，则返回路经的长度(Lpath)可决定为437.5密尔。因此，图8的两个片段822和824的总长度为437密尔。
类似于图2的差分线电路200，流入电流是于线路810产生。感应电流流经线路812。片段822和824的空部产生于期望目标频率下，接地平面层里的任何返回电流的破坏性干扰。因此，返回电流转移到平行的线路812。如上述解释，片段820的形状和与线路810的距离可以有变化，且可类似或是不同于片段822和824的形状和与线路820的距离。除了阶梯配置之外，片段822和824的图样和位置可使用其它不同的图样和位置。
图9是绘示图4的线路电路200产生的噪声程度的曲线图。第一曲线900是指来自图4的差分线电路200的返回电流。第二曲线910是指来自图8的差分线电路800的返回电流。如图所示，图8的返回路径的配置产生大约与图4的返回路径相同的返回电流减少量。因此，图8的替换差分线配置800可有效地抵消目标频率为8GHz的噪声。
用在本发明的术语如元件、模块、系统等一般是指电脑相关的实体，可为硬件(如电路)、硬件和软件的组合、软件和与具有一或多个特定功能相关的运算机器的实体的其中一者。举例而言，元件可例如是，但并未限制于，在处理器执行的程序(如数位信号处理器)、处理器、物件、可执行的程序、执行线程、程序、及/或电脑。举例而言，在控制器执行的应用程序和控制器都可为元件。一或多个元件可位于处理器及/或执行线程里，且元件可集中于电脑及/或分散于两个或多个元件之间。进一步而言，装置可为，以特定设计的硬件形成；通过执行软件可使一般硬件特别化使其可执行特定的功能；软件存储于电脑可读取的媒体；或上述的组合。
这里使用的术语仅是为了描述特定实施例的目的，而不易域限制本发明。如这里所使用的，单数形式「一」、「一个」和「该」也意在包含多个形式，除非上下文清楚表明并非如此。还将理解，扩增性用语「包含」(“including”或“includes”)、「具有」(“having”或“has”)、「有」(“with”)或其变形，使用于说明书细部及/或请求项中，此些用语隐含的用法类似于「包含」(“comprising”)。
除非另外定义，于此所使用的全部字词(包含技术及科学字词)具有与本技术领域中具有通常知识者的通常理解相同的意思。将进一步理解的是，例如定义于通用字典中的那些字词应被解读为具有与其于相关领域的文章中的含义一致的含义，而不过于理想或过度地解释，除非本文中已明确地如此定义。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (4)

1.一种高速电路，包含：
印刷电路板，具有第一表面和相对的第二表面；
接地平面层，具有第一表面与该印刷电路板的该第二表面接触；
一对第一和第二差分线位于该印刷电路板的该第一表面上，该些差分线传递电子信号；
第一空部，位于该接地平面层的该第一表面上，该第一空部位于该第一差分线的一侧；
第二空部，位于该接地平面层的该第一表面上，该第二空部位于该第二差分线的一侧，其中该第二空部包含第一片段和第二片段，其中该第一片段和该第二片段平行于该第二差分线，其中该第二片段偏移该第一片段；以及
第三空部，位于该接地平面层的该第一表面上，该第三空部连接该第一空部和该第二空部，
其中该第一空部与该第一差分线的距离与该第二空部的该第一片段和该第二片段与该第二差分线的距离不同。
2.如权利要求1所述的高速电路，其中该第二空部的长度视抵消于目标辐射频率的噪声决定。
3.如权利要求1所述的高速电路，其中该第二空部的一长度由下式决定：
Lpath＝1/(2f×TD)
其中，Lpath为该第二空部的该长度，TD为差分信号于该些差分线上传播时的每密尔(mil)长度的延迟时间，以及f为一目标辐射频率。
4.一种高速差分线结构，包含：
第一线路；
平行的第二线路；
印刷电路板，具有上表面和相对的下表面，其中该第一线路和该第二线路形成于该上表面上；
接地平面层，具有上层与该印刷电路板的该相对的下表面接触；
第一空部，形成于该接地平面层的该上层里并位于该第一线路的一侧；
第二空部，具有决定的长度，形成于该接地平面层的该上层里并位于该第二线路的一侧，其中该第二空部的该长度根据目标辐射频率决定，其中该第二空部包含第一片段，以及偏移该第一片段的第二片段；以及
第三空部，位于该接地平面层的该上层上，该第三空部连接该第一空部和该第二空部，
其中该第一空部与该第一差分线的距离与该第二空部的该第一片段和该第二片段与该第二差分线的距离不同。
CN201810442019.XA 2017-11-24 2018-05-10 高速电路及其高速差分线结构 Active CN109842989B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590417P 2017-11-24 2017-11-24
US62/590,417 2017-11-24
US15/891,007 2018-02-07
US15/891,007 US10499490B2 (en) 2017-11-24 2018-02-07 High speed differential trace with reduced radiation in return path

Publications (2)

Publication Number Publication Date
CN109842989A CN109842989A (zh) 2019-06-04
CN109842989B true CN109842989B (zh) 2022-03-29

Family

ID=62067395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810442019.XA Active CN109842989B (zh) 2017-11-24 2018-05-10 高速电路及其高速差分线结构

Country Status (5)

Country Link
US (1) US10499490B2 (zh)
EP (1) EP3490346A1 (zh)
JP (1) JP6547987B2 (zh)
CN (1) CN109842989B (zh)
TW (1) TWI671943B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11259400B1 (en) * 2020-09-26 2022-02-22 Htc Corporation Circuit board
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter
CN115811826A (zh) * 2021-09-13 2023-03-17 华为技术有限公司 一种多层电路板、电路板组件及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370351A (zh) * 2007-08-17 2009-02-18 鸿富锦精密工业（深圳）有限公司 软性电路板
TW201010169A (en) * 2008-08-29 2010-03-01 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure
CN102300395A (zh) * 2010-06-23 2011-12-28 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN103219963A (zh) * 2013-04-16 2013-07-24 南京理工大学 基于c型耦合缺陷地结构的共模滤波器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624729B2 (en) 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
US6765450B2 (en) 2002-06-28 2004-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
JP3839414B2 (ja) 2003-02-25 2006-11-01 富士通株式会社 共振素子及び集積回路装置
WO2006134874A1 (ja) * 2005-06-14 2006-12-21 Matsushita Electric Industrial Co., Ltd. 伝送線路装置
JP3954640B2 (ja) 2005-06-28 2007-08-08 松下電器産業株式会社 差動伝送線路
JP2007053440A (ja) * 2005-08-15 2007-03-01 Murata Mfg Co Ltd サスペンデッド線路装置および送受信装置
JP4359279B2 (ja) * 2005-09-06 2009-11-04 株式会社エヌ・ティ・ティ・ドコモ コプレーナ共振器及びフィルタ
TWI348247B (en) * 2008-04-15 2011-09-01 Univ Nat Taiwan Ground-plane slotted type signal transmission circuit board structure
TWI437758B (zh) * 2008-09-24 2014-05-11 Wistron Neweb Corp 濾波裝置及其相關無線通訊接收機
TWI373998B (en) * 2008-11-04 2012-10-01 Complementary-conducting-strip transmission line structure
US9532442B2 (en) * 2009-08-19 2016-12-27 Nec Corporation Feed line structure, circuit board using same, and EMI noise reduction method
TWI417008B (zh) * 2010-05-04 2013-11-21 Hon Hai Prec Ind Co Ltd 印刷電路板及其共模濾波器
CN102238803A (zh) * 2010-05-06 2011-11-09 鸿富锦精密工业（深圳）有限公司 印刷电路板及其共模滤波器
TW201146105A (en) * 2010-06-08 2011-12-16 Hon Hai Prec Ind Co Ltd Printed circuit board
TW201201634A (en) * 2010-06-17 2012-01-01 Hon Hai Prec Ind Co Ltd Printed circuit board
TWI415560B (zh) * 2011-01-24 2013-11-11 Univ Nat Taiwan 降低電磁輻射的結構與方法，以及電性物件與其製造方法
WO2013095326A1 (en) 2011-12-19 2013-06-27 Intel Corporation Multi-pair differential lines printed circuit board common mode filter
TWI565375B (zh) * 2014-06-25 2017-01-01 中原大學 傳輸線佈線結構
TWI552521B (zh) 2014-09-19 2016-10-01 Univ Nat Taiwan Electromagnetic Noise Filter and Its Equivalent Filter Circuit
CN104810584B (zh) * 2015-05-07 2018-03-13 西安电子科技大学 一种小型化差分三通带带通滤波器
US9967968B2 (en) * 2015-08-28 2018-05-08 SK Hynix Inc. 3D EMI suppression structure and electronic device having the same
US10178761B2 (en) * 2016-04-28 2019-01-08 Hewlett Packard Enterprise Development Lp Defected ground structure to minimize EMI radiation
CN105977600A (zh) * 2016-06-28 2016-09-28 西安工业大学 小型化三通带差分功率分配器
CN205828626U (zh) * 2016-06-28 2016-12-21 西安工业大学 一种小型化三通带差分功率分配器
US9786331B1 (en) 2016-07-26 2017-10-10 Western Digital Technologies, Inc. Shielded three-layer patterned ground structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370351A (zh) * 2007-08-17 2009-02-18 鸿富锦精密工业（深圳）有限公司 软性电路板
TW201010169A (en) * 2008-08-29 2010-03-01 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure
CN102300395A (zh) * 2010-06-23 2011-12-28 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN103219963A (zh) * 2013-04-16 2013-07-24 南京理工大学 基于c型耦合缺陷地结构的共模滤波器

Also Published As

Publication number Publication date
US20190166685A1 (en) 2019-05-30
JP6547987B2 (ja) 2019-07-24
CN109842989A (zh) 2019-06-04
EP3490346A1 (en) 2019-05-29
JP2019096857A (ja) 2019-06-20
TWI671943B (zh) 2019-09-11
US10499490B2 (en) 2019-12-03
TW201926786A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
CN109842989B (zh) 高速电路及其高速差分线结构
US7468894B2 (en) Printed circuit board and method of reducing crosstalk in a printed circuit board
US7446624B2 (en) Transmission line and wiring forming method
US7038555B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
JP5194440B2 (ja) プリント配線基板
US8159310B2 (en) Mictostrip transmission line structure with vertical stubs for reducing far-end crosstalk
US6710675B2 (en) Transmission line parasitic element discontinuity cancellation
US20080053694A1 (en) Guard trace pattern reducing the far-end cross-talk and printed circuit board including the pattern
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
JP2009238130A (ja) プリント基板設計装置およびプリント基板設計方法
US8201133B2 (en) Printed circuit board with reduced signal distortion
KR100913711B1 (ko) 인쇄 회로 보드
Vasa et al. Pcie gen-5 design challenges of high-speed servers
Cheng et al. Enhanced microstrip guard trace for ringing noise suppression using a dielectric superstrate
JP2001267701A (ja) プリント基板
Mudavath et al. Analysis of crosstalk noise for coupled microstrip interconnect models in high-speed PCB design
CN217789670U (zh) 印刷电路板
JP6832988B2 (ja) 高速差動信号配線のためのループ状の放射低減フィルタ
Enriquez et al. Additional coupling for far end crosstalk cancellation in high speed interconnects
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
CN101166401A (zh) 用于在高速系统中放置多个负载的方法和系统
Chada et al. Crosstalk Impact of Periodic-Coupled Routing on Eye Opening of High-Speed Links in PCBs
Kong et al. Guided Interconnect-The Next-Generation Flex Circuits for High-Performance System Design
Choi et al. Crosstalk reduction in printed circuit boards using irregularly-spaced vias in a guard trace over a slotted ground plane
JP4343145B2 (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant