JP6547987B2 - 戻り経路における低減された放射を有する高速差動トレース - Google Patents
戻り経路における低減された放射を有する高速差動トレース Download PDFInfo
- Publication number
- JP6547987B2 JP6547987B2 JP2018093908A JP2018093908A JP6547987B2 JP 6547987 B2 JP6547987 B2 JP 6547987B2 JP 2018093908 A JP2018093908 A JP 2018093908A JP 2018093908 A JP2018093908 A JP 2018093908A JP 6547987 B2 JP6547987 B2 JP 6547987B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- differential
- void portion
- ground plane
- plane layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005855 radiation Effects 0.000 title claims description 14
- 239000011800 void material Substances 0.000 claims description 76
- 230000001902 propagating effect Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 description 8
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/732—Printed circuits being in the same plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示は、概して高速差動トレースに関する。より具体的には、本開示の態様は、干渉放射を低減する戻り経路を有する高速差動トレースに関する。
高速差動信号トレースは、サーバ／ストレージ製品設計において広く使用されている。多くのサーバ／ストレージ製品は、電子デバイスのために異なるプリント回路基板を搭載するシャーシを含む。例えば、米国で出願された先行文献（米国特許第７４１７８７２号明細書）は、高速デジタル差動信号を搬送するためのトレース構成が、導通損失の低減と、信号整合性の向上とを可能にすることを開示している。１つの実施形態では、回路基板が、非導電性材料上に配置された導電性トレースの第１の組と、第１の組と平行であり、導電性材料内に配置された導電性トレースの第２の組とを有する。第２の組は、非導電性材料により第１の組から分離される。第１の及び第２の組の対応するトレースは、積み重ねられた構成であり得る。他の実施形態では、導電性材料が、第１の及び第２の組の対応するトレース間に設けられ得、「Ｉ字型」又は「Ｕ字型」の断面をもたらす。更に他の実施形態では、トレース構成は、「Ｔ字型」及び「Ｌ字型」の断面を有する。プリント回路基板は、基板上にデバイスに信号を提供する様々な信号トレースを含む。信号トレースは概して、特定の信号線に関して差動トレース対で配置される。プリント回路基板上のそのような差動トレースは、差動モード、コモンモード、及び送信中の差動信号間のモード変換を含む異なるモードを有する。ますます多くの製品アプリケーションが、異なる基板間又は基板及びケーブル間の差動信号遷移を含むので、コモンモードエネルギが、シャーシにおける穴へこれらの遷移にわたってコネクタを通じて放射する。コモンモードエネルギは、両方の差動トレース上に信号をもたらす。コモンモードエネルギは、従って、トレースにわたって信号の送信を中断するノイズを生成し、干渉問題を引き起こし得る。
図１は、従来技術のプリント回路基板１２上の戻り電流回路トレース１０の一例である。プリント回路基板１２は、グラウンドプレーン層１４に取り付けられている。電流回路トレース１０は、プリント回路基板１２の１つの面２０上に２つの差動トレース２２及び２４を含む。グラウンドプレーン層１４は、プリント回路基板１２の反対側の面に接触する。矢印３０は、差動トレース２２における挿入電流を示す。矢印３２は、差動トレース２４における誘導電流を示す。矢印３４は、差動トレース２２の下のグラウンドプレーン層１４で生成される戻り電流を示す。図１に示すとおり、コモンモードエネルギが、矢印３０で表される挿入電流から結合項を引いたものにより生成される。
図２は、サーバシャーシ内の信号からの電子信号干渉のグラフである。サーバシャーシは、図１に示されるものと同様の差動トレースを有する基板を含む。サーバシャーシは、いくつかの基板を有する。異なる基板間の遷移は、コモンモードエネルギがシャーシにおける穴を通じて放射することを可能にする。線５０が、ＦＣＣ クラス Ａデジタルデバイスにおけるトレースのための許容されたノイズであり、一方、線６０が、ＦＣＣ クラス Ａ‐ＡＶデバイスにおけるシステムのための許容されたノイズである。見られるように、許容されたノイズレベルは、より現代のクラス Ａ‐ＡＶデバイスに関しての方がより低い。スパイク８０が、サーバシャーシ等の例示的なシステムから生成されたおおよそ８ＧＨｚの周波数での許容できないノイズ放射を表す。
コモンモードエネルギに起因する放射を低減するため、差動信号のための総エネルギを維持しつつ、コモンモードエネルギを低減するトレース設計が必要である。戻り経路の異なる形状が、コモンモードエネルギを低減することを可能にする差動トレースが更に必要である。また、干渉に特定の周波数でノイズを相殺させる戻り経路の長さを決定する必要がある。
１つの開示されている例が、高速回路である。高速回路は、第１の面及び反対側の第２の面を有するプリント回路基板を有する。グラウンドプレーン層が、プリント回路基板の第２の面と接触する第１の面を有する。一対の第１の及び第２の差動トレースが、基板構造の第１の面上に形成される。差動トレースは、電気信号を搬送する。第１の空隙部分が、グラウンドプレーン層の第１の面上に形成される。第１の空隙部分は、第１の差動トレースに近接している。第２の空隙部分が、グラウンドプレーン層の第１の面上に形成される。第２の空隙部分は、第２の差動トレースに近接している。第３の空隙部分が、グラウンドプレーン層の第１の面上に形成される。第３の空隙部分は、第１の及び第２の空隙部分を接合する。
別の開示されている例が、低干渉差動トレースを製造する方法である。第１の及び第２の差動トレースが、プリント回路基板の第１の面上に形成される。第１の空隙部分が、プリント回路基板の第２の面に接合されるグラウンドプレーン層に形成される。第１の空隙部分は、第１の差動トレースと近接して形成される。プリント回路基板の第２の面は、第１の面の反対側にある。第２の空隙部分の長さは、目標放射周波数に基づいて決定される。第２の空隙部分は、グラウンドプレーン層上に決定された長さを有するように形成される。第２の空隙部分は、第２の差動トレースと近接して形成される。第３の空隙部分が、グラウンドプレーン層の第１の面上に形成される。第３の空隙部分は、第１の及び第２の空隙部分を接合する。
別の開示されている例が、コモンモード放射を低減する高速差動トレース構造である。差動トレース構造は、第１のトレース及び平行の第２のトレースを含む。プリント回路基板層が、上面及び反対側の底面を有する。第１の及び第２のトレースは、上面上に形成される。構造は、プリント回路基板の反対側の底面に接触する上層を有するグラウンドプレーン層を含む。第１の空隙部分が、第１のトレースの一方の側にグラウンドプレーン層の上層に形成される。第２の空隙部分が、第２のトレースの一方の側にグラウンドプレーン層の上層に形成される。第２の空隙部分の長さは、目標放射周波数に基づいて決定される。第３の空隙部分が、グラウンドプレーン層の第１の面上に形成される。第３の空隙部分は、第１の及び第２の空隙部分を接合する。
上記の概要は、本開示の各実施形態又はあらゆる態様を表すことが意図されているわけではない。むしろ、前述の概要は、本明細書に記載される新規性のある態様及び特徴の一部に関する一例を提供するにすぎない。上記の特徴及び利点、並びに本開示の他の特徴及び利点は、添付図面及び添付の特許請求の範囲に関連して理解されると、本発明を実行するための代表的な実施形態及び方式に関する以下の詳細な説明から、容易に明らかになるであろう。
本開示は、添付図面を共に参照して、以下の例示的な実施形態の説明から、より十分に理解されるであろう。
本開示には、様々な修正形態及び代替形態が可能である。いくつかの代表的な実施形態が、例として図面に示されており、本明細書において詳細に説明されることになる。しかしながら、本発明は、開示されている特定の形態に限定されることが意図されているわけではないことを理解されたい。むしろ、本開示は、添付の特許請求の範囲によって定義されるように、本発明の精神及び範囲内に含まれる全ての修正形態、均等な形態、及び代替形態を包含することになる。
本発明は、多くの異なる形態で実施され得る。代表的な実施形態が、図面に示されており、本明細書において詳細に説明されることになる。本開示は、本開示の原理の一例又は一例示であり、本開示の広範な態様を示されている実施形態に限定することが意図されているわけではない。その範囲において、例えば、要約、概要、及び詳細な説明の項目に開示されているが、特許請求の範囲には明示的に記載されていない要素及び限定が、示唆、推測、又は別の方法によって、個々に又はまとめて特許請求の範囲に組み込まれるべきではない。この詳細な説明を目的として、具体的に請求対象から除外されない限り、単数形は、複数形を含み、逆もまた同様であり、単語「ｉｎｃｌｕｄｉｎｇ（含む）」は「ｉｎｃｌｕｄｉｎｇ ｗｉｔｈｏｕｔ ｌｉｍｉｔａｔｉｏｎ（限定なく含む）」を意味する。更に、「ａｂｏｕｔ（約）」、「ａｌｍｏｓｔ（ほぼ）」、「ｓｕｂｓｔａｎｔｉａｌｌｙ（実質的に）」、「ａｐｐｒｏｘｉｍａｔｅｌｙ（おおよそ）」等のような近似の単語が、例えば、「ａｔ（〜で）」、「ｎｅａｒ（近く）」又は「ｎｅａｒｌｙ ａｔ（ほとんど〜で）」又は「ｗｉｔｈｉｎ ３−５％ ｏｆ（３−５％以内の）」又は「ｗｉｔｈｉｎ ａｃｃｅｐｔａｂｌｅ ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｏｌｅｒａｎｃｅｓ（許容可能な製造公差内）」又はそれらの任意の論理的組み合わせを意味するべく、本明細書において使用され得る。
図３は、例示的な電子デバイス１００を示す。電子デバイス１００は、シャーシ１１０に含まれる多数の異なるコンポーネントを含むサーバである。例えば、あるコンポーネント１２０のグループが、２つの電源供給ユニット１３０上のシャーシ１１０の一方の側に取り付けられる。別のコンポーネント１４０のグループが、シャーシ１１０内の鉛直なスロットに取り付けられる。コンポーネント１２０及び１４０のグループにおけるコンポーネントの各々が、プリント回路基板を含む。プリント回路基板は、基板上の電子コンポーネントを接続し、コンポーネント間の信号を伝達する差動トレースを含む。シャーシ１１０は、多数の穴を有し、それらを通じて、コンポーネント１２０および１４０の回路基板から生成されたノイズが放射され得る。
図２は、知られた差動トレース回路を有するシャーシ１１０における穴を通る出力ノイズを示すグラフである。図２に示すとおり、出力ノイズは、この例ではおおよそ８ＧＨｚで発生する。出力ノイズは、シャーシにおける回路基板上の差動トレースからのコモンモードエネルギに起因して生成される。
この干渉を低減するべく、（図３における）コンポーネント１２０及び１４０の基板の各々は、８ＧＨｚの目標周波数でコモンモードエネルギを低減する戻り経路設計をグラウンドプレーン層に組み込む差動トレースを含む。従って、そのようなトレースを組み込むことにより、電子デバイス１００により生成される電子ノイズが低減される。目標周波数は、シャーシ１１０の干渉試験により決定される。目標周波数は、シャーシ１１０における基板上で送信されるトレースデータ速度に依存する。
コモンモードエネルギを低減する戻りトレースを設計するプロセスは、差動トレース回路が、４つのポートのｓ‐パラメータを使用してモデル化され得るという事実に依存する。４つのポートの（２つの信号トレースの）ｓ‐パラメータに関して、挿入項Ｓ３１及びＳ４２、並びに誘導項Ｓ４１及びＳ３２がある。誘導項は、レンツの法則に基づいて挿入項とは反対方向を有する。混合モードのｓ‐パラメータ式に基づいて、差動信号の差動モード出力（Ｓｄｄ２１）は、次の通りである。
Ｓｄｄ２１＝（Ｓ３１−Ｓ３２＋Ｓ４２−Ｓ４１）／２
差動信号のコモンモード出力（Ｓｃｃ２１）は、次の通りである。
Ｓｃｃ２１＝（Ｓ３１＋Ｓ３２＋Ｓ４２＋Ｓ４１）／２
コモンモード出力エネルギを低減するべく、結合項の増加が望まれる。図１に示すとおり、トレース２２のちょうど下のグラウンドプレーン１４に、矢印３４により表される、差動信号のための戻り電流がある。矢印３４により表される戻り電流は、トレース２２における矢印３０により表される電流と反対方向に流れる。従って、目標周波数での弱め合う干渉をもたらす戻り電流経路が設計され得る。この状況では、トレース２４等の、近くのトレースが、戻り電流のための新たな経路になる。この新たな戻り電流経路は、結合項を増加させる。従って、コモンモードは、大幅に低減される。新たな戻り電流経路の長さのための式は、次の通りである。
Ｌｐａｔｈ＝１／（２ｆ＊ＴＤ）
この方程式では、Ｌｐａｔｈは、新たな経路の長さである。ＴＤは、トレースにおいて伝搬する差動信号のためのミル長さ当たりの時間遅延であり、ｆは、目標放射周波数である。
図４は、上記の基準から設計された例示的なトレース構成２００の斜視図である。図５は、図４における例示的な差動トレース設計の斜視上面図を示す。図６は、図４における例示的なトレース設計の見下ろし図である。図４から図６において、同様の要素は、同様の符号で表される。図４から図６におけるトレース設計２００は、プリント回路基板２０２上に形成される。プリント回路基板２０２は、第１の面２０４、及び反対側の第２の面２０６を有する。第２の面２０６は、グラウンドプレーン層２０８と接触している。２つの平行なトレース２１０及び２１２が、プリント回路基板２０２の第１の面２０４上に形成される。グラウンドプレーン層２０８は、回路基板２０２の第２の面２０６と接触する第１の面２２０を有する。Ｕ字型の、電流戻り経路パターン２２２がグラウンドプレーン層２０８の第１の面２２０に作成される。Ｕ字型パターン２２２は、この例ではトレース２１０の側に位置する第１の空隙部分２２４を含む。この例での空隙部分２２４は、トレース２１０とほぼ平行である。Ｕ字型パターン２２２はまた、この例ではトレース２１２の側に位置する空隙部分２２６を含む。空隙部分２２６は、この例ではトレース２１２とほぼ平行である。空隙部分２２８が、空隙部分２２４及び２２６を接合する。空隙部分２２４及び２２６は、従って、それぞれのトレース２１０及び２１２の外側でグラウンドプレーン層２０８に位置する。
図４に見られるように、矢印２３２は、トレース２１０における挿入電流を表す。矢印２３４が、トレース２１２を通って流れる誘導電流を表す。Ｕ字型パターン２２２は、所望の周波数でグラウンドプレーン層２０８における任意の戻り電流の弱め合う干渉を引き起こす。従って、矢印２３６が、戻り電流が平行なトレース２１２にシフトされたことを示す。そうすることで、誘導電流２３４の方向からの弱め合う干渉が、挿入電流２３２と反対方向から生成された電流を相殺する。破線２３８が、Ｕ字型パターン２２２の空隙部分２２４、２２６および２２８からの弱め合う干渉に基づいて排除された戻り電流を表す。
この例では、８ＧＨｚの目標放射周波数を回避することが望ましい。空隙部分２２６の長さは、上記の式により決定されるような新たな電流戻り経路を構成する。この例では、目標放射周波数が８ＧＨｚであり、ミル当たりの時間遅延（ＴＤ）が１．４２８５＊１０〜１３であることを考慮すると、戻り経路の長さ、Ｌｐａｔｈは、４３７．５ミル（１１．１１２５ミリメートル）と決定される。Ｕ字型パターン２２２から生じる、コモンモード出力、Ｓｃｃ２１、及びＵ字型パターン２２２のない従来の差動トレースからのコモンモード出力を比較すると、設計目標を満たす８ＧＨｚ付近で深い低下がある。
図７は、図４におけるＵ字型パターン２２２を有さないトレース回路のノイズレベルと比較された、トレース回路２００から生成されたノイズレベルのグラフである。第１の線７００が、Ｕ字型パターン２２２の空隙を含まない差動トレースを表す。第２の線７１０が、図４における空隙部分２２６における新たな戻り電流経路に基づく戻り電流の低下を表す。図７に見られるように、戻り電流の低下は、おおよそ８ＧＨｚで発生し、これは、追加の結合をもたらし、次に、目標周波数でコモンモードノイズを低減する。
図４から図６における差動トレース回路２００は、ある周波数での放射に対処するために特に製造され得る。差動トレース２１０及び２１２が、プリント回路基板２０２の面２０４上に形成される。空隙部分２２４は、グラウンドプレーン層２０８の面２２０上に形成される。空隙部分２２６の長さは、目標放射周波数に基づいて決定される。上で説明されたように、長さは、トレース２１０及び２１２において伝搬する差動信号のための目標放射周波数及びミル長さ当たり時間遅延に基づいて決定される。空隙部分２２６は、グラウンドプレーン層２０８の面２２０上に決定された長さを有するように形成される。空隙部分２２４は、差動トレース２１０の一方の側に、差動トレース２１０に近接して形成され、空隙部分２２６は、差動トレース２１２に対して一方の側に、差動トレース２１２に近接して形成される。空隙部分２２８は、グラウンドプレーン層２０８上に形成され、空隙部分２２４及び空隙部分２２６を接合する。ひとたびＵ字型パターン２２２の空隙部分２２４、２２６および２２８が、グラウンドプレーン層２０８に形成されると、グラウンドプレーン層２０８は、プリント回路基板２０２の面２０６に接合される。
例示的なＵ字型パターン２２２における空隙部分２２４、２２６および２２８は、ほぼ直線形状であるが、新たな戻り電流のための空隙部分が、所望の目標放射周波数から決定される長さを有する限り、コモンモード干渉の低減は、グラウンドプレーン２０８における空隙の任意の形状又はパターンにより実現され得る。更に、グラウンドプレーン２０８における戻り電流パターンのための空隙部分は、差動トレース２１０から一方の側に１つの空隙部分と、差動トレース２１２から反対側の第２の空隙部分と、最初の２つの空隙部分を接続する第３の空隙部分とを含みさえすればよい。上記の例は、第３の空隙部分が第１の及び第２の空隙部分に対して垂直であることを示すが、第１の及び第２の空隙部分に対する第３の空隙部分に関して、任意の角度が選択され得る。空隙部分２２４および２２６等の空隙部分の形状は、同一である必要はない。従って、空隙部分２２４の形状はある形状であってもよく、一方、空隙部分２２６が目標周波数から決定される十分な長さを有する限り、空隙部分２２６は、別の形状を有してもよい。
図８は、図５におけるＵ字型パターン２２２の戻り経路と異なる形状の戻り経路を有する別の例示的なトレース回路８００の斜視図である。図８におけるトレース設計８００は、プリント回路基板８０２上に形成される。プリント回路基板８０２は、上面８０４及び反対側の底面を有する。底面は、プリント回路基板８０２の下にあるグラウンドプレーン層と接触している。２つの平行なトレース８１０及び８１２が、上面８０４上に形成される。一連の空隙部分が、プリント回路基板８０２の底面と接触しているグラウンドプレーン層の面上に作成される。空隙部分は、トレース８１０の一方の側に位置する連続するセグメント８２０を含む。空隙部分はまた、トレース８１２と平行である２つのセグメント８２２及び８２４を含む。２つのセグメント８２２及び８２４の両方が、トレース８１２の側に位置する。セグメントのうち１つ８２２は、トレース８１２の側に近位に位置する。他のセグメント８２４は、トレース８１２からずらして配置され、トレース８１２の側に遠位に位置する。セグメント８２２および８２４は、クロスセグメント８２６により共に接合され、はしご形状を生成する。空隙部分８２８が、セグメント８２０、８２４および８２６を接合する。図８に見られるように、トレース８１２に対するセグメント８２２および８２４に関する形状及び相対的位置は、トレース８１０に対するセグメント８２０のそれらと異なる。
組み合わされた、２つのセグメント８２２および８２４の全長は、上記の式により決定され、目標放射周波数を相殺する。この例では、目標放射周波数が８ＧＨｚであり、ミル当たりの時間遅延（ＴＤ）が１．４２８５＊１０〜１３であることを考慮すると、戻り経路の長さ、Ｌｐａｔｈは、４３７．５ミル（１１．１１２５ミリメートル）と決定される。従って、図８における２つのセグメント８２２および８２４の全長は、４３７ミル（１１．０９９８ミリメートル）である。
図２における差動トレース回路２００と同様に、挿入電流がトレース８１０において生成される。誘導電流が、トレース８１２を通って流れる。セグメント８２２および８２４の空隙部分は、所望の目標周波数でグラウンドプレーン層における任意の戻り電流の弱め合う干渉を引き起こす。従って、戻り電流は、平行なトレース８１２にシフトされる。上で説明されたように、セグメント８２０のトレース８１０への形状及び距離は、セグメント８２２および８２４のそれらと異なり及び同様であってもよく、又はそれらと異なってもよい。はしご構成以外のセグメント８２２および８２４のための異なるパターン及び位置が使用され得る。
図９は、トレース回路２００から生成されたノイズレベルのグラフである。第１の線９００は、図４における差動トレース回路２００からの戻り電流を表す。第２の線９１０は、図８における差動トレース回路８００からの戻り電流を表す。見られるように、図８における戻り経路の構成は、図２における戻り経路のそれとほぼ同じ戻り電流の低下をもたらす。従って、図８における代替の差動トレース構成８００は、８ＧＨｚの目標周波数でノイズを相殺するのに有効である。
本出願において用いられるとき、「構成要素」、「モジュール」、「システム」等の用語は概して、コンピュータ関連のエンティティ、即ち、１又は複数の特定の機能を有する動作可能な機械に関連したハードウェア（例えば、回路）、ハードウェアとソフトウェアとの組み合わせ、ソフトウェア、若しくはエンティティのいずれかを指す。例えば、構成要素は、限定されないが、プロセッサ（例えば、デジタル信号プロセッサ）上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、及び／又はコンピュータであってよい。一例示として、コントローラ上で実行されるアプリケーション、及びそのコントローラは両方とも、構成要素になり得る。１又は複数の構成要素は、プロセス及び／又は実行のスレッド内に存在してよく、構成要素は、１つのコンピュータ上に局在化され、及び／又は、２又はそれより多いコンピュータ間で分散されてよい。更に、「デバイス」が、特別に設計されたハードウェア、ハードウェアが特定の機能を行うことを可能にする、ハードウェア上にあるソフトウェアを実行することによって専門化された汎用ハードウェア、コンピュータ可読媒体上に格納されたソフトウェア、又はそれらの組み合わせの形態で提供されてよい。
本明細書で使用される専門用語は、特定の実施形態を記載する目的のためだけであり、本発明を限定することが意図されているわけではない。本明細書において用いられるとき、単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」は、複数形も含むことが意図されている。但し、そうでないことが文脈上で明確に示されている場合を除く。更に、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「有する（ｈａｖｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｗｉｔｈ）」という用語、又はそれらの変化形が、詳細な説明及び／又は特許請求の範囲のいずれかに用いられる限りにおいて、そのような用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語と同様の方式で包括的であることが意図されている。
別途定義されない限り、本明細書において用いられる全ての用語（技術的用語及び科学的用語を含む）は、当業者によって一般に理解される意味と同じ意味を有する。更に、一般に用いられる辞書に定義されている用語等の用語が、関連技術の文脈におけるそれらの用語の意味と一致する意味を有すると解釈されるべきであり、理想化された認識又は過度に形式的な認識で解釈されてはならない。但し、本明細書において明示的にそのように定義される場合を除く。
本発明の様々な実施形態が上述されたが、それらの実施形態は、例としてのみ提供されており、限定ではないことを理解されたい。本発明の精神又は範囲から逸脱することなく、本明細書の開示に従って、開示された実施形態への多数の変更が行われてよい。従って、本発明の広さ及び範囲は、上述された実施形態のいずれによっても限定されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲及びこれらの均等物に従って定義されるべきである。
本発明は、１又は複数の実施例を参照して示され、説明されてきたが、本明細書及び添付図面の意味を読み取り理解するならば、均等な変更及び修正が行われるか、又はそれらが他の当業者に知られるであろう。更に、本発明の特定の特徴は、いくつかの実施例のうち１つのみを参照して開示されてきたかもしれないが、そのような特徴は、任意の所与の又は特定のアプリケーションにとって望ましいかつ有益であり得るので、他の実施例の１又は複数の他の特徴と組み合わされてもよい。
Claims (8)
- 第１の面および反対側の第２の面を有するプリント回路基板と、
前記プリント回路基板の前記第２の面と接触する第１の面を有するグラウンドプレーン層と、
電気信号を搬送する、前記プリント回路基板の前記第１の面上の一対の第１の差動トレース及び第２の差動トレースと、
前記第１の差動トレースの一方の側の、前記グラウンドプレーン層の前記第１の面上の第１の空隙部分と、
前記第２の差動トレースの一方の側の、前記グラウンドプレーン層の前記第１の面上の第２の空隙部分と、
前記第１の空隙部分及び前記第２の空隙部分を接合する、前記グラウンドプレーン層の前記第１の面上の第３の空隙部分と
を備え、
前記第２の空隙部分は、第１のセグメント及び第２のセグメントを含み、前記第１のセグメント及び前記第２のセグメントは、前記第２の差動トレースに対して平行であり、前記第２のセグメントは、前記第１のセグメントからずらして配置されている、
高速回路。 - 前記第１の空隙部分及び前記第２の空隙部分は、同一の形状を有する、請求項１に記載の高速回路。
- 前記第２の空隙部分の長さは、目標放射周波数でのノイズを相殺することに依存する、請求項１または２に記載の高速回路。
- 前記第２の空隙部分の長さは、
Ｌｐａｔｈ＝１／（２ｆ＊ＴＤ）
により決定され、Ｌｐａｔｈは、前記第２の空隙部分の長さであり、ＴＤは、差動トレース内を伝搬する差動信号に関するミル長さ当たりの時間遅延であり、ｆは、目標放射周波数である、請求項１から３の何れか一項に記載の高速回路。 - 第１の面および反対側の第２の面を有するプリント回路基板と、
前記プリント回路基板の前記第２の面と接触する第１の面を有するグラウンドプレーン層と、
電気信号を搬送する、前記プリント回路基板の前記第１の面上の一対の第１の差動トレース及び第２の差動トレースと、
前記第１の差動トレースの一方の側の、前記グラウンドプレーン層の前記第１の面上の第１の空隙部分と、
前記第２の差動トレースの一方の側の、前記グラウンドプレーン層の前記第１の面上の第２の空隙部分と、
前記第１の空隙部分及び前記第２の空隙部分を接合する、前記グラウンドプレーン層の前記第１の面上の第３の空隙部分と
を備え、
前記第２の空隙部分の長さは、
Ｌ ｐａｔｈ ＝１／（２ｆ＊ＴＤ）
により決定され、Ｌ ｐａｔｈ は、前記第２の空隙部分の長さであり、ＴＤは、差動トレース内を伝搬する差動信号に関するミル長さ当たりの時間遅延であり、ｆは、目標放射周波数である、
高速回路。 - 前記第１の空隙部分と前記第１の差動トレースとの間の距離、及び前記第２の空隙部分と前記第２の差動トレースとの間の距離は同一である、請求項１から５の何れか一項に記載の高速回路。
- 前記第１の空隙部分と前記第１の差動トレースとの間の距離、及び前記第２の空隙部分と前記第２の差動トレースとの間の距離は異なる、請求項１から５の何れか一項に記載の高速回路。
- 第１のトレースと、
平行な第２のトレースと、
上面及び反対側の底面を有し、前記第１のトレース及び前記第２のトレースが、前記上面上に形成されるプリント回路基板層と、
前記プリント回路基板層の前記反対側の底面に接触する上層を有するグラウンドプレーン層と、
前記第１のトレースの一方の側に、前記グラウンドプレーン層の前記上層に形成される第１の空隙部分と、
前記第２のトレースの一方の側に、前記グラウンドプレーン層の前記上層に決定された長さを有するように形成される第２の空隙部分であって、前記第２の空隙部分の長さは、目標放射周波数に基づいて決定され、前記第２の空隙部分は、第１のセグメント、及び前記第１のセグメントからずらして配置されている第２のセグメントを含む、第２の空隙部分と、
前記第１の空隙部分及び前記第２の空隙部分を接合する、前記グラウンドプレーン層の前記上層上の第３の空隙部分と
を備える
高速差動トレース構造。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762590417P | 2017-11-24 | 2017-11-24 | |
| US62/590,417 | 2017-11-24 | ||
| US15/891,007 | 2018-02-07 | ||
| US15/891,007 US10499490B2 (en) | 2017-11-24 | 2018-02-07 | High speed differential trace with reduced radiation in return path |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019096857A JP2019096857A (ja) | 2019-06-20 |
| JP6547987B2 true JP6547987B2 (ja) | 2019-07-24 |
Family
ID=62067395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018093908A Active JP6547987B2 (ja) | 2017-11-24 | 2018-05-15 | 戻り経路における低減された放射を有する高速差動トレース |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10499490B2 (ja) |
| EP (1) | EP3490346A1 (ja) |
| JP (1) | JP6547987B2 (ja) |
| CN (1) | CN109842989B (ja) |
| TW (1) | TWI671943B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170245361A1 (en) * | 2016-01-06 | 2017-08-24 | Nokomis, Inc. | Electronic device and methods to customize electronic device electromagnetic emissions |
| US11160162B1 (en) | 2020-06-29 | 2021-10-26 | Western Digital Technologies, Inc. | Via-less patterned ground structure common-mode filter |
| US11259400B1 (en) * | 2020-09-26 | 2022-02-22 | Htc Corporation | Circuit board |
| US11659650B2 (en) | 2020-12-18 | 2023-05-23 | Western Digital Technologies, Inc. | Dual-spiral common-mode filter |
| CN115811826A (zh) * | 2021-09-13 | 2023-03-17 | 华为技术有限公司 | 一种多层电路板、电路板组件及电子设备 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624729B2 (en) | 2000-12-29 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board |
| US6765450B2 (en) | 2002-06-28 | 2004-07-20 | Texas Instruments Incorporated | Common mode rejection in differential pairs using slotted ground planes |
| JP3839414B2 (ja) | 2003-02-25 | 2006-11-01 | 富士通株式会社 | 共振素子及び集積回路装置 |
| WO2006134874A1 (ja) * | 2005-06-14 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | 伝送線路装置 |
| JP3954640B2 (ja) | 2005-06-28 | 2007-08-08 | 松下電器産業株式会社 | 差動伝送線路 |
| JP2007053440A (ja) * | 2005-08-15 | 2007-03-01 | Murata Mfg Co Ltd | サスペンデッド線路装置および送受信装置 |
| JP4359279B2 (ja) * | 2005-09-06 | 2009-11-04 | 株式会社エヌ・ティ・ティ・ドコモ | コプレーナ共振器及びフィルタ |
| CN101370351B (zh) * | 2007-08-17 | 2012-05-30 | 鸿富锦精密工业（深圳）有限公司 | 软性电路板 |
| TWI348247B (en) * | 2008-04-15 | 2011-09-01 | Univ Nat Taiwan | Ground-plane slotted type signal transmission circuit board structure |
| TWI371134B (en) * | 2008-08-29 | 2012-08-21 | Univ Nat Taiwan | Common mode wave filter device and method applicable to defected ground structure |
| TWI437758B (zh) * | 2008-09-24 | 2014-05-11 | Wistron Neweb Corp | 濾波裝置及其相關無線通訊接收機 |
| TWI373998B (en) * | 2008-11-04 | 2012-10-01 | Complementary-conducting-strip transmission line structure | |
| US9532442B2 (en) * | 2009-08-19 | 2016-12-27 | Nec Corporation | Feed line structure, circuit board using same, and EMI noise reduction method |
| TWI417008B (zh) * | 2010-05-04 | 2013-11-21 | Hon Hai Prec Ind Co Ltd | 印刷電路板及其共模濾波器 |
| CN102238803A (zh) * | 2010-05-06 | 2011-11-09 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板及其共模滤波器 |
| TW201146105A (en) * | 2010-06-08 | 2011-12-16 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
| TW201201634A (en) * | 2010-06-17 | 2012-01-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
| CN102300395A (zh) * | 2010-06-23 | 2011-12-28 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| TWI415560B (zh) * | 2011-01-24 | 2013-11-11 | Univ Nat Taiwan | 降低電磁輻射的結構與方法，以及電性物件與其製造方法 |
| US9544991B2 (en) | 2011-12-19 | 2017-01-10 | Intel Corporation | Multi-pair differential lines printed circuit board common mode filter |
| CN103219963A (zh) * | 2013-04-16 | 2013-07-24 | 南京理工大学 | 基于c型耦合缺陷地结构的共模滤波器 |
| TWI565375B (zh) * | 2014-06-25 | 2017-01-01 | 中原大學 | 傳輸線佈線結構 |
| TWI552521B (zh) | 2014-09-19 | 2016-10-01 | Univ Nat Taiwan | Electromagnetic Noise Filter and Its Equivalent Filter Circuit |
| CN104810584B (zh) * | 2015-05-07 | 2018-03-13 | 西安电子科技大学 | 一种小型化差分三通带带通滤波器 |
| US9967968B2 (en) * | 2015-08-28 | 2018-05-08 | SK Hynix Inc. | 3D EMI suppression structure and electronic device having the same |
| US10178761B2 (en) * | 2016-04-28 | 2019-01-08 | Hewlett Packard Enterprise Development Lp | Defected ground structure to minimize EMI radiation |
| CN205828626U (zh) * | 2016-06-28 | 2016-12-21 | 西安工业大学 | 一种小型化三通带差分功率分配器 |
| CN105977600A (zh) * | 2016-06-28 | 2016-09-28 | 西安工业大学 | 小型化三通带差分功率分配器 |
| US9786331B1 (en) | 2016-07-26 | 2017-10-10 | Western Digital Technologies, Inc. | Shielded three-layer patterned ground structure |
-
2018
- 2018-02-07 US US15/891,007 patent/US10499490B2/en active Active
- 2018-04-13 TW TW107112816A patent/TWI671943B/zh active
- 2018-04-25 EP EP18169206.2A patent/EP3490346A1/en active Pending
- 2018-05-10 CN CN201810442019.XA patent/CN109842989B/zh active Active
- 2018-05-15 JP JP2018093908A patent/JP6547987B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109842989A (zh) | 2019-06-04 |
| US10499490B2 (en) | 2019-12-03 |
| JP2019096857A (ja) | 2019-06-20 |
| EP3490346A1 (en) | 2019-05-29 |
| TWI671943B (zh) | 2019-09-11 |
| TW201926786A (zh) | 2019-07-01 |
| CN109842989B (zh) | 2022-03-29 |
| US20190166685A1 (en) | 2019-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6547987B2 (ja) | 戻り経路における低減された放射を有する高速差動トレース | |
| US8907748B2 (en) | Common-mode suppression filter for microstrip 10-Gb/s differential lines | |
| JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
| CN103369817B (zh) | 印刷电路板 | |
| US20140197899A1 (en) | Printed circuit board and manufacturing method of printed circuit board | |
| TWI605736B (zh) | Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly | |
| US8441807B2 (en) | Electronic circuit | |
| US20140293566A1 (en) | Circuit board and electronic device | |
| JPWO2017006552A1 (ja) | プリント基板 | |
| JP5863801B2 (ja) | 高周波に使用するための多平面印刷配線板 | |
| US20150041207A1 (en) | Printed circuit board | |
| JP2013539218A5 (ja) | ||
| Shiue et al. | Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines | |
| JP5402830B2 (ja) | 多層配線基板 | |
| US9860975B2 (en) | Thermal relief pad | |
| JP2020107882A (ja) | 高速差動信号相互接続用のゴールドフィンガーコネクタ | |
| TW201340791A (zh) | 電子裝置及其印刷電路板的佈局結構 | |
| JP6832988B2 (ja) | 高速差動信号配線のためのループ状の放射低減フィルタ | |
| Jaze et al. | Differential mode to common mode conversion on differential signal vias due to asymmetric GND via configurations | |
| US9526165B2 (en) | Multilayer circuit substrate | |
| JP2017216367A (ja) | プリント回路板及び電子機器 | |
| US20100044093A1 (en) | Layout geometries for differential signals | |
| Jaze et al. | Mode conversion due to asymmetric gnd via configuration | |
| Kong et al. | Guided Interconnect-The Next-Generation Flex Circuits for High-Performance System Design | |
| WO2016197762A1 (zh) | 一种电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6547987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |