CN115811826A - 一种多层电路板、电路板组件及电子设备 - Google Patents

一种多层电路板、电路板组件及电子设备 Download PDF

Info

Publication number
CN115811826A
CN115811826A CN202111068756.6A CN202111068756A CN115811826A CN 115811826 A CN115811826 A CN 115811826A CN 202111068756 A CN202111068756 A CN 202111068756A CN 115811826 A CN115811826 A CN 115811826A
Authority
CN
China
Prior art keywords
circuit board
branch
multilayer circuit
differential signal
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111068756.6A
Other languages
English (en)
Inventor
程丁宁
刘辰钧
丁学英
赵才军
程维昶
赵振源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111068756.6A priority Critical patent/CN115811826A/zh
Priority to EP22866781.2A priority patent/EP4391732A1/en
Priority to PCT/CN2022/118256 priority patent/WO2023036320A1/zh
Publication of CN115811826A publication Critical patent/CN115811826A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供了一种多层电路板、电路板组件及电子设备,该多层电路板包括差分信号线、参考地层和枝节结构。差分信号线和参考地层在多层电路板上位于不同的层。上述枝节结构包括主枝节和辅助枝节,主枝节的一端与参考地层连接,辅助枝节与主枝节连接。该多层电路板的枝节结构与附近的导电结构形成电容电感等效结构,相当于设置了一个电容电感谐振电路。枝节结构仅主枝节的一端与参考地层连接,其余部分均不与参考地层连接,枝节结构的滤波效果较好,可以抑制更高频率的共模干扰信号。枝节结构的结构较为简单,占用的空间较少,有利于满足多层电路板的高频、高密布线要求。此外,多层电路板制备过程的容差能力较强。

Description

一种多层电路板、电路板组件及电子设备
技术领域
本申请涉及电子技术领域,具体为一种多层电路板、电路板组件及电子设备。
背景技术
电子设备工作过程中会产生电磁噪声,而电磁噪声会对周边的其他电子设备造成干扰,因此只有通过电磁兼容性(Electro Magnetic Compatibility,EMC)认证等相关测试的产品才能上市。
随着通信技术的不断发展,电子产品的芯片的工作速率不断增加,导致产品EMC认证的电磁辐射测试频段从30MHz~1GHz提升到30MHz~6GHz,美国FCC标准更是要求电磁辐射测试频段的最大值达到40GHz。通常情况下,高速芯片产生的共模噪声是高频电磁辐射信号中的主要噪声。上述共模噪声会激励电路板的高速差分信号线进行传播,然后传播到各类高速连接器。上述连接器通常都是辐射能力较强的天线,会将共模噪声辐射出去,造成电磁干扰。
现有抑制电磁干扰的实施方式为从板级进行共模噪声抑制,从业界公开的缺陷地结构滤波器(Defected Ground Structure,DGS)、走线滤波器、平衡式宽带可调共模滤波器等技术来看,其结构尺寸均较大无法满足当前产品高频、高密布局布线要求,特别是部分产品高速差分信号线通道很多,且差分信号线对的间距小于1mm。
发明内容
本申请提供一种多层电路板、电路板组件及电子设备,以提升多层电路板抑制共模噪声的频率,减小共模噪声抑制结构占用的面积,提升多层电路板和高密布局,提升制备多层电路板的容差能力。
第一方面,本申请提供了一种多层电路板,该多层电路板包括差分信号线、参考地层和枝节结构。上述差分信号线在多层电路板的层,与参考地层位于多层电路板的层不同。也就是说,上述差分信号线和参考地层在多层电路板上位于不同的层。上述差分信号线用于传输差分信号,参考地层用于形成参考信号,以提升多层电路板传输的信号的准确性。上述枝节结构包括主枝节和辅助枝节,辅助枝节与主枝节连接为一体结构。上述枝节结构只有主枝节的一端与参考地层连接,主枝节的另一端不与参考地层连接,且辅助枝节也不与参考地层连接。本申请技术方案中,多层电路板的枝节结构与附近的导电结构形成电容电感等效结构,从而相当于在多层电路板设置了一个电容电感谐振电路。共模干扰信号产生的电场和磁场与枝节结构形成的电容电感谐振电路产生紧密耦合,从而抑制共模噪声。仅仅上述主枝节的一端与参考地层连接,其余部分均不与参考地层连接,该方案中,主枝节未与参考地层连接的一端,也可以形成等效电容,因此,与同样尺寸和形状的枝节结构,且主枝节的两端与参考地层连接相比,本申请技术方案中形成的等效电容较大,可以抑制的共模噪声的谐振频率更高。也就是说,在同样的抑制共模噪声的谐振频率需求下,本申请技术方案中的枝节可以制作的较小,占板面积也较小。此外,枝节结构的结构较为简单,只包括了主枝节和辅助枝节,占用的空间也较少。因此,该方案有利于满足多层电路板的高频、高密布线要求。由于上述枝节结构的结构较为简单,且尺寸较小,枝节结构可以制备的离相邻走线的距离较远,即使在制备多层电路板时各部分结构存在一定的偏移,也不易出现短路等问题,因此,多层电路板制备过程的容差能力较强。
具体制备上述枝节结构时,可以使得枝节结构沿平行于差分信号线延伸方向的长度(第一长度)小于或者等于2mm。本申请技术方案中的枝节结构的尺寸较小,有利于减少枝节结构的占板面积。
上述枝节结构沿垂直于差分信号线延伸方向的长度(第二长度)小于或者等于1mm。同样,本申请技术方案中的枝节结构的尺寸较小,有利于减少枝节结构的占板面积(占板面积等于第一长度*第二长度)。例如,可以使得枝节结构的占板面积小于等于2mm2
本技术方案中的枝节结构可以抑制的共模噪声的频率大于或等于10GHz。以提升可以抑制的共模噪声的频率。
此外,上述辅助枝节对称设置于主枝节的两侧,具体的,上述主枝节的长度方向与辅助枝节的对称轴平行,可以认为,上述主枝节自身沿长度方向延伸的对称轴与辅助枝节的对称轴重叠。该方案可以使枝节结构整体为对称结构,有利于形成对称的磁场和电场,从而不易破坏差分信号线的对称性。
上述枝节结构的具体形状不做限制,例如,枝节结构为十字形、T形、山字形或者巾字形等,具体可以根据实际需要抑制的共模噪声的频段来选择合适形状的枝节结构。
具体的技术方案中,上述主枝节为矩形主枝节。上述矩形主枝节与差分信号线平行设置,也就是说,上述矩形主枝节的长度方向与差分信号线的延伸方向平行。上述辅助枝节相对于差分信号线轴对称,该方案中,上述枝节结构关于差分信号线对称设置,对于差分信号线的影响较小,不会影响差分信号线的传输性能。
上述参考地层具有镂空结构,上述镂空结构位于枝节结构的周侧。具体的,还可以认为上述参考地层具有开口,枝节结构位于上述开口内。上述镂空结构相对于差分信号线对称设置,参考地层的边缘与枝节结构的边缘形成了上述镂空结构的轮廓。该方案中,上述镂空结构对于差分信号线的对称性无影响,从而不影响差分信号线的传输性能。
上述镂空结构的外边缘形状不做限制,例如,可以为矩形、圆形、梯形或者D字形,当然还可以为其它的对称结构。
具体的技术方案中,上述差分信号走线包括初级走线和次级走线,上述初级走线在多层电路板的层,与次级走线在多层电路板的层不同。上述初级走线与次级走线通过信号孔连接,上述信号孔穿过参考地层的镂空结构。也就是说,本技术方案中的镂空结构一方面用于形成枝节结构,另一方面,还用于穿过信号孔。有利于简化多层电路板的结构,简化多层电路板的制备工艺。
上述多层电路板还包括缺陷地结构(DGS),该缺陷地结构设置于参考地层。上述缺陷地结构与枝节结构级联,从而可以增加滤波带宽,以提升电路板组件的容差能力。
本领域技术人员可以结合加工能力以及对产品性能的要求来设置辅助枝节1332和主枝节1331的宽度。通常来说,宽度越大,可以抑制的共模噪声的谐振频率更低,如果需要提升调整频率,可以减少宽度,但由于受到加工能力限制,宽度也不会无限缩小,通常宽度可以设置为4-10mil,为了更好地增大共模噪声的谐振频率,可以设置为4mil左右。
本申请中,差分信号线131包括两根信号线,上述两根信号线平行设置,每根信号线的线宽可以是4-10mil,两个信号线之间的间距可以是5-20mil。在一个实施例中,可以是8-10mil,这样,既可以保证两根信号线的之间的耦合能力从而满足差分信号线的传输性能,同时,又能够给主枝节留出足够的空间,使之垂直投影面不与差分信号线重叠,从而不会影响差分信号线的传输性能。
第二方面,本申请还提供了一种电路板组件,该电路板组件包括上述任一技术方案中的多层电路板,还包括芯片,芯片与差分信号线连接。上述差分信号线的一端与芯片连接,另一端可以与连接器连接,或者,也可以与其它电子器件连接,本申请不做限制。该电路板组件抗共模干扰的能力较强,抗干扰结构的面积较小,布线密度可以做的较高。
具体的技术方案中,上述电路板组件的类型不做限制。例如,上述电路板组件可以为芯片封装、电子模块或者单板。只要具有多层电路板的电路板组件,都可以为本申请技术方案中共的电路板组件。
第三方面,本申请提供了一种电子设备,该电子设备包括壳体和上述任一技术方案中的多层电路板,该多层电路板设置于壳体。该电子设备中共的多层电路板的抗干扰能力,具体的,上述电子设备的类型不做限制,例如,可以为服务器或者移动终端等。
附图说明
图1为本申请实施例中电子设备的一种结构示意图;
图2为本申请实施例中电子设备的另一种结构示意图;
图3为本申请实施例中电路板组件的一种爆炸结构示意图;
图4为本申请实施例中电路板组件的一种局部剖面结构示意图;
图5为本申请实施例中多层电路板的一种俯视结构示意图;
图6为本申请实施例中谐振点电场分布仿真分析对比图;
图7为申请实施例中谐振点磁场分布仿真分析对比图;
图8为本申请实施例中共模插损的一种仿真分析对比图;
图9为本申请实施例中差模插损的一种仿真分析对比图;
图10为本申请实施例中差模回损的一种仿真分析对比图;
图11为本申请实施例中多层电路板的一种差模磁场结构示意图;
图12为本申请实施例中多层电路板的一种差模电场结构示意图;
图13为本申请实施例中多层电路板的一种共模磁场结构示意图;
图14为本申请实施例中多层电路板的一种共模电场结构示意图;
图15A-图15I为本申请实施例中各种枝节结构的形状示意图;
图16A-图16C为本申请实施例中各种参考地层的镂空结构的外边缘形状示意图;
图17为本申请实施例中多层电路板的另一种俯视结构示意图。
附图标记:
100-服务器; 110-壳体;
120-电源装置; 130-散热装置;
200-移动终端; 210-壳体;
1-电路板组件; 11-芯片;
12-连接器; 13-多层电路板;
131-差分信号线; 1311-初级走线;
1312-次级走线; 132-参考地层;
1321-镂空结构; 133-枝节结构;
1331-主枝节; 1332-辅助枝节;
1333-根部; 1334-枝条;
134-与次级走线对应的参考地层; 2-电场;
3-磁场; 4-缺陷地结构;
M-对称轴。
具体实施方式
为了方便理解本申请实施例提供的多层电路板、电路板组件及电子设备,下面介绍一下其应用场景。随着电子信息技术的发展,电子设备的工作效率不断提高,高速芯片的速率越来越高,也越容易产生共模噪声。上述高速芯片通过差分信号线来传输信号,为了提升信号精准性,还包括参考地层。本申请实施例中的电路板组件包括多层电路板,差分信号线和参考地层设置于多层电路板的不同层。现有技术中,为了抑制电路板组件产生的噪声,在多层电路板设置缺陷地结构(Defected Ground Structure,DGS)、走线滤波器、平衡式宽带可调共模滤波器等,上述方案的结构尺寸较大无法满足当前产品单板的高频、高密布线要求。
以下实施例中所使用的术语只是为了描述特定实施例的目的,而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样,单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式,除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“具体的实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
本申请提供了一种电子设备,本申请实施例中的电子设备的具体类型不做限制。例如,该电子设备可以为服务器、移动终端、光模块和交换机等,图1为本申请实施例中电子设备的一种结构示意图,如图1所示,一种实施例中,上述电子设备为服务器100。该服务器100可以包括壳体110、电源装置120、散热装置130和电路板组件1。上述电源装置120、散热装置130和电路板组件1设置于上述壳体110。上述电源装置120与电路板组件1连接,用于为电路板组件1上的电子器件提供电源。上述散热装置130则可以用于为电路板组件1上的电子器件散热,保证电路板组件1的正常运行。
图2为本申请实施例中电子设备的另一种结构示意图,如图2所示,另一种实施例中,上述电子设备可以为移动终端200,该移动终端200具体可以为笔记本电脑。上述移动终端200可以包括壳体210和电路板组件1,上述电路板组件1设置于壳体200。
本申请实施例中电路板组件1的具体类型不做限制,该电路板组件1可以为芯片封装、电子模块或者单板。具体的上述芯片封装指的是电路板组件1设置有芯片,电路板组件1整体封装成整体结构,形成芯片封装。从而便于安装和使用电路板组件1,且电路板组件1的体积较小。上述电子模块指的是利用多层电路板连接电子器件,形成的电子模块。参考图1和图2,上述电路板组件1为单板时,上述单板可以具有芯片11和连接器12,芯片11与连接器12之间利用差分信号线131连接。
图3为本申请实施例中电路板组件的一种爆炸结构示意图,图4为本申请实施例中电路板组件的一种局部剖面结构示意图,如图3和图4所示,本申请实施例中的电路板组件1包括多层电路板13,还可以包括芯片11和连接器12。上述多层电路板13包括差分信号线131、参考地层132和枝节结构133。上述差分信号线131用于传输差分信号,参考地层132用于提供参考信号,以提高差分信号线131的准确性。具体设置上述多层电路板13时,上述差分信号线131在多层电路板13的层,与参考地层132在多层电路板13的层不同。也就是说,上述差分信号线131与参考地层132位于多层电路板13的不同层。具体的,上述参考地层132可以位于差分信号线131所在层的上一层,或者下一层,本申请对此不做限制。
图5为本申请实施例中多层电路板的一种俯视结构示意图,请结合图4和图5,上述枝节结构133设置于参考地层132在多层电路板13的层。也就是说,上述枝节结构133与参考地层132位于同一层。此外,上述枝节结构133与参考地层132电连接。具体的,上述枝节结构133包括主枝节1331和辅助枝节1332,其中,该辅助枝节1332包括对称的两部分结构,该两部分结构在图中的标号分别为1332-1和1332-2,上述两部分都与主枝节1331连接。具体的,辅助枝节1332相对于主枝节1331的长度方向轴向对称的设置于主枝节1331的两侧,即辅助枝节的两部分结构分别设置在主枝节1331的两侧。该枝节结构133中仅仅主枝节1331的一端与参考地层132连接,而主枝节1331的另一端不与参考地层132连接,且辅助枝节1332也不与参考地层132连接。值得说明的是,本申请中的连接如无特殊说明指的是物理连接,也就是说,仅主枝节1331的一端与参考地层132物理连接,辅助枝节1332与主枝节1331物理连接,而辅助枝节1332与参考地层132之间不存在物理连接。具体的,可以使得主枝节1331、辅助枝节1332和参考地层132为一体结构,本申请对此不做限制。具体设置上述辅助枝节时,可以使上述辅助枝节1332的对称轴与主枝节1331沿长度方向延伸的对称轴重叠。
该方案中,多层电路板13的参考地层132设置上述枝节结构133,该枝节结构133可以与相邻层间的导电结构形成等效电容电感,相当于在多层电路板13设置了一个电容电感谐振电路。共模干扰信号产生的电场和磁场与枝节结构133产生紧密耦合,电路板组件1产生的共模能量被反射回源端,从而使得共模能量被损耗,该源端具体可以指芯片11所在的一端。该方案中的枝节结构133仅一端与参考地层132连接,则主枝节1331未与参考地层132连接的一端,也可以形成等效电容,因此,与同样尺寸和形状的枝节结构133,且主枝节1331的两端与参考地层132连接相比,本申请技术方案中形成的等效电容较大,可以抑制的共模噪声的谐振频率更高。也就是说,在同样的抑制共模噪声的谐振频率需求下,本申请技术方案中的枝节可以制作的较小,占板面积也较小。此外,该方案中的枝节结构133的结构较为简单,只包括了主枝节1331和辅助枝节1332,占用的空间较少。例如,上述枝节结构133占板面积可以小于或者等于2mm2,相比于现有技术,可以节约45%以上的空间,有利于满足电路板组件1的高频、高密布线要求。由于上述枝节结构133的结构较为简单,且尺寸较小,枝节结构可以制备的离相邻走线的距离较远,即使在制备多层电路板13时各部分结构存在一定的偏移,也不易影响差分信号质量,因此,该方案多层电路板13制备过程的容差能力较强。
值得说明的是,上述主枝节包括长边和短边,主枝节的长度方向指的是:主枝节的长边的延伸方向。
具体制备上述枝节结构133时,可以使得枝节结构133沿平行于差分信号线131延伸方向的长度(第一长度)小于或者等于2mm。该实施例中,枝节结构133的主枝节1331和辅助枝节1332作为整体,该枝节结构的整体的尺寸沿平行于差分信号线131延伸方向的最大长度小于或者等于2mm。本申请技术方案中的枝节结构133的尺寸较小,有利于减少枝节结构的占板面积。
上述枝节结构沿垂直于差分信号线延伸方向的长度(第二长度)小于或者等于1mm。该实施例中,枝节结构133的主枝节1331和辅助枝节1332作为整体,该枝节结构的整体的尺寸沿垂直于差分信号线131延伸方向的最大长度小于或者等于1mm。同样,本申请技术方案中的枝节结构的尺寸较小,有利于减少枝节结构的占板面积,其中,占板面积等于第一长度*第二长度。例如,可以使得枝节结构的占板面积小于或者等于2mm2
具体的技术方案中,上述差分信号线131在多层电路板13的层,与参考地层132在多层电路板13的层相邻。则枝节结构的滤波效果更好,且有利于减少走线距离。
上述辅助枝节1332可以与主枝节1331直接连接,也可以通过其它结构实现连接。具体的实施例中,上述辅助枝节1332和主枝节1331可以为一体结构。该实施例便于制备枝节结构,且有利于提升辅助枝节1332与主枝节1331之间连接的可靠性。进一步的实施例中,上述枝节结构与参考地层132为一体结构,则可以通过一次工艺形成参考地层132和枝节结构,便于制备多层电路板13,简化多层电路板13的制备工艺。
本领域技术人员可以结合加工能力以及对产品性能的要求来设置辅助枝节1332和主枝节1331的宽度。通常来说,宽度越大,可以抑制的共模噪声的谐振频率更低,如果需要提升调整频率,可以减少宽度,但由于受到加工能力限制,宽度也不会无限缩小,通常宽度可以设置为4-10mil,为了更好地增大共模噪声的谐振频率,可以设置为4mil左右。
请继续参考图5,具体的实施例中,上述枝节结构133的主枝节1331为矩形主枝节,该主枝节1331与差分信号线131平行设置,且上述辅助枝节1332相对于差分信号线131轴向对称。该方案中,整个枝节结构相对于差分信号线131对称设置。具体的,可以理解,差分信号线131包括两根信号线,上述两根信号线平行设置,每根信号线的线宽可以是4-10mil,两个信号线之间的间距可以是5-20mil。在一个实施例中,可以是8-10mil,这样,既可以保证两根信号线的之间的耦合能力从而满足差分信号线的传输性能,同时,又能够给主枝节留出足够的空间,使之垂直投影面不与差分信号线重叠,从而不会影响差分信号线的传输性能。上述两根差分信号线具有对称轴M。上述枝节结构133的形状也就关于上述对称轴M对称设置。具体的,还可以将两根信号线构成的差分信号线131简化理解成一根线,作为上述对称轴。该方案中,枝节结构相对于差分信号线131对称设置,则枝节结构产生的等效电路对于差分信号线131的对称性无影响,从而不影响差分信号线131的传输性能。
此外,上述参考地层132具有镂空结构1321,该镂空结构1321位于直接结构的周侧。或者说,上述参考地层132的边缘与枝节结构133的边缘形成了镂空结构1321的轮廓。本申请技术方案中,对于镂空结构1321的轮廓无特殊要求。但是,可以使得上述镂空结构1321关于差分信号线131对称设置,从而使得上述镂空结构1321对于差分信号线131的对称性无影响,从而不影响差分信号线131的传输性能。
值得说明的是,本申请技术方案中,可以使得每组差分信号线对应设置一个枝节结构。
请参考图4和图5,具体设置上述多层电路板13时,可以使差分信号线131包括初级走线1311和次级走线1312。具体的,上述初级走线1311指的是差分信号线131靠近芯片11所在的一端的部分,次级走线1312指的是差分信号线131靠近连接器12所在的一端的部分。上述初级走线1311在多层电路板13的层,与次级走线1312在多层电路板13的层不同。具体的实施例中,上述参考地层132位于初级走线1311所在的层与次级走线1312所在的层之间。上述信号孔位于参考地层132的镂空结构1321内,或者说,上述信号孔穿过参考地层132的镂空结构1321。该方案便于制作上述信号孔,信号孔不易与其它结构连接,保证差分信号线131连接的可靠性。该方案中,用于形成枝节结构的镂空结构1321,还可以用于形成信号孔,有利于简化多层电路板13的结构,上述初级走线1311和次级走线1312可以直接连接,或者,也可以通过电子器件进行连接。上述电子器件具体可以为电容或者电阻。
当然,在其它实施例中,整根差分信号线可以位于同一层,本申请对此不做具体限制。
请继续参考图5,上述枝节结构133具体可以为十字形,枝节结构133包括沿第一方向延伸的第一延伸部和与上述第一延伸部交叉设置的第二延伸部,上述第一延伸部与参考地层132电连接。上述第一延伸部与第二延伸部交叉的区域为交叉点,上述枝节结构133的交叉点和与参考地层132的连接点之间的区域为枝节结构133的根部1333,其余部分为枝节结构133的枝条1334。例如图5所示的实施例中,可以认为该枝节结构133包括一个根部1333(图中虚线椭圆框中的枝节结构),以及三个枝条1334(图中三个虚线方框中的枝节结构)。上述枝节结构133可以使得多层电路板13形成电容电感谐振电路,上述枝节结构133能够抑制的共模噪声的谐振频率满足f:
Figure BDA0003259638670000071
其中,L为枝节结构133的等效电感,C为枝节结构133的等效电容。
发明人对本申请技术方案做出了仿真分析。图6为本申请实施例中谐振点电场分布仿真分析对比图,请结合图5和图6,分别分析具有十字形枝节结构133的多层电路板13的谐振点电场2的分布,以及不具有十字形枝节结构133的多层电路板13的谐振点电场2分布。可见,电场2主要分布于枝节结构133的枝条1334所在的区域。则上述枝条1334可以形成等效电容。上述枝条1334的长度枝节结构133影响了等效电容的值,上述枝条1334越长,等效电容越大,抑制的共模噪声的频率越低。
图7为申请实施例中谐振点磁场分布仿真分析对比图,请结合图5和图7,分别分析具有十字形枝节结构133的多层电路板13的谐振点磁场3分布,以及不具有十字形枝节结构133的多层电路板13的谐振点磁场3分布。可见,磁场3主要分布于枝节结构133的根部1333区域。则上述根部1333可以形成等效电感。上述根部1333的长度枝节结构133影响了等效电感的值,上述根部1333越长,等效电感越大,抑制的共模噪声的频率越低。
本申请实施例中,基于上述设计原则设计枝节结构133的结构并设计合理的尺寸(例如有效占用面积小于一定值,如小于2mm2),可以使枝节结构133抑制共模噪声的频率大于或等于10GHz。也就是说,本申请技术方案中,可以通过设计小尺寸的的枝节结构133来抑制较高频率的共模噪声。需要说明的是,为满足各种具体性能,本领域技术人员可以基于上述设计原则对枝节结构具体的结构形状以及尺寸通过仿真、测试来得到。此外,枝节结构的最小尺寸也可以结合机械加工能力以及实际产品需求来确定,例如,可以约等于0.4mm×0.5mm。
以枝节结构133为十字形为例,下面列举一个具体的实施例。该实施例中,电路板组件1的多层电路板13包括四层结构,依次为第一层、第二层、第三层和第四层。上述初级走线1311设置于第一层,与初级走线1311对应的参考地层132设置于第二层,次级走线1312设置于第三层,第四层为与次级走线对应的参考地层134。上述初级走线1311、参考地层132、次级走线1312和与次级走线对应的参考地层134的具体材质不做限制,例如可以为铜,或者还可以包括银等导电性较好的材料。参考地层132和十字形的枝节结构133关于差分信号线131对称设置。图中枝节结构133设置于与初级走线对应的参考地层132;上述枝节结构还可以设置于与次级走线对应的参考地层134;或者,与初级走线对应的参考地层132和与次级走线对应的参考地层134均设置有枝节结构133。
图8为本申请实施例中共模插损的一种仿真分析对比图,如图8所示,本申请实施例中,设置了枝节结构133的电路板组件1的共模插损数值较低。现有技术中,未设置上述枝节结构133时共模插损数值较高。图9为本申请实施例中差模插损的一种仿真分析对比图,如图9所示,本申请实施例中,设置了枝节结构133的电路板组件1的差模插损的曲线,与现有技术中,未设置上述枝节结构133时差模插损相比,相差不大于0.1dB,在可接受的范围内。图10为本申请实施例中差模回损的一种仿真分析对比图,如图10所示,本申请实施例中,设置了枝节结构133的电路板组件1的差模回损的曲线,与现有技术中,未设置上述枝节结构133时差模回损相比,相差不大,也在可接受的范围内。
图11为本申请实施例中多层电路板的一种差模磁场结构示意图,如图11所示,当差分信号线131传输差模信号时,一组差分信号线131中的两根差分信号线131中间对称面为一虚拟电壁。中间增加枝节结构133结构,不会影响差分信号。图12为本申请实施例中多层电路板13的一种差模电场结构示意图,如图12所示,当差分信号线131传输差模信号时,枝节结构133结构形成的环路与磁力线平行,不会被磁场激励起来。因此,设置了上述枝节结构133,传输差模信号时的磁场和电场也不会与枝节结构133发生耦合,对于电路板组件1传输差模信号没有影响。
图13为本申请实施例中多层电路板的一种共模磁场结构示意图,如图13所示,当差分信号线131传输共模信号时,一组差分信号线131中的两根差分信号线131的电场终止于枝节结构133。图14为本申请实施例中多层电路板的一种共模电场结构示意图,如图14所示,当差分信号线131传输共模信号时,磁场会穿越中间的枝节结构133结构形成环路。电场和磁场均在枝节结构133处谐振,在谐振频率上,差分信号上共模阻抗失配,共模能量会反射回源端耗散,无法继续向前方传播,不会被磁场激励起来。因此,设置了上述枝节结构133,可以抑制电磁干扰。
上述枝节结构133的具体形状不做限制,例如可以为十字形、T形、山字形或者巾字形或者其它对称结构,可以理解,这里枝节结构133的形状只是与各种字或者字母的形状类似,而不是完全一样,本领域技术人员可以参考前述实施例中的设计原则以及图15A-图15I中的各种示意图来得到最终的形状。
图15A-图15I为本申请实施例中各种枝节结构的形状示意图,如图15A所示实施例中的枝节结构133为十字形;如图15B所示实施例中的枝节结构133为T形;如图15C中的所示实施例中的枝节结构133为山字形;如图15D所示实施例中的枝节结构133为巾字形。此外,上述枝节结构133只需对称设置即可,可以不为上述的形状。例如,如图15E-图15G中所示的实施例中的枝节结构133的形状。此外,上述枝节结构的辅助枝节1332可以与主枝节1331的长度方向平行,或者,上述枝节结构的辅助枝节1332还可以与主枝节1331的长度方向相交,就是说辅助枝节1332可以与主枝节1331垂直,或者呈一定角度。如图15H和图15I所示的实施例中,辅助枝节1332中还包括可斜向延伸的部分。
上述镂空结构1321的外边缘形状也不做限制,例如可以为矩形、圆形、梯形或者D字形等对称结构。值得说明的是,上述镂空结构1321的外边缘指的是镂空结构1321与参考地层132相邻的边缘,也就是忽略掉枝节结构133。图16A-图16C为本申请实施例中参考地层132的镂空结构1321的形状示意图,如图6所示实施例中参考地层132的镂空结构1321为矩形;如图16A所示实施例中参考地层132的镂空结构1321为圆形;如图16B所示实施例中参考地层132的镂空结构1321为梯形;如图16C所示实施例中参考地层132的镂空结构1321为D字形。此外,上述镂空结构1321只需对称设置即可,可以不为上述的形状,本申请对此不做限制。
图17为本申请实施例中多层电路板的另一种俯视结构示意图,如图17所示,一种实施例中,上述电路板组件1的多层电路板13还包括缺陷地结构(DGS)4,该缺陷地结构4也设置于参考地层132。该方案中,缺陷地结构4与枝节结构133均设置于参考地层132,缺陷地结构4与枝节结构133级联,从而可以增加滤波带宽,以提升电路板组件1的抗干扰能力。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的保护范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (13)

1.一种多层电路板,其特征在于,包括差分信号线、参考地层和与所述参考地层连接的枝节结构,其中:
所述差分信号线在所述多层电路板的层,与所述参考地层在所述多层电路板的层不同;所述枝节结构包括主枝节和辅助枝节,所述枝节结构中只有所述主枝节的一端与所述参考地层连接,所述辅助枝节与所述主枝节连接为一体结构,所述辅助枝节相对于所述主枝节的长度方向轴对称,所述辅助枝节不与所述参考地层连接。
2.如权利要求1所述的多层电路板,其特征在于,所述主枝节为矩形主枝节,所述主枝节与所述差分信号线平行设置,所述辅助枝节相对于所述差分信号线轴对称。
3.如权利要求1或2所述的多层电路板,其特征在于,所述枝节结构为十字形、T形、山字形或者巾字形。
4.如权利要求1~3任一项所述的多层电路板,其特征在于,所述参考地层具有镂空结构,所述镂空结构位于所述枝节结构的周侧,所述镂空结构相对于所述差分信号线对称设置。
5.如权利要求4所述的多层电路板,其特征在于,所述镂空结构的外边缘为矩形、圆形、梯形或者D字形。
6.如权利要求4或5所述的多层电路板,其特征在于,所述差分信号走线包括初级走线和次级走线,所述初级走线在所述多层电路板的层,与所述次级走线在所述多层电路板的层不同;所述初级走线与所述次级走线通过信号孔连接,所述信号孔穿过所述参考地层的所述镂空结构。
7.如权利要求1~6任一项所述的多层电路板,其特征在于,所述枝节结构沿平行于所述差分信号线延伸方向的长度小于或者等于2mm。
8.如权利要求1~7任一项所述的多层电路板,其特征在于,所述枝节结构沿垂直于所述差分信号线延伸方向的长度小于或者等于1mm。
9.如权利要求1~8任一项所述的多层电路板,其特征在于,还包括缺陷地结构,所述缺陷地结构设置于所述参考地层。
10.如权利要求1~9任一项所述的多层电路板,其特征在于,所述枝节结构抑制共模噪声的频率大于或等于10GHz。
11.一种电路板组件,其特征在于,包括如权利要求1~10任一项所述的多层电路板,还包括芯片,所述芯片与所述差分信号线连接。
12.如权利要求11所述的电路板组件,其特征在于,所述电路板组件为芯片封装、电子模块或者单板。
13.一种电子设备,其特征在于,包括壳体和如权利要求1~10任一项所述的多层电路板,所述多层电路板设置于所述壳体。
CN202111068756.6A 2021-09-13 2021-09-13 一种多层电路板、电路板组件及电子设备 Pending CN115811826A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111068756.6A CN115811826A (zh) 2021-09-13 2021-09-13 一种多层电路板、电路板组件及电子设备
EP22866781.2A EP4391732A1 (en) 2021-09-13 2022-09-09 Multi-layer circuit board, circuit board assembly, and electronic device
PCT/CN2022/118256 WO2023036320A1 (zh) 2021-09-13 2022-09-09 一种多层电路板、电路板组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111068756.6A CN115811826A (zh) 2021-09-13 2021-09-13 一种多层电路板、电路板组件及电子设备

Publications (1)

Publication Number Publication Date
CN115811826A true CN115811826A (zh) 2023-03-17

Family

ID=85481082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111068756.6A Pending CN115811826A (zh) 2021-09-13 2021-09-13 一种多层电路板、电路板组件及电子设备

Country Status (3)

Country Link
EP (1) EP4391732A1 (zh)
CN (1) CN115811826A (zh)
WO (1) WO2023036320A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101786083B1 (ko) * 2011-03-15 2017-10-17 한국전자통신연구원 데이터 통신 선로 구조 및 데이터 통신 선로 설계 방법
KR101466774B1 (ko) * 2014-02-17 2014-11-28 연세대학교 산학협력단 공통 모드 잡음을 억제하는 회로 장치 및 그 제조 방법, 인쇄 회로 기판, 그리고 이동 단말기
US20160174362A1 (en) * 2014-12-12 2016-06-16 Kevin J. Doran Apparatus, system and method to protect signal communication integrity
US10499490B2 (en) * 2017-11-24 2019-12-03 Quanta Computer Inc. High speed differential trace with reduced radiation in return path
US11160162B1 (en) * 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter

Also Published As

Publication number Publication date
WO2023036320A1 (zh) 2023-03-16
EP4391732A1 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
US7414201B2 (en) Transmission line pair
US20050205292A1 (en) Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US20060232949A1 (en) Main board for backplane buses
US20060254814A1 (en) Ground shield structure
JPWO2007046271A1 (ja) 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US9699887B2 (en) Circuit board and electronic device
JP2012151365A (ja) 基板及びそれを含む電子部品
US9893428B2 (en) Direct transition from a waveguide to a buried chip
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
KR101577370B1 (ko) 마이크로웨이브 필터
JP6907918B2 (ja) コネクタおよびコネクタ平面線路接続構造
JP2012028498A (ja) ノイズ抑制構造を有する回路基板
JP2015015331A (ja) 高周波伝送線路
JP2015012169A (ja) プリント回路板
WO2012039120A2 (en) Printed circuit board
CN111129681B (zh) 一种平衡-不平衡变换装置、通信器件及通信系统
CN115811826A (zh) 一种多层电路板、电路板组件及电子设备
US20190357349A1 (en) 3d electromagnetic bandgap circuit
CN110536537B (zh) 立体电磁能隙电路
WO2016129199A1 (ja) 構造体および配線基板
EP3937596A1 (en) Common mode suppression packaging apparatus, and printed circuit board
KR20170055905A (ko) 마이크로스트립 회로 및 이를 포함하는 칩-대-칩 인터페이스 장치
EP1603201A1 (en) Connection structure for coaxial connector and multilayer substrate
CN215266618U (zh) 一种应用于77GHz汽车雷达的微带转换结构
US11984637B2 (en) Transmission line and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination