TWI565375B - 傳輸線佈線結構 - Google Patents

傳輸線佈線結構 Download PDF

Info

Publication number
TWI565375B
TWI565375B TW103121909A TW103121909A TWI565375B TW I565375 B TWI565375 B TW I565375B TW 103121909 A TW103121909 A TW 103121909A TW 103121909 A TW103121909 A TW 103121909A TW I565375 B TWI565375 B TW I565375B
Authority
TW
Taiwan
Prior art keywords
line
segment
transmission line
width
crossover
Prior art date
Application number
TW103121909A
Other languages
English (en)
Other versions
TW201601605A (zh
Inventor
薛光華
Original Assignee
中原大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中原大學 filed Critical 中原大學
Priority to TW103121909A priority Critical patent/TWI565375B/zh
Priority to US14/461,074 priority patent/US9318787B2/en
Publication of TW201601605A publication Critical patent/TW201601605A/zh
Application granted granted Critical
Publication of TWI565375B publication Critical patent/TWI565375B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

傳輸線佈線結構
本發明係有關於一種傳輸線佈線結構，尤指一種傳輸線對於交越處之線段係彼此緊靠之傳輸線佈線結構。
隨著科技的蓬勃發展，高頻化電子產品與日漸增，數位訊號傳輸速率也越來越快，而也由於高頻高速化的電子產業趨勢，如電磁干擾(Electromagnetic Interference,EMI)、電磁相容(Electromagnetic Compatibility,EMC)、訊號完整性(Signal Integrity,SI)以及電源完整性(Power Integrity,PI)之電信問題受到傳輸速度的提升伴隨而來，使得訊號的品質與完整性成為電路設計優劣的考量。
進一步來說，在高頻系統中，傳統的單端訊號(Single-ended Signal)線已無法符合需求，且無法保持良好的訊號完整性，使得大部分的高頻高速數位系統採用具有抑制共模雜訊與抵抗雜訊干擾特性的差模訊號(Differential Signal)線對方式傳送訊號，目前主流傳輸規格HDMI(High Definition Multimedia Interface1.4/5Gb/s)、SATA(Serial Advanced Technology Attachment)、USB3.0、PCI Express與Thunderbolt皆是採用差模傳輸的型態。然而，差模訊號線對若走線不對稱造成接收訊號的時序有時間差，就會產生共模雜訊(Common-mode Noise)。
舉例來說，傳輸線常應用於上述高頻高速產品之印刷電路板中，請參閱第一圖，第一圖係顯示先前技術之傳輸線佈線結構之第一示意圖，如第一圖所示，傳輸線對PA1係自一第一輸入端(圖未標示，左側部分)延伸至一第一輸出端(圖未標示，右側部分)，並由二條傳輸線PA11與PA12所組成，而傳輸線PA11與PA12係設置於基板PA100最上層之佈線層(第一佈線層，圖未標示)，傳輸線PA2係自第二輸入端(圖未標示，下側部分)延伸至一第二輸出端(圖未標示，上側部分)，並設置於基板PA100第二層之佈線層(第二佈線層，圖未標示)，亦即傳輸線對PA1與傳輸線PA2係位於不同層，並具有交越區域A，此交越區域A中會產生共模雜訊，且交越區域A也會產生有較高之電容性，進而影響到訊號的完整性。
請參閱第二圖，第二圖係顯示先前技術之傳輸線佈線結構之第二示意圖，如第二圖所示，傳輸線對PA3係自一第一輸入端(圖未標示，左側部分)延伸至一第一輸出端(圖未標示，右側部分)，並由二條傳輸線PA31與PA32所組成，而傳輸線PA31與PA32係設置於基板PA200最上層之佈線層(第一佈線層，圖未標示)，傳輸線對PA4也是自一第二輸入端(圖未標示，下側部分) 延伸至一第二輸出端(圖未標示，上側部分)，並由二條傳輸線PA41與PA42所組成，並設置於基板PA200第二層之佈線層(第二佈線層，圖未標示)，亦即傳輸線對PA3與傳輸線對PA4係位於不同層，並具有交越區域B，此交越區域B中會產生共模雜訊，且交越區域B也會產生有較高之電容性(傳輸線PA41與PA42之間也會有電性干擾)，進而影響到訊號的完整性。
有鑒於現有傳輸線佈線結構中，普遍具有高共模雜訊以及高電容性，進而造成訊號品質差之問題。緣此，本發明主要係提供一種傳輸線佈線結構，主要係將交越處(上述之交越區域)且位於上層之傳輸線對之線段緊靠並縮小線寬，且下層之傳輸線也縮小線寬，以達降低交越處的共模雜訊及電容性之目的。
基於上述目的，本發明所採用之主要技術手段係提供一種傳輸線佈線結構，係用以佈設於一基板，基板包含一第一佈線層、一第一介電基材層、一第二佈線層、一第二介電基材層與一接地層，第一佈線層係設置於第一介電基材層上，第一介電基材層係設置於第二佈線層上，第二佈線層係設置於第二介電基材層上，第二介電基材層係設置於接地層上，傳輸線佈線結構包含一第一傳輸線對與至少一第二傳輸線，第一傳輸線對係自一第一輸入端延伸至一第一輸出端而設置於第一佈線層上，並包含一第一主線段、一第一交越線段以及一第二主線段。 第一主線段係自第一輸入端延伸，第一交越線段包含一第一轉接段、一第一交越段以及一第二轉接段，第一轉接段係連接於第一主線段，且其寬度係沿一第一延伸方向遞減，第一交越段係連接於第一轉接段，並具有固定之寬度，第二轉接段係連接於第一交越段，且其寬度係沿第一延伸方向遞增。第二主線段係連接於第二轉接段，並延伸至第一輸出端。
第二傳輸線係自一第二輸入端延伸至一第二輸出端而設置於第二佈線層上，並包含一第三主線段、一第二交越線段以及一第四主線段，第三主線段係自第二輸入端延伸，第二交越線段包含一第三轉接段、一第二交越段以及一第四轉接段，第三轉接段係連接於第三主線段，且其寬度係沿一第二延伸方向遞減，第二交越段係連接於第三轉接段，並具有固定之寬度，第四轉接段係連接於第二交越段，第四轉接段之寬度係沿第二延伸方向遞增。第四主線段係自第四轉接段延伸至第二輸出端，並與第三主線段平行。
其中，第一傳輸線對與第二傳輸線投影於一平行於基板之平面時，第一主線段與平行於第三主線段之水平線之間具有一第一夾角，第二主線段與平行於第四主線段之水平線之間係具有一第二夾角，第一交越段與第二交越段係彼此相交而具有一第三夾角，第一夾角係小於90度與等於90度中之一者，第二夾角係小於90度與等於90度中之一者，，第三夾角係為90度。
其中，上述傳輸線佈線結構之附屬技術手段之較佳實施例中，第一傳輸線對係為一微帶線，第二傳輸線係為一 埋入式微帶線，第一傳輸線對中之第一交越段之間距係小於第一主線段之間之距離以及第二主線段之間距。
藉由本發明所採用之傳輸線佈線結構之主要技術手段後，由於第一傳輸線對於交越處之線寬縮小且二傳輸線之間距較小，以及第二傳輸線於交越處之線寬也縮小，因而可有效抑制共模雜訊以及減少交越處之電容性。
本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。
PA1、PA3、PA4‧‧‧傳輸線對
PA11、PA12、PA2、PA31、PA32、PA41、PA42‧‧‧傳輸線
PA100、PA200‧‧‧基板
1000、1000a‧‧‧傳輸線佈線結構
1、1a‧‧‧第一傳輸線對
11、11a‧‧‧傳輸線
111、111a‧‧‧第一主線段
112、112a‧‧‧第一交越線段
1121、1121a‧‧‧第一轉接段
1122、1122a‧‧‧第一交越段
1123、1123a‧‧‧第二轉接段
113‧‧‧第二主線段
12、12a‧‧‧傳輸線
2、2a‧‧‧第二傳輸線
21、21a‧‧‧第三主線段
22、22a‧‧‧第二交越線段
221、221a‧‧‧第三轉接段
222、222a‧‧‧第二交越段
223、223a‧‧‧第四轉接段
23、23a‧‧‧第四主線段
3a‧‧‧第三傳輸線
31a‧‧‧第三主線段
32a‧‧‧第二交越線段
321a‧‧‧第三轉接段
322a‧‧‧第二交越段
323a‧‧‧第四轉接段
33a‧‧‧第四主線段
100、100a‧‧‧基板
200‧‧‧第一輸入端
300‧‧‧第一輸出端
400‧‧‧第二輸入端
500‧‧‧第二輸出端
A‧‧‧交越區域
B‧‧‧交越區域
L1‧‧‧第一延伸方向
L2‧‧‧第二延伸方向
L3‧‧‧第三延伸方向
w1、w2、w3、w7、w8、w9‧‧‧線寬寬度
w4、w5、w6、w10、w11‧‧‧間距
θ1‧‧‧第一夾角
θ2‧‧‧第二夾角
θ3‧‧‧第三夾角
第一圖係顯示先前技術之傳輸線佈線結構之第一示意圖；第二圖係顯示先前技術之傳輸線佈線結構之第二示意圖；第三圖係顯示本發明第一較佳實施例之傳輸線佈線結構之示意圖；第三A圖係顯示本發明第一較佳實施例之傳輸線佈線結構之局部放大圖；第四圖係顯示本發明第一較佳實施例之傳輸線佈線結構之剖面示意圖；第五圖係顯示本發明第二較佳實施例之傳輸線佈線結構之示意圖；第五A圖係顯示本發明第二較佳實施例之傳輸線佈線結構之局部放大圖；第六圖係顯示本發明第一較佳實施例與先前技術之於 第一輸出端之時域分析波形示意圖；第六A圖係顯示本發明第一較佳實施例與先前技術之於第一輸出端之頻域分析波形示意圖；第七圖係顯示本發明第一較佳實施例與先前技術之於第一輸入端之時域分析波形示意圖；第七A圖係顯示本發明第一較佳實施例與先前技術之第一輸入端之頻域分析波形示意圖；第八圖係顯示本發明第一較佳實施例與先前技術之於第二輸入端之時域分析波形示意圖；第八A圖係顯示本發明第一較佳實施例與先前技術之第二輸入端之頻域分析波形示意圖；第九圖係顯示本發明第二較佳實施例與先前技術之於第一輸出端之時域分析波形示意圖；第九A圖係顯示本發明第二較佳實施例與先前技術之於第一輸出端之頻域分析波形示意圖；第十圖係顯示本發明第二較佳實施例與先前技術之於第二輸出端之時域分析波形示意圖；第十A圖係顯示本發明第二較佳實施例與先前技術之第二輸出端之頻域分析波形示意圖；第十一圖係顯示本發明第二較佳實施例與先前技術之於第一輸入端之時域分析波形示意圖；第十一A圖係顯示本發明第二較佳實施例與先前技術之第一輸入端之頻域分析波形示意圖；第十二圖係顯示本發明第二較佳實施例與先前技術之於第二輸入端之時域分析波形示意圖；以及 第十二A圖係顯示本發明第二較佳實施例與先前技術之第二輸入端之頻域分析波形示意圖。
由於本發明所提供之傳輸線佈線結構，其組合實施方式不勝枚舉，故在此不再一一贅述，僅列舉二較佳實施例來加以具體說明。
請一併參閱第三圖至第四圖，第三圖係顯示本發明第一較佳實施例之傳輸線佈線結構之示意圖，第三A圖係顯示本發明第一較佳實施例之傳輸線佈線結構之局部放大圖，第四圖係顯示本發明第一較佳實施例之傳輸線佈線結構之剖面示意圖。
如圖所示，本發明所提供之傳輸線佈線結構1000係用以佈設於一基板100，基板100具有一第一佈線層1001、一第一介電基材層1002、一第二佈線層1003、一第二介電基材層1004以及一接地層1005，且第一佈線層1001、第一介電基材層1002、第二佈線層1003、第二介電基材層1004與接地層1005係依序堆疊組成基板100，也就是說，第一介電基材層1002之表面係覆設有第一佈線層1001，第二介電基材層1004之底面係連結接地層1005，第二介電基材層1004之表面即連結第二佈線層1003，且第一介電基材層1002與第二介電基材層1004之介電係數可為相同或相異(例如可都為4.5)，而其高度也可相同或相異，其係視實務狀況之設計而定。
傳輸線佈線結構1000包含一第一傳輸線對1與至少一第二傳輸線2，第一傳輸線對1係為一微帶線，且係由二傳輸線11與12所組成，而由於此二傳輸線之結構係彼此相對應，因此以下僅以傳輸線11為例進行說明，第一傳輸線對1自一第一輸入端200延伸至一第一輸出端300而設置於第一佈線層1001上，並包含一第一主線段111、一第一交越線段112以及一第二主線段113。
第一主線段111係自第一輸入端200延伸，且其具有一線寬寬度w1。第一交越線段112係自第一主線段111延伸，並包含一第一轉接段1121、一第一交越段1122以及一第二轉接段1123，第一轉接段1121係連接於第一主線段111，且第一轉接段1121之線寬寬度(圖未標示)係沿一第一延伸方向L1(即水平方向)遞減而變窄。
第一交越段1122係連接於第一轉接段1121，並具有固定之線寬寬度w2，且線寬寬度w2係小於第一主線段111之線寬寬度w1。第二轉接段1123係連接於第一交越段1122，且第二轉接段1123之線寬寬度(圖未標示)係沿第一延伸方向L1遞增而變寬。第二主線段113係連接於第二轉接段1123，並延伸至第一輸出端300，且第二主線段113具有線寬寬度w3，而線寬寬度w3係與線寬寬度w1相等，並大於線寬寬度w2。
另外，在本發明第一較佳實施例中，第一傳輸線對1中之第一交越段1122之間距w4係小於第一主線段111之間距w5以及第二主線段113之間距w6。具體來說，亦 即傳輸線11所具有的第一交越段1122與傳輸線12所具有的第一交越段(圖未標示)之間距w4，係小於第一主線段111與傳輸線12所具有第一主線段(圖未標示)之間距w5，並且也小於第三主線段113與傳輸線12所具有第三主線段(圖未標示)之間距w6。
第二傳輸線2係為一埋入式微帶線，並為單根而沒有與另一傳輸線形成傳輸線對，第二傳輸線2係自一第二輸入端400延伸至一第二輸出端500而設置於第二佈線層1003上，並包含一第三主線段21、一第二交越線段22以及一第四主線段23，第三主線段21係自第二輸入端400延伸，並具有線寬寬度w7。第二交越線段22包含一第三轉接段221、一第二交越段222以及一第四轉接段223，第三轉接段221係連接於第三主線段21，且第三轉接段221之線寬寬度(圖未標示)係沿一第二延伸方向L2(即垂直方向)遞減而變窄。
第二交越段222係連接於第三轉接段221，並具有固定之線寬寬度w8，且線寬寬度w8小於線寬寬度w7。第四轉接段223係連接於第二交越段222，且第四轉接段223之線寬寬度(圖未標示)係沿第二延伸方向L2遞增而變寬。第四主線段23係自第四轉接段223延伸至第二輸出端500，並與第三主線段21平行，且第四主線段23之線寬寬度w9係與線寬寬度w7相等。
其中，第一傳輸線對1與第二傳輸線2投影於一平行於基板100之平面時(亦即如第三圖所示之狀況)，第一主線段111與平行於第三主線段21之水平線之間具有 一第一夾角θ1，第二主線段113與平行於第四主線段23之水平線之間係具有一第二夾角θ2，第一交越段1122與第二交越段222係彼此相交而具有一第三夾角θ3，第一夾角θ1係小於90度與等於90度中之一者，第二夾角θ2係小於90度與等於90度中之一者(亦即0度至90度之間)，第三夾角θ3係為90度。另外，本發明較佳實施例中所定義的交越係指不同層傳輸線之間的交越(亦可稱跨越)，且第一夾角θ1與第二夾角θ2係為45度，特此敘明。
請參閱第五圖以及第五A圖，第五圖係顯示本發明第二較佳實施例之傳輸線佈線結構之示意圖，第五A圖係顯示本發明第二較佳實施例之傳輸線佈線結構之局部放大圖。如圖所示，傳輸線佈線結構1000a係佈設於基板100a(基板100a與第一較佳實施例相同)上，並包含一第一傳輸線對1a、一第二傳輸線2a與一第三傳輸線3a，第一傳輸線對1a與第一較佳實施例相同，係由二傳輸線11a與12a所組成，並包含一第一主線段111a、一第一交越線段112a以及一第二主線段113a。
第二傳輸線2a同樣包含一第三主線段21a、一第二交越線段22a以及一第四主線段23a，與第一較佳實施例之差異在於第二交越線段22a之第三轉接段221a之線寬寬度(圖未標示)係沿第三延伸方向L3遞減而變窄，第四轉接段223a之線寬寬度也是沿第三延伸方向L3遞增而變寬，而此第三延伸方向L3係相異於第一較佳實施例所指之第一延伸方向L1與第二延伸方向L2，具體來說，第二較佳實施例之第三延伸方向L3係與第三主 線段21a及第四主線段23a平行而為斜向之方向。
第三傳輸線3a係與第二傳輸線2a平行，並同樣都由一第二輸入端(圖未標示)延伸至一第二輸出端(圖未標示)，亦即第三傳輸線3a與第二傳輸線2a係形成傳輸線對。其中，第三傳輸線3a包含一第三主線段31a、一第二交越線段32a以及一第四主線段33a，第三主線段31a之線寬寬度與第三主線段21a之線寬寬度相同。第二交越線段32a包含一第三轉接段321a、一第二交越段322a以及一第四轉接段323a，第三轉接段321a係連接於第三主線段31a，且第三轉接段321a之線寬寬度(圖未標示)係沿第三延伸方向L3遞減而變窄。第四轉接段323a之線寬寬度(圖未標示)係沿第三延伸方向L3遞增而變寬，並連接於第四主線段33a。
此外，第二交越段222a與第二交越段322a之間距w10係小於第三主線段21a與第三主線段31a之間距w11，亦即第二傳輸線2a以及第三傳輸線3a與第一傳輸線對1a交越之區域之線段係同樣緊靠，以降低交越區域之電容性，而其餘均與第一較佳實施例相同，因此不再贅述。
請參閱第六圖至第八A圖，第六圖係顯示本發明第一較佳實施例與先前技術之於第一輸出端之時域分析波形示意圖，第六A圖係顯示本發明第一較佳實施例與先前技術之於第一輸出端之頻域分析波形示意圖，第七圖係顯示本發明第一較佳實施例與先前技術之於第一輸入端之時域分析波形示意圖，第七A圖係顯示本發明第一較佳實施例與先前技術之第一輸入端之頻域分析波形 示意圖，第八圖係顯示本發明第一較佳實施例與先前技術之於第二輸入端之時域分析波形示意圖，第八A圖係顯示本發明第一較佳實施例與先前技術之第二輸入端之頻域分析波形示意圖。
如圖所示，實線係表示模擬本發明先前技術之傳輸線佈線結構之波形，虛線係表示模擬本發明第一較佳實施例之傳輸線佈線結構1000之波形，由第六圖與第六A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA1於交越區域中，其有延遲時間不匹配之現象，進而造成訊號有較大之共模雜訊，而本發明第一較佳實施例所提供之傳輸線佈線結構1000之第一傳輸線對1於交越處之線段有採取緊靠以及線寬寬度縮小之技術特徵，因而可有效匹配延遲時間，進而降低共模雜訊。
而由第七圖與第七A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA1於交越區域中，有電容性較高之現象，而在採取緊靠以及線寬寬度縮小之技術特徵後，可看出波形較為平坦且振幅也較小，因而有較低之電容性。另外，由第八圖與第八A圖可看出先前技術之傳輸線佈線結構之傳輸線PA2於交越區域中，有電容性較高之現象，而在將傳輸線對PA1採取緊靠以及線寬寬度縮小與單根PA2採取交越處縮小線寬之技術特徵後，可看出波形較為平坦且振幅也較小，因而有較低之電容性。
請參閱第九圖至第十二A圖，第九圖係顯示本發明第二較佳實施例與先前技術之於第一輸出端之時域分析波形示意圖，第九A圖係顯示本發明第二較佳實施例與先 前技術之於第一輸出端之頻域分析波形示意圖，第十圖係顯示本發明第二較佳實施例與先前技術之於第二輸出端之時域分析波形示意圖，第十A圖係顯示本發明第二較佳實施例與先前技術之第二輸出端之頻域分析波形示意圖，第十一圖係顯示本發明第二較佳實施例與先前技術之於第一輸入端之時域分析波形示意圖，第十一A圖係顯示本發明第二較佳實施例與先前技術之第一輸入端之頻域分析波形示意圖，第十二圖係顯示本發明第二較佳實施例與先前技術之於第二輸入端之時域分析波形示意圖，第十二A圖係顯示本發明第二較佳實施例與先前技術之第二輸入端之頻域分析波形示意圖。
如圖所示，實線係表示模擬本發明先前技術之傳輸線佈線結構之波形，虛線係表示模擬本發明第二較佳實施例之傳輸線佈線結構1000之波形，由第九圖與第九A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA3於交越區域中，其有延遲時間不匹配之現象，進而造成訊號有較大之共模雜訊，而本發明第二較佳實施例所提供之傳輸線佈線結構1000a之第一傳輸線對1a於交越處之線段有採取緊靠以及線寬寬度縮小之技術特徵，因而可有效匹配延遲時間，進而降低共模雜訊。
而由第十圖與第十A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA4於交越區域中，在差模轉共模之模態下，波形有振幅較大之現象，而在採取緊靠以及線寬寬度縮小之技術特徵後，可看出波形較為平坦且振幅也較小，因而可降低振幅。
而由第十一圖與第十一A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA3於交越區域中，有電容性較高之現象，而在採取緊靠以及線寬寬度縮小之技術特徵後，可看出波形較為平坦且振幅也較小，因而有較低之電容性。另外，由第十二圖與第十二A圖可看出先前技術之傳輸線佈線結構之傳輸線對PA4於交越區域中，有電容性較高之現象，而在將第二傳輸線2a、第三傳輸線3a採取緊靠以及線寬寬度縮小之技術特徵後，可看出波形較為平坦且振幅也較小，因而有較低之電容性。
綜合以上所述，本發明之精神在於將交越處的傳輸線之線段採取緊靠以及縮小線寬寬度，進而可有效降低電容性以及共模雜訊，因而可應用於現有之高速數位電路上。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1000‧‧‧傳輸線佈線結構
1‧‧‧第一傳輸線對
11‧‧‧傳輸線
111‧‧‧第一主線段
112‧‧‧第一交越線段
113‧‧‧第二主線段
12‧‧‧傳輸線
2‧‧‧第二傳輸線
21‧‧‧第三主線段
22‧‧‧第二交越線段
23‧‧‧第四主線段
100‧‧‧基板
200‧‧‧第一輸入端
300‧‧‧第一輸出端
400‧‧‧第二輸入端
500‧‧‧第二輸出端
L1‧‧‧第一延伸方向
L2‧‧‧第二延伸方向
θ1‧‧‧第一夾角
θ2‧‧‧第二夾角

Claims (3)

  1. 一種傳輸線佈線結構，係用以佈設於一基板，該基板包含一第一佈線層、一第一介電基材層、一第二佈線層、一第二介電基材層與一接地層，該第一佈線層係設置於該第一介電基材層上，該第一介電基材層係設置於該第二佈線層上，該第二佈線層係設置於該第二介電基材層上，該第二介電基材層係設置於該接地層上，包含：一第一傳輸線對，係自一第一輸入端延伸至一第一輸出端而設置於該第一佈線層上，包含：一第一主線段，係自該第一輸入端延伸；一第一交越線段，包含：一第一轉接段，係連接於該第一主線段，該第一轉接段之線寬寬度係沿一第一延伸方向遞減；一第一交越段，係連接於該第一轉接段，並具有固定之線寬寬度；以及一第二轉接段，係連接於該第一交越段，該第二轉接段之線寬寬度係沿該第一延伸方向遞增；以及一第二主線段，係連接於該第一交越線段之該第二轉接段，並延伸至該第一輸出端；以及一第二傳輸線，係自一第二輸入端延伸至一第二輸出端而設置於該第二佈線層上，包含：一第三主線段，係自該第二輸入端延伸；一第二交越線段，包含：一第三轉接段，係連接於該第三主線段，該第三轉接 段之線寬寬度係沿一第二延伸方向遞減；一第二交越段，係連接於該第三轉接段，並具有固定之線寬寬度；以及一第四轉接段，係連接於該第二交越線段之該第二交越段，該第四轉接段之線寬寬度係沿該第二延伸方向遞增；以及一第四主線段，係自該第四轉接段延伸至該第二輸出端，並與該第三主線段平行；其中，該第一傳輸線對中之該第一交越段之間距係小於該第一主線段之間距以及該第二主線段之間距，該第一傳輸線對與該第二傳輸線投影於一平行於該基板之平面時，該第一主線段與平行於該第三主線段之水平線之間具有一第一夾角，該第二主線段與平行於該第四主線段之水平線之間係具有一第二夾角，該第一交越段與該第二交越段係彼此相交而具有一第三夾角，該第一夾角係小於90度與等於90度中之一者，該第二夾角係小於90度與等於90度中之一者，該第三夾角係為90度。
  2. 如申請專利範圍第1項所述之傳輸線佈線結構，其中，該第一傳輸線對係為一微帶線。
  3. 如申請專利範圍第1項所述之傳輸線佈線結構，其中，該第二傳輸線係為一埋入式微帶線。
TW103121909A 2014-06-25 2014-06-25 傳輸線佈線結構 TWI565375B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103121909A TWI565375B (zh) 2014-06-25 2014-06-25 傳輸線佈線結構
US14/461,074 US9318787B2 (en) 2014-06-25 2014-08-15 Transmission line structure including a first transmission line pair crossing over a second transmission line at a specified angle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103121909A TWI565375B (zh) 2014-06-25 2014-06-25 傳輸線佈線結構

Publications (2)

Publication Number Publication Date
TW201601605A TW201601605A (zh) 2016-01-01
TWI565375B true TWI565375B (zh) 2017-01-01

Family

ID=54932143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121909A TWI565375B (zh) 2014-06-25 2014-06-25 傳輸線佈線結構

Country Status (2)

Country Link
US (1) US9318787B2 (zh)
TW (1) TWI565375B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578861B (zh) * 2016-06-17 2017-04-11 中原大學 傳輸線結構
US10499490B2 (en) * 2017-11-24 2019-12-03 Quanta Computer Inc. High speed differential trace with reduced radiation in return path
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace
CN112004307A (zh) * 2020-07-30 2020-11-27 北京浪潮数据技术有限公司 一种差分线布线结构及差分线布线结构生成方法
CN112312657A (zh) * 2020-08-28 2021-02-02 昆山华冠商标印刷有限公司 电路跨线结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3104363A (en) * 1960-07-25 1963-09-17 Sanders Associates Inc Strip transmission line crossover having reduced impedance discontinuity
US20040021463A1 (en) * 2002-08-01 2004-02-05 Ryowa Electronics Co., Ltd Magnetic sensor, side-opened tem cell, and apparatus using such magnetic sensor and side-opened tem cell
TW200629992A (en) * 2005-02-14 2006-08-16 Benq Corp Labeling method and software utilizing the same, and PCB and electronic device utilizing the same
US7448880B2 (en) * 2005-11-22 2008-11-11 Hitachi, Ltd. Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907265A (en) * 1996-09-13 1999-05-25 Matsushita Electric Industrial Co., Ltd. High-frequency circuit board trace crossing and electronic component therefor
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3104363A (en) * 1960-07-25 1963-09-17 Sanders Associates Inc Strip transmission line crossover having reduced impedance discontinuity
US20040021463A1 (en) * 2002-08-01 2004-02-05 Ryowa Electronics Co., Ltd Magnetic sensor, side-opened tem cell, and apparatus using such magnetic sensor and side-opened tem cell
TW200629992A (en) * 2005-02-14 2006-08-16 Benq Corp Labeling method and software utilizing the same, and PCB and electronic device utilizing the same
US7448880B2 (en) * 2005-11-22 2008-11-11 Hitachi, Ltd. Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus

Also Published As

Publication number Publication date
TW201601605A (zh) 2016-01-01
US9318787B2 (en) 2016-04-19
US20150382450A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
TWI565375B (zh) 傳輸線佈線結構
CN102291931B (zh) 差动对信号传输结构、线路板及电子模块
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
TWI434528B (zh) Differential signal line structure
TWI605736B (zh) Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly
US9462679B2 (en) Attenuation reduction grounding pattern structure for connection pads of flexible circuit board
US8053679B2 (en) Printed circuit board
TWI463940B (zh) 弱耦合結構之差模傳輸線
US20170156203A1 (en) Circuit board
TW201328442A (zh) 佈設了差分對之印刷電路板
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
TWI578861B (zh) 傳輸線結構
TWI477213B (zh) 換層佈線式差模蛇形延遲線結構
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
TWI614769B (zh) 蛇行傳輸線結構
US10390425B2 (en) Golden finger structure
TWI661437B (zh) 傳輸線結構
TWI581228B (zh) 顯示驅動系統
US9763318B2 (en) Circuit, display substrate and display device
TWI452950B (zh) 印刷電路板及其佈線方法
JP2020145398A (ja) 高速差動信号配線のためのループ状の放射低減フィルタ
TWI566654B (zh) 多重負載拓撲佈線架構
TW201301647A (zh) 數位電子元件
Yeh et al. A new common-mode noise reduction scheme for weakly coupled differential serpentine delay microstrip lines
TWI589197B (zh) 電路結構