JP2002246519A - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JP2002246519A JP2002246519A JP2001038401A JP2001038401A JP2002246519A JP 2002246519 A JP2002246519 A JP 2002246519A JP 2001038401 A JP2001038401 A JP 2001038401A JP 2001038401 A JP2001038401 A JP 2001038401A JP 2002246519 A JP2002246519 A JP 2002246519A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- flip
- substrate
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、排熱効果の高い熱伝達経路を形成
することができるフリップチップ実装構造を得ることを
目的とする。 【解決手段】 入力側及び出力側回路が搭載される誘電
体基板7a,7bをアルミナ基板で構成し、半導体チッ
プ1が搭載される誘電体基板11は、アルミナ基板より
も熱抵抗の小さい窒化アルミニウム基板で構成した。
することができるフリップチップ実装構造を得ることを
目的とする。 【解決手段】 入力側及び出力側回路が搭載される誘電
体基板7a,7bをアルミナ基板で構成し、半導体チッ
プ1が搭載される誘電体基板11は、アルミナ基板より
も熱抵抗の小さい窒化アルミニウム基板で構成した。
Description
【0001】
【発明の属する技術分野】この発明は、フリップチップ
実装構造に関し、マイクロ波又はミリ波帯の回路で使用
されるフリップチップ実装構造の改良に関するものであ
る。
実装構造に関し、マイクロ波又はミリ波帯の回路で使用
されるフリップチップ実装構造の改良に関するものであ
る。
【0002】
【従来の技術】図4は従来のフリップチップ実装構造の
一例を示す平面図、図5は図4のV−V線に沿う断面
図、図6は図4のVI−VI線に沿う断面図である。図
において、アルミナからなる誘電体基板7の一方の面
は、キャリア6に直接接合されている。誘電体基板7の
キャリア6とは反対側の面上には、複数の基板側接地電
極8a,8b、第1の基板側電極8c及び第2の基板側
電極8dが設けられている。
一例を示す平面図、図5は図4のV−V線に沿う断面
図、図6は図4のVI−VI線に沿う断面図である。図
において、アルミナからなる誘電体基板7の一方の面
は、キャリア6に直接接合されている。誘電体基板7の
キャリア6とは反対側の面上には、複数の基板側接地電
極8a,8b、第1の基板側電極8c及び第2の基板側
電極8dが設けられている。
【0003】誘電体基板7には、入力側の整合回路及び
バイアス回路(図示せず)と、出力側の整合回路及びバ
イアス回路(図示せず)とが搭載されている。また、誘
電体基板7には、半導体チップ1がフリップチップ方式
によりバンプ10a,10b,10c,10dを介して
実装されている。
バイアス回路(図示せず)と、出力側の整合回路及びバ
イアス回路(図示せず)とが搭載されている。また、誘
電体基板7には、半導体チップ1がフリップチップ方式
によりバンプ10a,10b,10c,10dを介して
実装されている。
【0004】半導体チップ1には、電界効果トランジス
タ(以下、FETと略称する)が内蔵されている。ま
た、半導体チップ1は、複数のソース電極2a,2b,
2cと、ゲート電極3と、ドレイン電極4とを有してい
る。
タ(以下、FETと略称する)が内蔵されている。ま
た、半導体チップ1は、複数のソース電極2a,2b,
2cと、ゲート電極3と、ドレイン電極4とを有してい
る。
【0005】複数のソース電極2a,2b,2cは、例
えば金等の金属製の接続用リボン5により互いに電気的
に接続されている。ソース電極2b,2cは、バンプ1
0a,10bを介して基板側接地電極8a,8bに電気
的に接続されている。ゲート電極3は、バンプ10cを
介して第1の基板側電極8cに電気的に接続されてい
る。ドレイン電極4は、バンプ10dを介して第2の基
板側電極8dに電気的に接続されている。
えば金等の金属製の接続用リボン5により互いに電気的
に接続されている。ソース電極2b,2cは、バンプ1
0a,10bを介して基板側接地電極8a,8bに電気
的に接続されている。ゲート電極3は、バンプ10cを
介して第1の基板側電極8cに電気的に接続されてい
る。ドレイン電極4は、バンプ10dを介して第2の基
板側電極8dに電気的に接続されている。
【0006】また、誘電体基板7には、基板側接地電極
8a,8bをキャリア6に電気的に接続するための2つ
のバイアホール9a,9bが設けられている。なお、こ
れらのバイアホール9a,9bは、電極8a,8bに接
続された金属メッキ層が誘電体基板7表面に施され、か
つ貫通孔の内壁面にも金属メッキが施されたものであ
る。
8a,8bをキャリア6に電気的に接続するための2つ
のバイアホール9a,9bが設けられている。なお、こ
れらのバイアホール9a,9bは、電極8a,8bに接
続された金属メッキ層が誘電体基板7表面に施され、か
つ貫通孔の内壁面にも金属メッキが施されたものであ
る。
【0007】次に、上記従来のフリップチップ実装構造
の動作について説明する。半導体チップ1に内蔵された
FETへの電源供給は、第2の基板側電極8d、バンプ
10d及びドレイン電極4を通してドレイン電圧を供給
し、第1の基板側電極8c、バンプ10c及びゲート電
極3を通してゲート電圧を供給することにより行われ
る。
の動作について説明する。半導体チップ1に内蔵された
FETへの電源供給は、第2の基板側電極8d、バンプ
10d及びドレイン電極4を通してドレイン電圧を供給
し、第1の基板側電極8c、バンプ10c及びゲート電
極3を通してゲート電圧を供給することにより行われ
る。
【0008】また、FETの接地は、接続用リボン5を
介してソース電極2aをソース電極2b,2cに接続
し、バンプ10a,10bを介してソース電極2b,2
cを基板側接地電極8a,8bに接続し、バイアホール
9a,9bを介して基板側接地電極8a,8bをキャリ
ア6に接続することにより行われている。
介してソース電極2aをソース電極2b,2cに接続
し、バンプ10a,10bを介してソース電極2b,2
cを基板側接地電極8a,8bに接続し、バイアホール
9a,9bを介して基板側接地電極8a,8bをキャリ
ア6に接続することにより行われている。
【0009】このとき、半導体チップ1は、主にソース
電極2a,2b,2cの近傍で発熱する。従って、半導
体チップ1で発生した熱は、接続用リボン5、バンプ1
0a,10b、基板側接地電極8a,8b、誘電体基板
7及びバイアホール9a,9bを介してキャリア6へ伝
達され排熱される。
電極2a,2b,2cの近傍で発熱する。従って、半導
体チップ1で発生した熱は、接続用リボン5、バンプ1
0a,10b、基板側接地電極8a,8b、誘電体基板
7及びバイアホール9a,9bを介してキャリア6へ伝
達され排熱される。
【0010】
【発明が解決しようとする課題】上記のように構成され
た従来のフリップチップ実装構造においては、入力側及
び出力側の整合回路と半導体チップ1とが同一の誘電体
基板7上に搭載されている。しかし、半導体チップ1の
排熱効果を高めるために熱抵抗の小さい材料で誘電体基
板7を構成した場合、誘電体基板7の誘電率が、整合回
路を構成する上では必ずしも適当ではなくなってしま
う。逆に、整合回路の構成に適する誘電率を持つ材料で
誘電体基板7を構成した場合、熱抵抗が大きく、半導体
チップ1の排熱が不十分になるという問題点があった。
た従来のフリップチップ実装構造においては、入力側及
び出力側の整合回路と半導体チップ1とが同一の誘電体
基板7上に搭載されている。しかし、半導体チップ1の
排熱効果を高めるために熱抵抗の小さい材料で誘電体基
板7を構成した場合、誘電体基板7の誘電率が、整合回
路を構成する上では必ずしも適当ではなくなってしま
う。逆に、整合回路の構成に適する誘電率を持つ材料で
誘電体基板7を構成した場合、熱抵抗が大きく、半導体
チップ1の排熱が不十分になるという問題点があった。
【0011】また、半導体チップ1からキャリア6への
熱伝達経路には、断面積の小さい接続用リボン5や内部
が空洞のバイアホール9a,9bが含まれ、しかも上記
のように整合回路の構成に適するアルミナで誘電体基板
7を構成した場合、誘電体基板7の熱抵抗が大きくな
り、熱伝達経路全体としての熱抵抗が大きくなり、発熱
量の大きい半導体チップ1を使用する場合には、使用す
る半導体の温度保証の範囲を超えてしまうという問題点
があった。
熱伝達経路には、断面積の小さい接続用リボン5や内部
が空洞のバイアホール9a,9bが含まれ、しかも上記
のように整合回路の構成に適するアルミナで誘電体基板
7を構成した場合、誘電体基板7の熱抵抗が大きくな
り、熱伝達経路全体としての熱抵抗が大きくなり、発熱
量の大きい半導体チップ1を使用する場合には、使用す
る半導体の温度保証の範囲を超えてしまうという問題点
があった。
【0012】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、排熱効果の高
い熱伝達経路を形成することができるフリップチップ実
装構造を得ることを目的とする。
ることを課題としてなされたものであり、排熱効果の高
い熱伝達経路を形成することができるフリップチップ実
装構造を得ることを目的とする。
【0013】
【課題を解決するための手段】請求項1の発明に係るフ
リップチップ実装構造は、支持部、入力側回路及び出力
側回路が搭載されている回路搭載部と、この回路搭載部
よりも熱抵抗が小さく構成されているチップ搭載部と、
このチップ搭載部に設けられ、支持部に電気的に接続さ
れたバイアホールとを有し、支持部に接合されている誘
電体基板、及び入力側回路に電気的に接続される第1の
チップ側電極と、出力側回路に電気的に接続される第2
のチップ側電極と、バイアホールを介して接地されるチ
ップ側接地電極とを有し、フリップチップ方式によりバ
ンプを介してチップ搭載部に実装されている半導体チッ
プを備えたものである。
リップチップ実装構造は、支持部、入力側回路及び出力
側回路が搭載されている回路搭載部と、この回路搭載部
よりも熱抵抗が小さく構成されているチップ搭載部と、
このチップ搭載部に設けられ、支持部に電気的に接続さ
れたバイアホールとを有し、支持部に接合されている誘
電体基板、及び入力側回路に電気的に接続される第1の
チップ側電極と、出力側回路に電気的に接続される第2
のチップ側電極と、バイアホールを介して接地されるチ
ップ側接地電極とを有し、フリップチップ方式によりバ
ンプを介してチップ搭載部に実装されている半導体チッ
プを備えたものである。
【0014】請求項2の発明に係るフリップチップ実装
構造は、チップ搭載部と回路搭載部とを、異なる材料に
より別体で構成したものである。
構造は、チップ搭載部と回路搭載部とを、異なる材料に
より別体で構成したものである。
【0015】請求項3の発明に係るフリップチップ実装
構造は、チップ搭載部を窒化アルミニウムにより構成し
たものである。
構造は、チップ搭載部を窒化アルミニウムにより構成し
たものである。
【0016】請求項4の発明に係るフリップチップ実装
構造は、支持部、金属体が充填され支持部に電気的に接
続されているバイアホールを有し、支持部に接合されて
いる誘電体基板、この誘電体基板の支持部とは反対側の
面上に設けられ、金属体に電気的に接続されている基板
側接地電極、及び入力側回路に電気的に接続される第1
のチップ側電極と、出力側回路に電気的に接続される第
2のチップ側電極と、基板側接地電極及びバイアホール
を介して接地されるチップ側接地電極とを有し、フリッ
プチップ方式によりバンプを介して誘電体基板上に実装
されている半導体チップを備え、チップ側接地電極は、
バンプ、基板側接地電極及び金属体を介して支持部に熱
的に接続されているものである。
構造は、支持部、金属体が充填され支持部に電気的に接
続されているバイアホールを有し、支持部に接合されて
いる誘電体基板、この誘電体基板の支持部とは反対側の
面上に設けられ、金属体に電気的に接続されている基板
側接地電極、及び入力側回路に電気的に接続される第1
のチップ側電極と、出力側回路に電気的に接続される第
2のチップ側電極と、基板側接地電極及びバイアホール
を介して接地されるチップ側接地電極とを有し、フリッ
プチップ方式によりバンプを介して誘電体基板上に実装
されている半導体チップを備え、チップ側接地電極は、
バンプ、基板側接地電極及び金属体を介して支持部に熱
的に接続されているものである。
【0017】請求項5の発明に係るフリップチップ実装
構造は、複数のチップ側接地電極と、複数のバイアホー
ルに充填された複数の金属体とが、共通の基板側接地電
極を介して電気的及び熱的に接続されているものであ
る。
構造は、複数のチップ側接地電極と、複数のバイアホー
ルに充填された複数の金属体とが、共通の基板側接地電
極を介して電気的及び熱的に接続されているものであ
る。
【0018】請求項6の発明に係るフリップチップ実装
構造は、複数のチップ側接地電極が、それぞれバンプの
みを介して基板側接地電極に電気的及び熱的に接続され
ているものである。
構造は、複数のチップ側接地電極が、それぞれバンプの
みを介して基板側接地電極に電気的及び熱的に接続され
ているものである。
【0019】請求項7の発明に係るフリップチップ実装
構造は、入力側回路及び出力側回路が搭載されている回
路搭載部と、半導体チップが実装されているチップ搭載
部とを有する誘電体基板を用い、チップ搭載部の熱抵抗
を回路搭載部の熱抵抗よりも小さく構成したものであ
る。
構造は、入力側回路及び出力側回路が搭載されている回
路搭載部と、半導体チップが実装されているチップ搭載
部とを有する誘電体基板を用い、チップ搭載部の熱抵抗
を回路搭載部の熱抵抗よりも小さく構成したものであ
る。
【0020】請求項8の発明に係るフリップチップ実装
構造は、電界効果トランジスタを内蔵した半導体チップ
を用い、第1のチップ側電極をゲート電極、第2のチッ
プ側電極をドレイン電極、チップ側接地電極をソース電
極としたものである。
構造は、電界効果トランジスタを内蔵した半導体チップ
を用い、第1のチップ側電極をゲート電極、第2のチッ
プ側電極をドレイン電極、チップ側接地電極をソース電
極としたものである。
【0021】請求項9の発明に係るフリップチップ実装
構造は、トランジスタを内蔵した半導体チップを用い、
第1のチップ側電極をベース電極、第2のチップ側電極
をエミッタ電極、チップ側接地電極をコレクタ電極とし
たものである。
構造は、トランジスタを内蔵した半導体チップを用い、
第1のチップ側電極をベース電極、第2のチップ側電極
をエミッタ電極、チップ側接地電極をコレクタ電極とし
たものである。
【0022】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。 実施の形態1.図1はこの発明の実施の形態1によるフ
リップチップ実装構造を示す平面図、図2は図1のII
−II線に沿う断面図、図3は図1のIII−III線
に沿う断面図である。
について説明する。 実施の形態1.図1はこの発明の実施の形態1によるフ
リップチップ実装構造を示す平面図、図2は図1のII
−II線に沿う断面図、図3は図1のIII−III線
に沿う断面図である。
【0023】図において、別体で構成された誘電体基板
7a,7b,11の一方の面は、支持部としてのキャリ
ア6に直接接合されている。誘電体基板7aには、入力
側回路としての入力側の整合回路及びバイアス回路(図
示せず)が搭載されている。誘電体基板7bには、出力
側回路としての出力側の整合回路及びバイアス回路(図
示せず)が搭載されている。
7a,7b,11の一方の面は、支持部としてのキャリ
ア6に直接接合されている。誘電体基板7aには、入力
側回路としての入力側の整合回路及びバイアス回路(図
示せず)が搭載されている。誘電体基板7bには、出力
側回路としての出力側の整合回路及びバイアス回路(図
示せず)が搭載されている。
【0024】回路搭載部である誘電体基板7a,7b
は、アルミナにより構成されている。チップ搭載部であ
る誘電体基板11は、アルミナよりも熱伝達率の高い材
料、例えば窒化アルミニウム(AlN)により構成され
ている。これにより、誘電体基板11の熱抵抗は、誘電
体基板7a,7bの熱抵抗よりも小さく構成されてい
る。
は、アルミナにより構成されている。チップ搭載部であ
る誘電体基板11は、アルミナよりも熱伝達率の高い材
料、例えば窒化アルミニウム(AlN)により構成され
ている。これにより、誘電体基板11の熱抵抗は、誘電
体基板7a,7bの熱抵抗よりも小さく構成されてい
る。
【0025】誘電体基板11のキャリア6とは反対側の
面上には、基板側接地電極12a、第1の基板側電極1
2b及び第2の基板側電極12cが設けられている。誘
電体基板7aのキャリア6とは反対側の面上には、ゲー
ト電圧を供給するための第3の基板側電極12dが設け
られている。誘電体基板7bのキャリア6とは反対側の
面上には、ドレイン電圧を供給するための第4の基板側
電極12eが設けられている。
面上には、基板側接地電極12a、第1の基板側電極1
2b及び第2の基板側電極12cが設けられている。誘
電体基板7aのキャリア6とは反対側の面上には、ゲー
ト電圧を供給するための第3の基板側電極12dが設け
られている。誘電体基板7bのキャリア6とは反対側の
面上には、ドレイン電圧を供給するための第4の基板側
電極12eが設けられている。
【0026】第1の基板側電極12bと第3の基板側電
極12dとの間は、複数本のワイヤ14aにより電気的
に接続されている。第2の基板側電極12cと第4の基
板側電極12eとの間は、複数本のワイヤ14bにより
電気的に接続されている。
極12dとの間は、複数本のワイヤ14aにより電気的
に接続されている。第2の基板側電極12cと第4の基
板側電極12eとの間は、複数本のワイヤ14bにより
電気的に接続されている。
【0027】また、誘電体基板11には、半導体チップ
1がフリップチップ方式によりバンプ10a,10c,
10dを介して実装されている。半導体チップ1には、
電界効果トランジスタ(以下、FETと略称する)が内
蔵されている。また、半導体チップ1は、チップ側接地
電極である複数のソース電極2と、第1のチップ側電極
であるゲート電極3と、第2のチップ側電極であるドレ
イン電極4とを有している。
1がフリップチップ方式によりバンプ10a,10c,
10dを介して実装されている。半導体チップ1には、
電界効果トランジスタ(以下、FETと略称する)が内
蔵されている。また、半導体チップ1は、チップ側接地
電極である複数のソース電極2と、第1のチップ側電極
であるゲート電極3と、第2のチップ側電極であるドレ
イン電極4とを有している。
【0028】各ソース電極2は、バンプ10aを介して
基板側接地電極12aに電気的に接続されている。ゲー
ト電極3は、バンプ10cを介して第1の基板側電極1
2bに電気的に接続されている。ドレイン電極4は、バ
ンプ10dを介して第2の基板側電極12cに電気的に
接続されている。
基板側接地電極12aに電気的に接続されている。ゲー
ト電極3は、バンプ10cを介して第1の基板側電極1
2bに電気的に接続されている。ドレイン電極4は、バ
ンプ10dを介して第2の基板側電極12cに電気的に
接続されている。
【0029】また、誘電体基板11には、基板側接地電
極12aをキャリア6に電気的に接続するための複数の
バイアホール13が設けられている。各バイアホール1
3は、誘電体基板11を貫通する貫通孔に熱伝達率の高
い金属からなる金属体が充填されているものである。金
属体の材料としては、例えば金、銀、又は無酸素銅等が
使用される。
極12aをキャリア6に電気的に接続するための複数の
バイアホール13が設けられている。各バイアホール1
3は、誘電体基板11を貫通する貫通孔に熱伝達率の高
い金属からなる金属体が充填されているものである。金
属体の材料としては、例えば金、銀、又は無酸素銅等が
使用される。
【0030】複数のソース電極2と、複数のバイアホー
ル13に充填された複数の金属体とは、共通の基板側接
地電極12aを介して電気的及び熱的に接続されてい
る。基板側接地電極12aは、誘電体基板11とも熱的
に接続されている。
ル13に充填された複数の金属体とは、共通の基板側接
地電極12aを介して電気的及び熱的に接続されてい
る。基板側接地電極12aは、誘電体基板11とも熱的
に接続されている。
【0031】次に、実施の形態1によるフリップチップ
実装構造の動作について説明する。半導体チップ1に内
蔵されたFETへの電源供給は、誘電体基板7b上の第
4の基板側電極12e、ワイヤ14b、第2の基板側電
極12c、バンプ10d及びドレイン電極4を通してド
レイン電圧を供給し、第3の基板側電極12d、ワイヤ
14a、第1の基板側電極12b、バンプ10c及びゲ
ート電極3を通してゲート電圧を供給することにより行
われる。
実装構造の動作について説明する。半導体チップ1に内
蔵されたFETへの電源供給は、誘電体基板7b上の第
4の基板側電極12e、ワイヤ14b、第2の基板側電
極12c、バンプ10d及びドレイン電極4を通してド
レイン電圧を供給し、第3の基板側電極12d、ワイヤ
14a、第1の基板側電極12b、バンプ10c及びゲ
ート電極3を通してゲート電圧を供給することにより行
われる。
【0032】また、FETの接地は、バンプ10aを介
してソース電極2を基板側接地電極12aに接続し、バ
イアホール13を介して基板側接地電極12aをキャリ
ア6に接続することにより行われている。
してソース電極2を基板側接地電極12aに接続し、バ
イアホール13を介して基板側接地電極12aをキャリ
ア6に接続することにより行われている。
【0033】さらに、ソース電極2近傍から発生した熱
は、バンプ10aから基板側接地電極12aに伝達され
る。基板側接地電極12aに伝達された熱の一部は、熱
抵抗の小さい材質からなる誘電体基板11を介してキャ
リア6へ伝達され排熱される。また、基板側接地電極1
2aに伝達された熱の残りは、熱伝導性の良好な金属体
が充填されたバイアホール13を介してキャリア6へ伝
達され排熱される。
は、バンプ10aから基板側接地電極12aに伝達され
る。基板側接地電極12aに伝達された熱の一部は、熱
抵抗の小さい材質からなる誘電体基板11を介してキャ
リア6へ伝達され排熱される。また、基板側接地電極1
2aに伝達された熱の残りは、熱伝導性の良好な金属体
が充填されたバイアホール13を介してキャリア6へ伝
達され排熱される。
【0034】このようなフリップチップ実装構造では、
チップ搭載部である誘電体基板11の熱抵抗が、回路搭
載部である誘電体基板7a,7bの熱抵抗よりも小さく
構成されているため、排熱効果の高い熱伝達経路を形成
することができ、発熱量の大きい半導体チップ1を温度
保証の範囲内で使用することができる。また、整合回路
が搭載される誘電体基板7a,7bには、整合回路構成
に最適な誘電率εを持つ材料を選択することができる。
チップ搭載部である誘電体基板11の熱抵抗が、回路搭
載部である誘電体基板7a,7bの熱抵抗よりも小さく
構成されているため、排熱効果の高い熱伝達経路を形成
することができ、発熱量の大きい半導体チップ1を温度
保証の範囲内で使用することができる。また、整合回路
が搭載される誘電体基板7a,7bには、整合回路構成
に最適な誘電率εを持つ材料を選択することができる。
【0035】また、実施の形態1では、誘電体基板11
と誘電体基板7a,7bとを、異なる材料により別体で
構成したので、簡単な構造によりチップ搭載部の熱抵抗
を小さくすることができる。
と誘電体基板7a,7bとを、異なる材料により別体で
構成したので、簡単な構造によりチップ搭載部の熱抵抗
を小さくすることができる。
【0036】さらに、実施の形態1では、窒化アルミニ
ウムからなる誘電体基板11を用いたので、誘電体基板
11の熱抵抗を容易に小さくすることができる。
ウムからなる誘電体基板11を用いたので、誘電体基板
11の熱抵抗を容易に小さくすることができる。
【0037】さらにまた、金属体が充填されたバイアホ
ール13を用い、バンプ10a、基板側接地電極12a
及びバイアホール13の金属体を介して、ソース電極2
をキャリア6に熱的に接続したので、排熱効果の高い熱
伝達経路を形成することができ、発熱量の大きい半導体
チップ1を温度保証の範囲内で使用することができる。
ール13を用い、バンプ10a、基板側接地電極12a
及びバイアホール13の金属体を介して、ソース電極2
をキャリア6に熱的に接続したので、排熱効果の高い熱
伝達経路を形成することができ、発熱量の大きい半導体
チップ1を温度保証の範囲内で使用することができる。
【0038】また、複数のソース電極2と複数のバイア
ホール13とを、共通の基板側接地電極12aを介して
電気的及び熱的に接続したので、簡単な構造により排熱
効果の高い熱伝達経路を形成することができる。さら
に、ソース電極2は、細い接続用リボン等を用いずに、
それぞれバンプ10aのみを介して基板側接地電極12
aに電気的及び熱的に接続されているため、熱伝達経路
の排熱効果をより高くすることができる。
ホール13とを、共通の基板側接地電極12aを介して
電気的及び熱的に接続したので、簡単な構造により排熱
効果の高い熱伝達経路を形成することができる。さら
に、ソース電極2は、細い接続用リボン等を用いずに、
それぞれバンプ10aのみを介して基板側接地電極12
aに電気的及び熱的に接続されているため、熱伝達経路
の排熱効果をより高くすることができる。
【0039】なお、上記実施の形態1では、FETが内
蔵された半導体チップ1を用いたが、トランジスタが内
蔵された半導体チップ1を用いたフリップチップ実装構
造についても、この発明を適用することができる。この
場合は、図1〜図3におけるソース電極2がコレクタ電
極(チップ側接地電極)、ゲート電極3がベース電極
(第1のチップ側電極)、ドレイン電極4がエミッタ電
極(第2のチップ側電極)となり、コレクタ電極近傍で
発生した熱を効果的に排熱することができる。
蔵された半導体チップ1を用いたが、トランジスタが内
蔵された半導体チップ1を用いたフリップチップ実装構
造についても、この発明を適用することができる。この
場合は、図1〜図3におけるソース電極2がコレクタ電
極(チップ側接地電極)、ゲート電極3がベース電極
(第1のチップ側電極)、ドレイン電極4がエミッタ電
極(第2のチップ側電極)となり、コレクタ電極近傍で
発生した熱を効果的に排熱することができる。
【0040】また、上記実施の形態1では、支持部とし
てキャリア6を示したが、誘電体基板11,7a,7b
をパッケージの外装材内に、キャリア6を介さずに、直
接固定してもよく、この場合、パッケージの外装材の一
部が支持部となる。
てキャリア6を示したが、誘電体基板11,7a,7b
をパッケージの外装材内に、キャリア6を介さずに、直
接固定してもよく、この場合、パッケージの外装材の一
部が支持部となる。
【0041】さらに、実施の形態1では、3枚の誘電体
基板11,7a,7bを用いたが、熱抵抗が互いに異な
る回路搭載部とチップ搭載部とを一体化して1枚の誘電
体基板として構成してもよい。また、熱抵抗が異なる2
枚の誘電体基板を用い、一方の基板に半導体チップ1を
搭載し、他方の1枚には入力側及び出力側回路の両方を
搭載してもよい。
基板11,7a,7bを用いたが、熱抵抗が互いに異な
る回路搭載部とチップ搭載部とを一体化して1枚の誘電
体基板として構成してもよい。また、熱抵抗が異なる2
枚の誘電体基板を用い、一方の基板に半導体チップ1を
搭載し、他方の1枚には入力側及び出力側回路の両方を
搭載してもよい。
【0042】さらにまた、実施の形態1では、誘電体基
板11を窒化アルミニウムにより構成したが、例えばシ
リコンカーバイド(SiC)又はベリリウムオキサイド
(BeO)等を用いてもよい。
板11を窒化アルミニウムにより構成したが、例えばシ
リコンカーバイド(SiC)又はベリリウムオキサイド
(BeO)等を用いてもよい。
【0043】
【発明の効果】以上説明したように、請求項1の発明の
フリップチップ実装構造は、チップ搭載部の熱抵抗が、
回路搭載部の熱抵抗よりも小さく構成されているため、
回路搭載部を回路の搭載に適した誘電率で構成しつつ、
排熱効果の高い熱伝達経路をチップ搭載部に形成するこ
とができ、発熱量の大きい半導体チップを温度保証の範
囲内で使用することができる。
フリップチップ実装構造は、チップ搭載部の熱抵抗が、
回路搭載部の熱抵抗よりも小さく構成されているため、
回路搭載部を回路の搭載に適した誘電率で構成しつつ、
排熱効果の高い熱伝達経路をチップ搭載部に形成するこ
とができ、発熱量の大きい半導体チップを温度保証の範
囲内で使用することができる。
【0044】請求項2の発明のフリップチップ実装構造
は、チップ搭載部と回路搭載部とを、異なる材料により
別体で構成したので、簡単な構造によりチップ搭載部の
熱抵抗を小さくすることができる。
は、チップ搭載部と回路搭載部とを、異なる材料により
別体で構成したので、簡単な構造によりチップ搭載部の
熱抵抗を小さくすることができる。
【0045】請求項3の発明のフリップチップ実装構造
は、チップ搭載部を窒化アルミニウムにより構成したの
で、誘電体基板の熱抵抗を容易に小さくすることができ
る。
は、チップ搭載部を窒化アルミニウムにより構成したの
で、誘電体基板の熱抵抗を容易に小さくすることができ
る。
【0046】請求項4の発明のフリップチップ実装構造
は、金属体が充填されたバイアホールを用い、バンプ、
基板側接地電極及びバイアホールの金属体を介して、チ
ップ側接地電極を支持部に熱的に接続したので、排熱効
果の高い熱伝達経路を形成することができ、発熱量の大
きい半導体チップを温度保証の範囲内で使用することが
できる。
は、金属体が充填されたバイアホールを用い、バンプ、
基板側接地電極及びバイアホールの金属体を介して、チ
ップ側接地電極を支持部に熱的に接続したので、排熱効
果の高い熱伝達経路を形成することができ、発熱量の大
きい半導体チップを温度保証の範囲内で使用することが
できる。
【0047】請求項5の発明のフリップチップ実装構造
は、複数のチップ側接地電極と、複数のバイアホールに
充填された複数の金属体とが、共通の基板側接地電極を
介して電気的及び熱的に接続されているので、簡単な構
造により排熱効果の高い熱伝達経路を形成することがで
きる。
は、複数のチップ側接地電極と、複数のバイアホールに
充填された複数の金属体とが、共通の基板側接地電極を
介して電気的及び熱的に接続されているので、簡単な構
造により排熱効果の高い熱伝達経路を形成することがで
きる。
【0048】請求項6の発明のフリップチップ実装構造
は、複数のチップ側接地電極が、それぞれバンプのみを
介して基板側接地電極に電気的及び熱的に接続されてい
るので、熱伝達経路の排熱効果をより高くすることがで
きる。
は、複数のチップ側接地電極が、それぞれバンプのみを
介して基板側接地電極に電気的及び熱的に接続されてい
るので、熱伝達経路の排熱効果をより高くすることがで
きる。
【0049】請求項7の発明のフリップチップ実装構造
は、入力側回路及び出力側回路が搭載されている回路搭
載部と、半導体チップが実装されているチップ搭載部と
を有する誘電体基板を用い、チップ搭載部の熱抵抗を回
路搭載部の熱抵抗よりも小さく構成したので、回路搭載
部を回路の搭載に適した誘電率で構成しつつ、排熱効果
の高い熱伝達経路をチップ搭載部に形成することがで
き、発熱量の大きい半導体チップを温度保証の範囲内で
使用することができる。
は、入力側回路及び出力側回路が搭載されている回路搭
載部と、半導体チップが実装されているチップ搭載部と
を有する誘電体基板を用い、チップ搭載部の熱抵抗を回
路搭載部の熱抵抗よりも小さく構成したので、回路搭載
部を回路の搭載に適した誘電率で構成しつつ、排熱効果
の高い熱伝達経路をチップ搭載部に形成することがで
き、発熱量の大きい半導体チップを温度保証の範囲内で
使用することができる。
【0050】請求項8の発明のフリップチップ実装構造
は、電界効果トランジスタを内蔵した半導体チップを用
い、第1のチップ側電極をゲート電極、第2のチップ側
電極をドレイン電極、チップ側接地電極をソース電極と
したので、ソース電極付近で発生した熱を効果的に排熱
することができる。
は、電界効果トランジスタを内蔵した半導体チップを用
い、第1のチップ側電極をゲート電極、第2のチップ側
電極をドレイン電極、チップ側接地電極をソース電極と
したので、ソース電極付近で発生した熱を効果的に排熱
することができる。
【0051】請求項9の発明のフリップチップ実装構造
は、トランジスタを内蔵した半導体チップを用い、第1
のチップ側電極をベース電極、第2のチップ側電極をエ
ミッタ電極、チップ側接地電極をコレクタ電極としたの
で、コレクタ電極付近で発生した熱を効果的に排熱する
ことができる。
は、トランジスタを内蔵した半導体チップを用い、第1
のチップ側電極をベース電極、第2のチップ側電極をエ
ミッタ電極、チップ側接地電極をコレクタ電極としたの
で、コレクタ電極付近で発生した熱を効果的に排熱する
ことができる。
【図1】 この発明の実施の形態1によるフリップチッ
プ実装構造を示す平面図である。
プ実装構造を示す平面図である。
【図2】 図1のII−II線に沿う断面図である。
【図3】 図1のIII−III線に沿う断面図であ
る。
る。
【図4】 従来のフリップチップ実装構造の一例を示す
平面図である。
平面図である。
【図5】 図4のV−V線に沿う断面図である。
【図6】 図4のVI−VI線に沿う断面図である。
【符号の説明】 1 半導体チップ、2 ソース電極(チップ側接地電
極)、3ゲート電極(第1のチップ側電極)、4 ドレ
イン電極(第2のチップ側電極)、6 キャリア(支持
部)、7a,7b,11 誘電体基板、10a,10
c,10d バンプ、12a 基板側接地電極、13
バイアホール。
極)、3ゲート電極(第1のチップ側電極)、4 ドレ
イン電極(第2のチップ側電極)、6 キャリア(支持
部)、7a,7b,11 誘電体基板、10a,10
c,10d バンプ、12a 基板側接地電極、13
バイアホール。
Claims (9)
- 【請求項1】 支持部、 入力側回路及び出力側回路が搭載されている回路搭載部
と、この回路搭載部よりも熱抵抗が小さく構成されてい
るチップ搭載部と、このチップ搭載部に設けられ、上記
支持部に電気的に接続されたバイアホールとを有し、上
記支持部に接合されている誘電体基板、及び上記入力側
回路に電気的に接続される第1のチップ側電極と、上記
出力側回路に電気的に接続される第2のチップ側電極
と、上記バイアホールを介して接地されるチップ側接地
電極とを有し、フリップチップ方式によりバンプを介し
て上記チップ搭載部に実装されている半導体チップを備
えていることを特徴とするフリップチップ実装構造。 - 【請求項2】 チップ搭載部と回路搭載部とは、異なる
材料により別体で構成されていることを特徴とする請求
項1記載のフリップチップ実装構造。 - 【請求項3】 チップ搭載部は、窒化アルミニウムによ
り構成されていることを特徴とする請求項1又は請求項
2に記載のフリップチップ実装構造。 - 【請求項4】 支持部、 金属体が充填され上記支持部に電気的に接続されている
バイアホールを有し、上記支持部に接合されている誘電
体基板、 この誘電体基板の上記支持部とは反対側の面上に設けら
れ、上記金属体に電気的に接続されている基板側接地電
極、及び入力側回路に電気的に接続される第1のチップ
側電極と、出力側回路に電気的に接続される第2のチッ
プ側電極と、上記基板側接地電極及び上記バイアホール
を介して接地されるチップ側接地電極とを有し、フリッ
プチップ方式によりバンプを介して上記誘電体基板上に
実装されている半導体チップを備え、上記チップ側接地
電極は、上記バンプ、上記基板側接地電極及び上記金属
体を介して上記支持部に熱的に接続されていることを特
徴とするフリップチップ実装構造。 - 【請求項5】 複数のチップ側接地電極と、複数のバイ
アホールに充填された複数の金属体とが、共通の基板側
接地電極を介して電気的及び熱的に接続されていること
を特徴とする請求項4記載のフリップチップ実装構造。 - 【請求項6】 複数のチップ側接地電極が、それぞれバ
ンプのみを介して基板側接地電極に電気的及び熱的に接
続されていることを特徴とする請求項5記載のフリップ
チップ実装構造。 - 【請求項7】 誘電体基板は、入力側回路及び出力側回
路が搭載されている回路搭載部と、半導体チップが実装
されているチップ搭載部とを有しており、上記チップ搭
載部は、上記回路搭載部よりも熱抵抗が小さく構成され
ていることを特徴とする請求項4ないし請求項6のいず
れかに記載のフリップチップ実装構造。 - 【請求項8】 半導体チップは、電界効果トランジスタ
を内蔵し、第1のチップ側電極はゲート電極、第2のチ
ップ側電極はドレイン電極、チップ側接地電極はソース
電極であることを特徴とする請求項1ないし請求項7の
いずれかに記載のフリップチップ実装構造。 - 【請求項9】 半導体チップは、トランジスタを内蔵
し、第1のチップ側電極はベース電極、第2のチップ側
電極はエミッタ電極、チップ側接地電極はコレクタ電極
であることを特徴とする請求項1ないし請求項7のいず
れかに記載のフリップチップ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001038401A JP2002246519A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001038401A JP2002246519A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002246519A true JP2002246519A (ja) | 2002-08-30 |
Family
ID=18901380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001038401A Pending JP2002246519A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002246519A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006512775A (ja) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | 半導体デバイスの作製方法及びフリップチップ集積回路 |
US8111001B2 (en) | 2007-07-17 | 2012-02-07 | Cree, Inc. | LED with integrated constant current driver |
-
2001
- 2001-02-15 JP JP2001038401A patent/JP2002246519A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006512775A (ja) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | 半導体デバイスの作製方法及びフリップチップ集積回路 |
US8111001B2 (en) | 2007-07-17 | 2012-02-07 | Cree, Inc. | LED with integrated constant current driver |
US8569970B2 (en) | 2007-07-17 | 2013-10-29 | Cree, Inc. | LED with integrated constant current driver |
US8810151B2 (en) | 2007-07-17 | 2014-08-19 | Cree, Inc. | LED with integrated constant current driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102250940B1 (ko) | 회로 지지 및 냉각 구조 | |
JPH0758258A (ja) | 改良された放熱能力を有する半導体デバイス | |
US6292367B1 (en) | Thermally efficient semiconductor chip | |
JP4215133B2 (ja) | 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 | |
JP2009176839A (ja) | 半導体素子の放熱構造 | |
US9000496B1 (en) | Source bridge for cooling and/or external connection | |
JP2002246519A (ja) | フリップチップ実装構造 | |
JP2007115793A (ja) | 高放熱型電子部品収納用パッケージ | |
JP2856192B2 (ja) | 半導体装置 | |
WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
JP2003258001A (ja) | 高周波半導体装置 | |
US20030071347A1 (en) | Semiconductor chip packaging device and method of manufacturing the same | |
JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
JP3410041B2 (ja) | ハイブリッドモジュール | |
JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
JPS63289847A (ja) | Lsiパッケ−ジの放熱構造 | |
JPH05114665A (ja) | 放熱性基板 | |
JPH0878616A (ja) | マルチチップ・モジュール | |
JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
JPH08274225A (ja) | 半導体部品 | |
JPH05335451A (ja) | 半導体装置 | |
JPS60250655A (ja) | 集積回路パツケ−ジ | |
JP2000133890A (ja) | ハイブリッドモジュール | |
JPH04257248A (ja) | 混成集積回路装置 | |
JP2001024118A (ja) | 半導体装置 |