JP2002246519A - フリップチップ実装構造 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、排熱効果の高い熱伝達経路を形成
することができるフリップチップ実装構造を得ることを
目的とする。 【解決手段】 入力側及び出力側回路が搭載される誘電
体基板７ａ，７ｂをアルミナ基板で構成し、半導体チッ
プ１が搭載される誘電体基板１１は、アルミナ基板より
も熱抵抗の小さい窒化アルミニウム基板で構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フリップチップ
実装構造に関し、マイクロ波又はミリ波帯の回路で使用
されるフリップチップ実装構造の改良に関するものであ
る。

【０００２】

【従来の技術】図４は従来のフリップチップ実装構造の
一例を示す平面図、図５は図４のＶ−Ｖ線に沿う断面
図、図６は図４のＶＩ−ＶＩ線に沿う断面図である。図
において、アルミナからなる誘電体基板７の一方の面
は、キャリア６に直接接合されている。誘電体基板７の
キャリア６とは反対側の面上には、複数の基板側接地電
極８ａ，８ｂ、第１の基板側電極８ｃ及び第２の基板側
電極８ｄが設けられている。

【０００３】誘電体基板７には、入力側の整合回路及び
バイアス回路（図示せず）と、出力側の整合回路及びバ
イアス回路（図示せず）とが搭載されている。また、誘
電体基板７には、半導体チップ１がフリップチップ方式
によりバンプ１０ａ，１０ｂ，１０ｃ，１０ｄを介して
実装されている。

【０００４】半導体チップ１には、電界効果トランジス
タ（以下、ＦＥＴと略称する）が内蔵されている。ま
た、半導体チップ１は、複数のソース電極２ａ，２ｂ，
２ｃと、ゲート電極３と、ドレイン電極４とを有してい
る。

【０００５】複数のソース電極２ａ，２ｂ，２ｃは、例
えば金等の金属製の接続用リボン５により互いに電気的
に接続されている。ソース電極２ｂ，２ｃは、バンプ１
０ａ，１０ｂを介して基板側接地電極８ａ，８ｂに電気
的に接続されている。ゲート電極３は、バンプ１０ｃを
介して第１の基板側電極８ｃに電気的に接続されてい
る。ドレイン電極４は、バンプ１０ｄを介して第２の基
板側電極８ｄに電気的に接続されている。

【０００６】また、誘電体基板７には、基板側接地電極
８ａ，８ｂをキャリア６に電気的に接続するための２つ
のバイアホール９ａ，９ｂが設けられている。なお、こ
れらのバイアホール９ａ，９ｂは、電極８ａ，８ｂに接
続された金属メッキ層が誘電体基板７表面に施され、か
つ貫通孔の内壁面にも金属メッキが施されたものであ
る。

【０００７】次に、上記従来のフリップチップ実装構造
の動作について説明する。半導体チップ１に内蔵された
ＦＥＴへの電源供給は、第２の基板側電極８ｄ、バンプ
１０ｄ及びドレイン電極４を通してドレイン電圧を供給
し、第１の基板側電極８ｃ、バンプ１０ｃ及びゲート電
極３を通してゲート電圧を供給することにより行われ
る。

【０００８】また、ＦＥＴの接地は、接続用リボン５を
介してソース電極２ａをソース電極２ｂ，２ｃに接続
し、バンプ１０ａ，１０ｂを介してソース電極２ｂ，２
ｃを基板側接地電極８ａ，８ｂに接続し、バイアホール
９ａ，９ｂを介して基板側接地電極８ａ，８ｂをキャリ
ア６に接続することにより行われている。

【０００９】このとき、半導体チップ１は、主にソース
電極２ａ，２ｂ，２ｃの近傍で発熱する。従って、半導
体チップ１で発生した熱は、接続用リボン５、バンプ１
０ａ，１０ｂ、基板側接地電極８ａ，８ｂ、誘電体基板
７及びバイアホール９ａ，９ｂを介してキャリア６へ伝
達され排熱される。

【００１０】

【発明が解決しようとする課題】上記のように構成され
た従来のフリップチップ実装構造においては、入力側及
び出力側の整合回路と半導体チップ１とが同一の誘電体
基板７上に搭載されている。しかし、半導体チップ１の
排熱効果を高めるために熱抵抗の小さい材料で誘電体基
板７を構成した場合、誘電体基板７の誘電率が、整合回
路を構成する上では必ずしも適当ではなくなってしま
う。逆に、整合回路の構成に適する誘電率を持つ材料で
誘電体基板７を構成した場合、熱抵抗が大きく、半導体
チップ１の排熱が不十分になるという問題点があった。

【００１１】また、半導体チップ１からキャリア６への
熱伝達経路には、断面積の小さい接続用リボン５や内部
が空洞のバイアホール９ａ，９ｂが含まれ、しかも上記
のように整合回路の構成に適するアルミナで誘電体基板
７を構成した場合、誘電体基板７の熱抵抗が大きくな
り、熱伝達経路全体としての熱抵抗が大きくなり、発熱
量の大きい半導体チップ１を使用する場合には、使用す
る半導体の温度保証の範囲を超えてしまうという問題点
があった。

【００１２】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、排熱効果の高
い熱伝達経路を形成することができるフリップチップ実
装構造を得ることを目的とする。

【００１３】

【課題を解決するための手段】請求項１の発明に係るフ
リップチップ実装構造は、支持部、入力側回路及び出力
側回路が搭載されている回路搭載部と、この回路搭載部
よりも熱抵抗が小さく構成されているチップ搭載部と、
このチップ搭載部に設けられ、支持部に電気的に接続さ
れたバイアホールとを有し、支持部に接合されている誘
電体基板、及び入力側回路に電気的に接続される第１の
チップ側電極と、出力側回路に電気的に接続される第２
のチップ側電極と、バイアホールを介して接地されるチ
ップ側接地電極とを有し、フリップチップ方式によりバ
ンプを介してチップ搭載部に実装されている半導体チッ
プを備えたものである。

【００１４】請求項２の発明に係るフリップチップ実装
構造は、チップ搭載部と回路搭載部とを、異なる材料に
より別体で構成したものである。

【００１５】請求項３の発明に係るフリップチップ実装
構造は、チップ搭載部を窒化アルミニウムにより構成し
たものである。

【００１６】請求項４の発明に係るフリップチップ実装
構造は、支持部、金属体が充填され支持部に電気的に接
続されているバイアホールを有し、支持部に接合されて
いる誘電体基板、この誘電体基板の支持部とは反対側の
面上に設けられ、金属体に電気的に接続されている基板
側接地電極、及び入力側回路に電気的に接続される第１
のチップ側電極と、出力側回路に電気的に接続される第
２のチップ側電極と、基板側接地電極及びバイアホール
を介して接地されるチップ側接地電極とを有し、フリッ
プチップ方式によりバンプを介して誘電体基板上に実装
されている半導体チップを備え、チップ側接地電極は、
バンプ、基板側接地電極及び金属体を介して支持部に熱
的に接続されているものである。

【００１７】請求項５の発明に係るフリップチップ実装
構造は、複数のチップ側接地電極と、複数のバイアホー
ルに充填された複数の金属体とが、共通の基板側接地電
極を介して電気的及び熱的に接続されているものであ
る。

【００１８】請求項６の発明に係るフリップチップ実装
構造は、複数のチップ側接地電極が、それぞれバンプの
みを介して基板側接地電極に電気的及び熱的に接続され
ているものである。

【００１９】請求項７の発明に係るフリップチップ実装
構造は、入力側回路及び出力側回路が搭載されている回
路搭載部と、半導体チップが実装されているチップ搭載
部とを有する誘電体基板を用い、チップ搭載部の熱抵抗
を回路搭載部の熱抵抗よりも小さく構成したものであ
る。

【００２０】請求項８の発明に係るフリップチップ実装
構造は、電界効果トランジスタを内蔵した半導体チップ
を用い、第１のチップ側電極をゲート電極、第２のチッ
プ側電極をドレイン電極、チップ側接地電極をソース電
極としたものである。

【００２１】請求項９の発明に係るフリップチップ実装
構造は、トランジスタを内蔵した半導体チップを用い、
第１のチップ側電極をベース電極、第２のチップ側電極
をエミッタ電極、チップ側接地電極をコレクタ電極とし
たものである。

【００２２】

【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。 実施の形態１．図１はこの発明の実施の形態１によるフ
リップチップ実装構造を示す平面図、図２は図１のＩＩ
−ＩＩ線に沿う断面図、図３は図１のＩＩＩ−ＩＩＩ線
に沿う断面図である。

【００２３】図において、別体で構成された誘電体基板
７ａ，７ｂ，１１の一方の面は、支持部としてのキャリ
ア６に直接接合されている。誘電体基板７ａには、入力
側回路としての入力側の整合回路及びバイアス回路（図
示せず）が搭載されている。誘電体基板７ｂには、出力
側回路としての出力側の整合回路及びバイアス回路（図
示せず）が搭載されている。

【００２４】回路搭載部である誘電体基板７ａ，７ｂ
は、アルミナにより構成されている。チップ搭載部であ
る誘電体基板１１は、アルミナよりも熱伝達率の高い材
料、例えば窒化アルミニウム（ＡｌＮ）により構成され
ている。これにより、誘電体基板１１の熱抵抗は、誘電
体基板７ａ，７ｂの熱抵抗よりも小さく構成されてい
る。

【００２５】誘電体基板１１のキャリア６とは反対側の
面上には、基板側接地電極１２ａ、第１の基板側電極１
２ｂ及び第２の基板側電極１２ｃが設けられている。誘
電体基板７ａのキャリア６とは反対側の面上には、ゲー
ト電圧を供給するための第３の基板側電極１２ｄが設け
られている。誘電体基板７ｂのキャリア６とは反対側の
面上には、ドレイン電圧を供給するための第４の基板側
電極１２ｅが設けられている。

【００２６】第１の基板側電極１２ｂと第３の基板側電
極１２ｄとの間は、複数本のワイヤ１４ａにより電気的
に接続されている。第２の基板側電極１２ｃと第４の基
板側電極１２ｅとの間は、複数本のワイヤ１４ｂにより
電気的に接続されている。

【００２７】また、誘電体基板１１には、半導体チップ
１がフリップチップ方式によりバンプ１０ａ，１０ｃ，
１０ｄを介して実装されている。半導体チップ１には、
電界効果トランジスタ（以下、ＦＥＴと略称する）が内
蔵されている。また、半導体チップ１は、チップ側接地
電極である複数のソース電極２と、第１のチップ側電極
であるゲート電極３と、第２のチップ側電極であるドレ
イン電極４とを有している。

【００２８】各ソース電極２は、バンプ１０ａを介して
基板側接地電極１２ａに電気的に接続されている。ゲー
ト電極３は、バンプ１０ｃを介して第１の基板側電極１
２ｂに電気的に接続されている。ドレイン電極４は、バ
ンプ１０ｄを介して第２の基板側電極１２ｃに電気的に
接続されている。

【００２９】また、誘電体基板１１には、基板側接地電
極１２ａをキャリア６に電気的に接続するための複数の
バイアホール１３が設けられている。各バイアホール１
３は、誘電体基板１１を貫通する貫通孔に熱伝達率の高
い金属からなる金属体が充填されているものである。金
属体の材料としては、例えば金、銀、又は無酸素銅等が
使用される。

【００３０】複数のソース電極２と、複数のバイアホー
ル１３に充填された複数の金属体とは、共通の基板側接
地電極１２ａを介して電気的及び熱的に接続されてい
る。基板側接地電極１２ａは、誘電体基板１１とも熱的
に接続されている。

【００３１】次に、実施の形態１によるフリップチップ
実装構造の動作について説明する。半導体チップ１に内
蔵されたＦＥＴへの電源供給は、誘電体基板７ｂ上の第
４の基板側電極１２ｅ、ワイヤ１４ｂ、第２の基板側電
極１２ｃ、バンプ１０ｄ及びドレイン電極４を通してド
レイン電圧を供給し、第３の基板側電極１２ｄ、ワイヤ
１４ａ、第１の基板側電極１２ｂ、バンプ１０ｃ及びゲ
ート電極３を通してゲート電圧を供給することにより行
われる。

【００３２】また、ＦＥＴの接地は、バンプ１０ａを介
してソース電極２を基板側接地電極１２ａに接続し、バ
イアホール１３を介して基板側接地電極１２ａをキャリ
ア６に接続することにより行われている。

【００３３】さらに、ソース電極２近傍から発生した熱
は、バンプ１０ａから基板側接地電極１２ａに伝達され
る。基板側接地電極１２ａに伝達された熱の一部は、熱
抵抗の小さい材質からなる誘電体基板１１を介してキャ
リア６へ伝達され排熱される。また、基板側接地電極１
２ａに伝達された熱の残りは、熱伝導性の良好な金属体
が充填されたバイアホール１３を介してキャリア６へ伝
達され排熱される。

【００３４】このようなフリップチップ実装構造では、
チップ搭載部である誘電体基板１１の熱抵抗が、回路搭
載部である誘電体基板７ａ，７ｂの熱抵抗よりも小さく
構成されているため、排熱効果の高い熱伝達経路を形成
することができ、発熱量の大きい半導体チップ１を温度
保証の範囲内で使用することができる。また、整合回路
が搭載される誘電体基板７ａ，７ｂには、整合回路構成
に最適な誘電率εを持つ材料を選択することができる。

【００３５】また、実施の形態１では、誘電体基板１１
と誘電体基板７ａ，７ｂとを、異なる材料により別体で
構成したので、簡単な構造によりチップ搭載部の熱抵抗
を小さくすることができる。

【００３６】さらに、実施の形態１では、窒化アルミニ
ウムからなる誘電体基板１１を用いたので、誘電体基板
１１の熱抵抗を容易に小さくすることができる。

【００３７】さらにまた、金属体が充填されたバイアホ
ール１３を用い、バンプ１０ａ、基板側接地電極１２ａ
及びバイアホール１３の金属体を介して、ソース電極２
をキャリア６に熱的に接続したので、排熱効果の高い熱
伝達経路を形成することができ、発熱量の大きい半導体
チップ１を温度保証の範囲内で使用することができる。

【００３８】また、複数のソース電極２と複数のバイア
ホール１３とを、共通の基板側接地電極１２ａを介して
電気的及び熱的に接続したので、簡単な構造により排熱
効果の高い熱伝達経路を形成することができる。さら
に、ソース電極２は、細い接続用リボン等を用いずに、
それぞれバンプ１０ａのみを介して基板側接地電極１２
ａに電気的及び熱的に接続されているため、熱伝達経路
の排熱効果をより高くすることができる。

【００３９】なお、上記実施の形態１では、ＦＥＴが内
蔵された半導体チップ１を用いたが、トランジスタが内
蔵された半導体チップ１を用いたフリップチップ実装構
造についても、この発明を適用することができる。この
場合は、図１〜図３におけるソース電極２がコレクタ電
極（チップ側接地電極）、ゲート電極３がベース電極
（第１のチップ側電極）、ドレイン電極４がエミッタ電
極（第２のチップ側電極）となり、コレクタ電極近傍で
発生した熱を効果的に排熱することができる。

【００４０】また、上記実施の形態１では、支持部とし
てキャリア６を示したが、誘電体基板１１，７ａ，７ｂ
をパッケージの外装材内に、キャリア６を介さずに、直
接固定してもよく、この場合、パッケージの外装材の一
部が支持部となる。

【００４１】さらに、実施の形態１では、３枚の誘電体
基板１１，７ａ，７ｂを用いたが、熱抵抗が互いに異な
る回路搭載部とチップ搭載部とを一体化して１枚の誘電
体基板として構成してもよい。また、熱抵抗が異なる２
枚の誘電体基板を用い、一方の基板に半導体チップ１を
搭載し、他方の１枚には入力側及び出力側回路の両方を
搭載してもよい。

【００４２】さらにまた、実施の形態１では、誘電体基
板１１を窒化アルミニウムにより構成したが、例えばシ
リコンカーバイド（ＳｉＣ）又はベリリウムオキサイド
（ＢｅＯ）等を用いてもよい。

【００４３】

【発明の効果】以上説明したように、請求項１の発明の
フリップチップ実装構造は、チップ搭載部の熱抵抗が、
回路搭載部の熱抵抗よりも小さく構成されているため、
回路搭載部を回路の搭載に適した誘電率で構成しつつ、
排熱効果の高い熱伝達経路をチップ搭載部に形成するこ
とができ、発熱量の大きい半導体チップを温度保証の範
囲内で使用することができる。

【００４４】請求項２の発明のフリップチップ実装構造
は、チップ搭載部と回路搭載部とを、異なる材料により
別体で構成したので、簡単な構造によりチップ搭載部の
熱抵抗を小さくすることができる。

【００４５】請求項３の発明のフリップチップ実装構造
は、チップ搭載部を窒化アルミニウムにより構成したの
で、誘電体基板の熱抵抗を容易に小さくすることができ
る。

【００４６】請求項４の発明のフリップチップ実装構造
は、金属体が充填されたバイアホールを用い、バンプ、
基板側接地電極及びバイアホールの金属体を介して、チ
ップ側接地電極を支持部に熱的に接続したので、排熱効
果の高い熱伝達経路を形成することができ、発熱量の大
きい半導体チップを温度保証の範囲内で使用することが
できる。

【００４７】請求項５の発明のフリップチップ実装構造
は、複数のチップ側接地電極と、複数のバイアホールに
充填された複数の金属体とが、共通の基板側接地電極を
介して電気的及び熱的に接続されているので、簡単な構
造により排熱効果の高い熱伝達経路を形成することがで
きる。

【００４８】請求項６の発明のフリップチップ実装構造
は、複数のチップ側接地電極が、それぞれバンプのみを
介して基板側接地電極に電気的及び熱的に接続されてい
るので、熱伝達経路の排熱効果をより高くすることがで
きる。

【００４９】請求項７の発明のフリップチップ実装構造
は、入力側回路及び出力側回路が搭載されている回路搭
載部と、半導体チップが実装されているチップ搭載部と
を有する誘電体基板を用い、チップ搭載部の熱抵抗を回
路搭載部の熱抵抗よりも小さく構成したので、回路搭載
部を回路の搭載に適した誘電率で構成しつつ、排熱効果
の高い熱伝達経路をチップ搭載部に形成することがで
き、発熱量の大きい半導体チップを温度保証の範囲内で
使用することができる。

【００５０】請求項８の発明のフリップチップ実装構造
は、電界効果トランジスタを内蔵した半導体チップを用
い、第１のチップ側電極をゲート電極、第２のチップ側
電極をドレイン電極、チップ側接地電極をソース電極と
したので、ソース電極付近で発生した熱を効果的に排熱
することができる。

【００５１】請求項９の発明のフリップチップ実装構造
は、トランジスタを内蔵した半導体チップを用い、第１
のチップ側電極をベース電極、第２のチップ側電極をエ
ミッタ電極、チップ側接地電極をコレクタ電極としたの
で、コレクタ電極付近で発生した熱を効果的に排熱する
ことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるフリップチッ
プ実装構造を示す平面図である。

【図２】 図１のＩＩ−ＩＩ線に沿う断面図である。

【図３】 図１のＩＩＩ−ＩＩＩ線に沿う断面図であ
る。

【図４】 従来のフリップチップ実装構造の一例を示す
平面図である。

【図５】 図４のＶ−Ｖ線に沿う断面図である。

【図６】 図４のＶＩ−ＶＩ線に沿う断面図である。

【符号の説明】 １ 半導体チップ、２ ソース電極（チップ側接地電
極）、３ゲート電極（第１のチップ側電極）、４ ドレ
イン電極（第２のチップ側電極）、６ キャリア（支持
部）、７ａ，７ｂ，１１ 誘電体基板、１０ａ，１０
ｃ，１０ｄ バンプ、１２ａ 基板側接地電極、１３
バイアホール。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 支持部、 入力側回路及び出力側回路が搭載されている回路搭載部
   と、この回路搭載部よりも熱抵抗が小さく構成されてい
   るチップ搭載部と、このチップ搭載部に設けられ、上記
   支持部に電気的に接続されたバイアホールとを有し、上
   記支持部に接合されている誘電体基板、及び上記入力側
   回路に電気的に接続される第１のチップ側電極と、上記
   出力側回路に電気的に接続される第２のチップ側電極
   と、上記バイアホールを介して接地されるチップ側接地
   電極とを有し、フリップチップ方式によりバンプを介し
   て上記チップ搭載部に実装されている半導体チップを備
   えていることを特徴とするフリップチップ実装構造。
2. 【請求項２】 チップ搭載部と回路搭載部とは、異なる
   材料により別体で構成されていることを特徴とする請求
   項１記載のフリップチップ実装構造。
3. 【請求項３】 チップ搭載部は、窒化アルミニウムによ
   り構成されていることを特徴とする請求項１又は請求項
   ２に記載のフリップチップ実装構造。
4. 【請求項４】 支持部、 金属体が充填され上記支持部に電気的に接続されている
   バイアホールを有し、上記支持部に接合されている誘電
   体基板、 この誘電体基板の上記支持部とは反対側の面上に設けら
   れ、上記金属体に電気的に接続されている基板側接地電
   極、及び入力側回路に電気的に接続される第１のチップ
   側電極と、出力側回路に電気的に接続される第２のチッ
   プ側電極と、上記基板側接地電極及び上記バイアホール
   を介して接地されるチップ側接地電極とを有し、フリッ
   プチップ方式によりバンプを介して上記誘電体基板上に
   実装されている半導体チップを備え、上記チップ側接地
   電極は、上記バンプ、上記基板側接地電極及び上記金属
   体を介して上記支持部に熱的に接続されていることを特
   徴とするフリップチップ実装構造。
5. 【請求項５】 複数のチップ側接地電極と、複数のバイ
   アホールに充填された複数の金属体とが、共通の基板側
   接地電極を介して電気的及び熱的に接続されていること
   を特徴とする請求項４記載のフリップチップ実装構造。
6. 【請求項６】 複数のチップ側接地電極が、それぞれバ
   ンプのみを介して基板側接地電極に電気的及び熱的に接
   続されていることを特徴とする請求項５記載のフリップ
   チップ実装構造。
7. 【請求項７】 誘電体基板は、入力側回路及び出力側回
   路が搭載されている回路搭載部と、半導体チップが実装
   されているチップ搭載部とを有しており、上記チップ搭
   載部は、上記回路搭載部よりも熱抵抗が小さく構成され
   ていることを特徴とする請求項４ないし請求項６のいず
   れかに記載のフリップチップ実装構造。
8. 【請求項８】 半導体チップは、電界効果トランジスタ
   を内蔵し、第１のチップ側電極はゲート電極、第２のチ
   ップ側電極はドレイン電極、チップ側接地電極はソース
   電極であることを特徴とする請求項１ないし請求項７の
   いずれかに記載のフリップチップ実装構造。
9. 【請求項９】 半導体チップは、トランジスタを内蔵
   し、第１のチップ側電極はベース電極、第２のチップ側
   電極はエミッタ電極、チップ側接地電極はコレクタ電極
   であることを特徴とする請求項１ないし請求項７のいず
   れかに記載のフリップチップ実装構造。