JPH05335451A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05335451A JPH05335451A JP16424992A JP16424992A JPH05335451A JP H05335451 A JPH05335451 A JP H05335451A JP 16424992 A JP16424992 A JP 16424992A JP 16424992 A JP16424992 A JP 16424992A JP H05335451 A JPH05335451 A JP H05335451A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- thermal conductivity
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 放熱を効率良く実行できるマルチ・チップ・
モジュールを得る。 【構成】 マルチ・チップ・モジュールの、半導体集積
回路チップ５１を搭載するベース基板５２０として、熱
伝導性の高いものを用いるようにした。 【効果】 ベース基板が、それに搭載された半導体集積
回路チップで発生した熱を外部に逃がすので、パッケー
ジ材料として熱伝導性の良い高価なものを用いることな
く放熱を効率的に行なえる。
モジュールを得る。 【構成】 マルチ・チップ・モジュールの、半導体集積
回路チップ５１を搭載するベース基板５２０として、熱
伝導性の高いものを用いるようにした。 【効果】 ベース基板が、それに搭載された半導体集積
回路チップで発生した熱を外部に逃がすので、パッケー
ジ材料として熱伝導性の良い高価なものを用いることな
く放熱を効率的に行なえる。
Description
【０００１】
【産業上の利用分野】この発明は、マルチチップ・モジ
ュール(Multi chip Module: ＭＣＭ）と呼ばれる半導体
装置に関し、特にその放熱を効果的に行なえるようにし
たものに関するものである。
ュール(Multi chip Module: ＭＣＭ）と呼ばれる半導体
装置に関し、特にその放熱を効果的に行なえるようにし
たものに関するものである。
【０００２】
【従来の技術】近年の半導体および情報処理分野での技
術革新はめざましいものがある。なかでも、個人使用に
適した高性能電算機であるワークステーションの分野で
の性能向上には目をみはるものがある。ワークステーシ
ョンはそのＣＰＵとしてＲＩＳＣ（Reduced Instructio
n Set Computer）チップを採用することが多いが、高性
能なＲＩＳＣチップではその動作周波数は数十ＭＨｚに
も達している。
術革新はめざましいものがある。なかでも、個人使用に
適した高性能電算機であるワークステーションの分野で
の性能向上には目をみはるものがある。ワークステーシ
ョンはそのＣＰＵとしてＲＩＳＣ（Reduced Instructio
n Set Computer）チップを採用することが多いが、高性
能なＲＩＳＣチップではその動作周波数は数十ＭＨｚに
も達している。
【０００３】ところで、図４(a),(b) に示すように、こ
うしたＲＩＳＣチップ（＝ＣＰＵチップ）４１はＦＰＵ
(Floating Point Processing Unit)チップ４２やキャッ
シュチップ４３等とともにそれぞれパッケージに封入さ
れて、ＣＰＵボードとなるプリント回路基板４４上に搭
載されるのが一般的である。
うしたＲＩＳＣチップ（＝ＣＰＵチップ）４１はＦＰＵ
(Floating Point Processing Unit)チップ４２やキャッ
シュチップ４３等とともにそれぞれパッケージに封入さ
れて、ＣＰＵボードとなるプリント回路基板４４上に搭
載されるのが一般的である。
【０００４】このようなＣＰＵボードでは、プリント回
路基板上に配線パターンが引き回されるが、クロック周
波数の向上に伴って、配線長による信号の伝搬遅延時間
や寄生容量の影響が無視できなくなってきた。この問題
を回避するためにボード上の実装面積効率を改善するこ
とも考えられるが、この点の改善を図るべく配線パター
ンのピッチを狭めたとしても、それは２００μｍ程度が
限界であり、５０ＭＨｚ程度を境にしてこの方式での実
装は限界に達すると言われている。
路基板上に配線パターンが引き回されるが、クロック周
波数の向上に伴って、配線長による信号の伝搬遅延時間
や寄生容量の影響が無視できなくなってきた。この問題
を回避するためにボード上の実装面積効率を改善するこ
とも考えられるが、この点の改善を図るべく配線パター
ンのピッチを狭めたとしても、それは２００μｍ程度が
限界であり、５０ＭＨｚ程度を境にしてこの方式での実
装は限界に達すると言われている。
【０００５】ところで、このような状況を一挙に解決で
きる実装技術としてマルチチップ・モジュール（ＭＣ
Ｍ：multichip module）が最近にわかに脚光をあびてき
た。
きる実装技術としてマルチチップ・モジュール（ＭＣ
Ｍ：multichip module）が最近にわかに脚光をあびてき
た。
【０００６】マルチチップ・モジュールは同一のパッケ
ージの中に、ベアチップ、即ちパッケージングしない状
態のＩＣチップをリードフレーム（プラスチックパッケ
ージの場合）やベース基板（セラミックパッケージの場
合）に複数搭載して直接実装するものであり、チップ自
体のパッケージが不要となるため、インダクタンスとキ
ャパシタンスが低減する。同時にその実装密度も向上す
るので、チップ間の配線が短くなり、信号の伝搬遅延時
間も短くなる。従って、マルチチップ・モジュールを使
用することにより、上述のようなボード実装方式では不
可能であった１００ＭＨｚ程度での動作も可能になると
言われている。
ージの中に、ベアチップ、即ちパッケージングしない状
態のＩＣチップをリードフレーム（プラスチックパッケ
ージの場合）やベース基板（セラミックパッケージの場
合）に複数搭載して直接実装するものであり、チップ自
体のパッケージが不要となるため、インダクタンスとキ
ャパシタンスが低減する。同時にその実装密度も向上す
るので、チップ間の配線が短くなり、信号の伝搬遅延時
間も短くなる。従って、マルチチップ・モジュールを使
用することにより、上述のようなボード実装方式では不
可能であった１００ＭＨｚ程度での動作も可能になると
言われている。
【０００７】なお、ワークステーションのＣＰＵモジュ
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野ではセラミックパッケージを使用するのが一般
的であり、低価格を意図した分野ではプラスチックパッ
ケージを使用するのが一般的である。
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野ではセラミックパッケージを使用するのが一般
的であり、低価格を意図した分野ではプラスチックパッ
ケージを使用するのが一般的である。
【０００８】図５はセラミックパッケージを使用するマ
ルチチップ・モジュールの一般的な構成を示す図であ
る。図において、５１はベース基板上に搭載される、Ｃ
ＰＵ，ＦＰＵ等のＩＣチップ、５２はシリコン製のベー
ス基板、５３はそのキャビティ部（凹部）５３ａにベー
ス基板５２を収容するセラミックパッケージ、５４はそ
の外部リード、５５はパッケージ５３のキャビティ部５
３ａを覆う金属製の蓋である。
ルチチップ・モジュールの一般的な構成を示す図であ
る。図において、５１はベース基板上に搭載される、Ｃ
ＰＵ，ＦＰＵ等のＩＣチップ、５２はシリコン製のベー
ス基板、５３はそのキャビティ部（凹部）５３ａにベー
ス基板５２を収容するセラミックパッケージ、５４はそ
の外部リード、５５はパッケージ５３のキャビティ部５
３ａを覆う金属製の蓋である。
【０００９】この図５に示すように、マルチチップ・モ
ジュールは複数のＩＣチップ５１３とこれを搭載する配
線基板であるベース基板５２およびこのベース基板をそ
のキャビティ部（凹部）５３ａに収容するパッケージ５
３より構成されている。ＩＣチップ５１とベース基板５
２間の接続にはＡｌワイヤ等によるワイヤーボンディン
グやフリップチップ等の実装方式が用いられる。
ジュールは複数のＩＣチップ５１３とこれを搭載する配
線基板であるベース基板５２およびこのベース基板をそ
のキャビティ部（凹部）５３ａに収容するパッケージ５
３より構成されている。ＩＣチップ５１とベース基板５
２間の接続にはＡｌワイヤ等によるワイヤーボンディン
グやフリップチップ等の実装方式が用いられる。
【００１０】次に、このベース基板５２の断面構造の一
例を図６に示す。ベース基板はシリコンからなる基板本
体５２１上にＳｉＯ2 ，Ｓｉ3 Ｎ4 ，ポリイミド等をそ
の材質とする絶縁膜５０２２を形成し、その上に配線膜
およびパターン形成を行い、Ａｌ、Ｃｕ、Ｃｒ等の第１
配線層５０２１を形成する。さらに、ポリイミドやＳｉ
Ｏ2 等からなる層間絶縁膜５０２２の形成をコンタクト
ホール５０２４の形成とともに行い、以下同様にして、
配線層，層間絶縁膜を交互に複数層形成し、最後に保護
層の形成をボンディングパッド５０２３の開口とともに
行うことにより形成される。なお、基板本体の材料とし
てセラミック等を採用することも考えられるが、ベース
基板に搭載されるシリコンチップとの熱膨張係数の相違
を考慮すれば、シリコン基板とするのが得策である。
例を図６に示す。ベース基板はシリコンからなる基板本
体５２１上にＳｉＯ2 ，Ｓｉ3 Ｎ4 ，ポリイミド等をそ
の材質とする絶縁膜５０２２を形成し、その上に配線膜
およびパターン形成を行い、Ａｌ、Ｃｕ、Ｃｒ等の第１
配線層５０２１を形成する。さらに、ポリイミドやＳｉ
Ｏ2 等からなる層間絶縁膜５０２２の形成をコンタクト
ホール５０２４の形成とともに行い、以下同様にして、
配線層，層間絶縁膜を交互に複数層形成し、最後に保護
層の形成をボンディングパッド５０２３の開口とともに
行うことにより形成される。なお、基板本体の材料とし
てセラミック等を採用することも考えられるが、ベース
基板に搭載されるシリコンチップとの熱膨張係数の相違
を考慮すれば、シリコン基板とするのが得策である。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うなマルチチップ・モジュールでは、上述のような高密
度実装を行なう結果、従来のボード実装方式でも問題と
なっている放熱の問題がより深刻になっている。すなわ
ち、マルチチップ・モジュールではボード実装方式に比
べチップの実装面積比率が１桁程度上昇し、またワーク
ステーションでは液冷等のコストを度外視した冷却方式
は採れないため、モジュールの冷却を効率的に行なう必
要がある。このため、パッケージ材料を通常のＡｌ2 Ｏ
3 （アルミナ）セラミックからＡｌＮセラミック等の熱
伝導性の良好な材料に変更する等の対策が考えられる
が、この方式では装置の大幅なコストアップを招いてし
まう。
うなマルチチップ・モジュールでは、上述のような高密
度実装を行なう結果、従来のボード実装方式でも問題と
なっている放熱の問題がより深刻になっている。すなわ
ち、マルチチップ・モジュールではボード実装方式に比
べチップの実装面積比率が１桁程度上昇し、またワーク
ステーションでは液冷等のコストを度外視した冷却方式
は採れないため、モジュールの冷却を効率的に行なう必
要がある。このため、パッケージ材料を通常のＡｌ2 Ｏ
3 （アルミナ）セラミックからＡｌＮセラミック等の熱
伝導性の良好な材料に変更する等の対策が考えられる
が、この方式では装置の大幅なコストアップを招いてし
まう。
【００１２】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、装置のコストア
ップを招くことなく、マルチチップ・モジュールの放熱
特性を向上できる半導体装置を得ることを目的とする。
題点を解消するためになされたもので、装置のコストア
ップを招くことなく、マルチチップ・モジュールの放熱
特性を向上できる半導体装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る半導体装
置は、マルチチップ・モジュールの基板材料として、熱
伝導率の高い材料を選別して用いるようにしたものであ
る。
置は、マルチチップ・モジュールの基板材料として、熱
伝導率の高い材料を選別して用いるようにしたものであ
る。
【００１４】また、この発明に係る半導体装置は、マル
チチップ・モジュールの基板材料として、シリコン基板
のなかでも、特にｎ型のものを用いるようにしたもので
ある。
チチップ・モジュールの基板材料として、シリコン基板
のなかでも、特にｎ型のものを用いるようにしたもので
ある。
【００１５】さらに、この発明に係る半導体装置は、マ
ルチチップ・モジュールの基板材料として、シリコン基
板のなかでも、特に、高抵抗のものを選択して用いるよ
うにしたものである。
ルチチップ・モジュールの基板材料として、シリコン基
板のなかでも、特に、高抵抗のものを選択して用いるよ
うにしたものである。
【００１６】
【作用】この発明においては、上述のように、マルチチ
ップ・モジュールの基板として熱伝導率の高いものを選
別して用いるようにしたので、セラミックパッケージの
中でも放熱性のよいものを使用することなく、半導体集
積回路チップが動作する際に発生する熱を、効率的にパ
ッケージの外に逃がすことができる。
ップ・モジュールの基板として熱伝導率の高いものを選
別して用いるようにしたので、セラミックパッケージの
中でも放熱性のよいものを使用することなく、半導体集
積回路チップが動作する際に発生する熱を、効率的にパ
ッケージの外に逃がすことができる。
【００１７】また、この発明に係る半導体装置は、上述
のように、マルチチップ・モジュールの基板材料とし
て、シリコン基板のなかでも、特にｎ型のシリコン基板
を用いるようにしたので、Ｐ型シリコン基板を用いる
等、熱伝導率を考慮せずに基板を構成した場合に比し、
基板の熱伝導性が改善され、放熱特性が向上する。
のように、マルチチップ・モジュールの基板材料とし
て、シリコン基板のなかでも、特にｎ型のシリコン基板
を用いるようにしたので、Ｐ型シリコン基板を用いる
等、熱伝導率を考慮せずに基板を構成した場合に比し、
基板の熱伝導性が改善され、放熱特性が向上する。
【００１８】さらに、この発明に係る半導体装置は、上
述のように、シリコン基板のなかでも、特に、高抵抗の
ものを選択して用いるようにしたので、熱伝導率を考慮
せずに基板を構成した場合に比し、基板の熱伝導性が改
善され、放熱特性が向上する。
述のように、シリコン基板のなかでも、特に、高抵抗の
ものを選択して用いるようにしたので、熱伝導率を考慮
せずに基板を構成した場合に比し、基板の熱伝導性が改
善され、放熱特性が向上する。
【００１９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置の断
面構造を示し、図において、５３はパッケージで、この
実施例ではセラミック製のパッケージを示している。５
３ａはパッケージ５３のキャビティ部（凹部）であり、
ここにベース基板が収容される。５５はパッケージ５３
のキャビティ部５３ａを閉空間とするための金属製の蓋
である。５２０は複数の半導体チップがベアチップの状
態で搭載されたベース基板であり、この実施例ではｎ型
のシリコン基板を使用している。５１はベース基板５２
０上に搭載された半導体集積回路チップであり、ＣＰＵ
チップ，ＦＰＵチップ，メモリチップ，キャッシュチッ
プ等がこれに該当する。
する。図１はこの発明の一実施例による半導体装置の断
面構造を示し、図において、５３はパッケージで、この
実施例ではセラミック製のパッケージを示している。５
３ａはパッケージ５３のキャビティ部（凹部）であり、
ここにベース基板が収容される。５５はパッケージ５３
のキャビティ部５３ａを閉空間とするための金属製の蓋
である。５２０は複数の半導体チップがベアチップの状
態で搭載されたベース基板であり、この実施例ではｎ型
のシリコン基板を使用している。５１はベース基板５２
０上に搭載された半導体集積回路チップであり、ＣＰＵ
チップ，ＦＰＵチップ，メモリチップ，キャッシュチッ
プ等がこれに該当する。
【００２０】次に作用，効果について説明する。ベース
基板５２０には半導体集積回路チップ５１がその能動面
が上向きの状態でワイヤボンディングされ、パッケージ
５３のキャビティ部５３ａに収容される。パッケージ５
３のキャビティ部５３ａはベース基板５２０を収容した
後、金属の蓋５５がされ、キャビティ部５３ａ内はＮ2
ガス等が封入されたり真空状態になっていたりするた
め、図中の矢印Ａの向きの放熱は殆んど期待できない。
基板５２０には半導体集積回路チップ５１がその能動面
が上向きの状態でワイヤボンディングされ、パッケージ
５３のキャビティ部５３ａに収容される。パッケージ５
３のキャビティ部５３ａはベース基板５２０を収容した
後、金属の蓋５５がされ、キャビティ部５３ａ内はＮ2
ガス等が封入されたり真空状態になっていたりするた
め、図中の矢印Ａの向きの放熱は殆んど期待できない。
【００２１】しかしながら、本実施例では半導体集積回
路チップ５１を搭載するベース基板２０がｐ型に比し熱
伝導率の高いｎ型シリコン基板で構成されているため、
半導体集積回路チップ５１で発生した熱を効率よくパッ
ケージに伝えることができ、図中の矢印Ｂの向きの放熱
が可能となる。
路チップ５１を搭載するベース基板２０がｐ型に比し熱
伝導率の高いｎ型シリコン基板で構成されているため、
半導体集積回路チップ５１で発生した熱を効率よくパッ
ケージに伝えることができ、図中の矢印Ｂの向きの放熱
が可能となる。
【００２２】即ち、ベース基板５２０と半導体集積回路
チップ５１間およびベース基板５２０とパッケージ５３
のキャビティ部５３ａの底面とは熱伝導性のよいシリコ
ン系の接着剤で接着されており、チップ５１の能動面で
発生した熱はチップ内を通ってその裏面から接着剤の層
を介してベース基板５２０に伝わる。そしてこのベース
基板５２０に伝わった熱は同様にしてその裏面から接着
剤の層を介してパッケージ５３に伝わり、外部に放熱さ
れるが、その際、ベース基板５２０の基板本体に上述の
ように熱伝導率の高いものを使用していることから、チ
ップ５１とパッケージ５３間の熱の伝導性が向上し、チ
ップ５１での発熱を効率よく外部に逃がすことができ
る。
チップ５１間およびベース基板５２０とパッケージ５３
のキャビティ部５３ａの底面とは熱伝導性のよいシリコ
ン系の接着剤で接着されており、チップ５１の能動面で
発生した熱はチップ内を通ってその裏面から接着剤の層
を介してベース基板５２０に伝わる。そしてこのベース
基板５２０に伝わった熱は同様にしてその裏面から接着
剤の層を介してパッケージ５３に伝わり、外部に放熱さ
れるが、その際、ベース基板５２０の基板本体に上述の
ように熱伝導率の高いものを使用していることから、チ
ップ５１とパッケージ５３間の熱の伝導性が向上し、チ
ップ５１での発熱を効率よく外部に逃がすことができ
る。
【００２３】なお、上記実施例ではベース基板２をｎ型
シリコン基板で構成したものを示したが、高抵抗のもの
とすることによっても、上記実施例と同様の効果を奏す
る。
シリコン基板で構成したものを示したが、高抵抗のもの
とすることによっても、上記実施例と同様の効果を奏す
る。
【００２４】即ち、半導体基板の温度，不純物濃度と熱
伝導率の関係を示す図２，図３およびその図２，図３に
示されたサンプルの性質を示す表１，表２から分かるよ
うに、ｐ型あるいはｎ型の不純物の濃度が低い（１０12
〜１０14cm-3）ものの方が、不純物濃度が高いもの（１
０19cm-3）よりも、その熱伝導性が良いため、ベース基
板の基板本体の材料として不純物濃度が低い、即ち、抵
抗率が１０ohm cm以上の高抵抗のものを用いることによ
り、抵抗率（比抵抗）と熱伝導率の関係を示す図７およ
び表３から分かるように、熱伝導率がほぼ最高に達する
ので、チップ５１とパッケージ５３間の熱の伝導性が向
上し、チップ５１での発熱を効率よく外部に逃がすこと
ができる。
伝導率の関係を示す図２，図３およびその図２，図３に
示されたサンプルの性質を示す表１，表２から分かるよ
うに、ｐ型あるいはｎ型の不純物の濃度が低い（１０12
〜１０14cm-3）ものの方が、不純物濃度が高いもの（１
０19cm-3）よりも、その熱伝導性が良いため、ベース基
板の基板本体の材料として不純物濃度が低い、即ち、抵
抗率が１０ohm cm以上の高抵抗のものを用いることによ
り、抵抗率（比抵抗）と熱伝導率の関係を示す図７およ
び表３から分かるように、熱伝導率がほぼ最高に達する
ので、チップ５１とパッケージ５３間の熱の伝導性が向
上し、チップ５１での発熱を効率よく外部に逃がすこと
ができる。
【００２５】
【表１】
【００２６】
【表２】
【００２７】
【表３】
【００２８】また、ベース基板材料をｎ型かつ低濃度と
することにより、より一層の放熱特性の向上が期待でき
ることは言うまでもない。
することにより、より一層の放熱特性の向上が期待でき
ることは言うまでもない。
【００２９】なお、上記各実施例では、機能素子のベー
ス基板への実装方式として、ワイヤボンディングを例に
とって説明したが、実装方式は特にこの方式に限るもの
ではなく、フェイスダウンボンディング等であってもよ
く、上記実施例と同様の効果を奏する。
ス基板への実装方式として、ワイヤボンディングを例に
とって説明したが、実装方式は特にこの方式に限るもの
ではなく、フェイスダウンボンディング等であってもよ
く、上記実施例と同様の効果を奏する。
【００３０】また、上記各実施例では、半導体集積回路
チップがディジタルＩＣのみの場合について説明した
が、アナログＩＣを搭載するものであってもよく、上記
実施例と同様の効果を奏する。
チップがディジタルＩＣのみの場合について説明した
が、アナログＩＣを搭載するものであってもよく、上記
実施例と同様の効果を奏する。
【００３１】また、上記各実施例では、半導体集積回路
チップのみをベース基板上に搭載する場合について説明
したが、コンデンサ等の個別部品を搭載する場合であっ
てもよく、上記実施例と同様の効果を奏する。
チップのみをベース基板上に搭載する場合について説明
したが、コンデンサ等の個別部品を搭載する場合であっ
てもよく、上記実施例と同様の効果を奏する。
【００３２】さらに、上記各実施例では、フラットパッ
ケージを例にとって示したが、ＰＧＡ(Pin Grid Array)
等の他のタイプのパッケージであってもよく、上記各実
施例と同様の効果を奏する。
ケージを例にとって示したが、ＰＧＡ(Pin Grid Array)
等の他のタイプのパッケージであってもよく、上記各実
施例と同様の効果を奏する。
【００３３】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、マルチチップ・モジュールにおいて、半導
体集積回路チップを搭載する基板として熱伝導率の高い
ものを用いるようにしたので、コストアップを招くこと
なくマルチチップ・モジュールの放熱特性の向上を実現
できる効果がある。
置によれば、マルチチップ・モジュールにおいて、半導
体集積回路チップを搭載する基板として熱伝導率の高い
ものを用いるようにしたので、コストアップを招くこと
なくマルチチップ・モジュールの放熱特性の向上を実現
できる効果がある。
【００３４】また、この発明に係る半導体装置によれ
ば、マルチチップ・モジュールにおいて、半導体集積回
路チップを搭載する基板として、シリコン基板のなかで
も、特にｎ型のシリコン基板を用いるようにしたので、
基板の熱伝導率を考慮しない場合に比し、基板の熱伝導
性が確実に改善され、コストアップを招くことなくマル
チチップ・モジュールの放熱特性の向上を実現できる効
果がある。
ば、マルチチップ・モジュールにおいて、半導体集積回
路チップを搭載する基板として、シリコン基板のなかで
も、特にｎ型のシリコン基板を用いるようにしたので、
基板の熱伝導率を考慮しない場合に比し、基板の熱伝導
性が確実に改善され、コストアップを招くことなくマル
チチップ・モジュールの放熱特性の向上を実現できる効
果がある。
【００３５】さらに、この発明に係る半導体装置によれ
ば、マルチチップ・モジュールにおいて、半導体集積回
路チップを搭載する基板として高抵抗のものを用いるよ
うにしたので、基板の熱伝導率を考慮しない場合に比
し、基板の熱伝導性が確実に改善され、コストアップを
招くことなくマルチチップ・モジュールの放熱特性の向
上を実現できる効果がある。
ば、マルチチップ・モジュールにおいて、半導体集積回
路チップを搭載する基板として高抵抗のものを用いるよ
うにしたので、基板の熱伝導率を考慮しない場合に比
し、基板の熱伝導性が確実に改善され、コストアップを
招くことなくマルチチップ・モジュールの放熱特性の向
上を実現できる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の断面図で
ある。
ある。
【図２】半導体基板の温度，不純物濃度と熱伝導率の関
係を示す図である。
係を示す図である。
【図３】半導体基板の温度，不純物濃度と熱伝導率の関
係を示す図である。
係を示す図である。
【図４】従来のボード実装方式によるＣＰＵボードを示
す図である。
す図である。
【図５】マルチチップ・モジュールの一般的な構成を示
す断面図である。
す断面図である。
【図６】ベース基板の詳細な構成を示す断面図である。
【図７】半導体基板の抵抗率と熱伝導度の関係を示す図
である。
である。
５１ ＩＣチップ ５２０ ベース基板 ５３ パッケージ ５３ａ キャビテイ部 ５４ 外部リード ５５ 蓋
Claims (3)
- 【請求項１】 複数の半導体集積回路チップをパッケー
ジに封入しない状態で同一基板上に搭載し、当該基板を
パッケージに収容してなる半導体装置において、 上記基板として熱伝導率の高いものを用いてなることを
特徴とする半導体装置。 - 【請求項２】 上記基板がｎ型のシリコン基板であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 上記基板が高抵抗のシリコン基板である
ことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16424992A JPH05335451A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16424992A JPH05335451A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335451A true JPH05335451A (ja) | 1993-12-17 |
Family
ID=15789513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16424992A Pending JPH05335451A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335451A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054763A (en) * | 1997-10-31 | 2000-04-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2019068289A (ja) * | 2017-10-02 | 2019-04-25 | 京セラ株式会社 | 圧電デバイス |
| WO2023084911A1 (ja) * | 2021-11-10 | 2023-05-19 | 住友電気工業株式会社 | 半導体装置 |
-
1992
- 1992-05-28 JP JP16424992A patent/JPH05335451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054763A (en) * | 1997-10-31 | 2000-04-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2019068289A (ja) * | 2017-10-02 | 2019-04-25 | 京セラ株式会社 | 圧電デバイス |
| WO2023084911A1 (ja) * | 2021-11-10 | 2023-05-19 | 住友電気工業株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175497B1 (en) | Thermal vias-provided cavity-down IC package structure | |
| US4698662A (en) | Multichip thin film module | |
| US9059181B2 (en) | Wafer leveled chip packaging structure and method thereof | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5552635A (en) | High thermal emissive semiconductor device package | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US7361986B2 (en) | Heat stud for stacked chip package | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US7759789B2 (en) | Local area semiconductor cooling system | |
| JPH0574990A (ja) | ヒートシンク付パツケージ | |
| EP0878025A1 (en) | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| JPS6250981B2 (ja) | ||
| JPH05335451A (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH06125037A (ja) | 半導体装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JP2000323627A (ja) | フィルムキャリア型半導体装置 | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPH05299541A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0547967A (ja) | 半導体チツプモジユール |