KR19990077001A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR19990077001A
KR19990077001A KR1019980705131A KR19980705131A KR19990077001A KR 19990077001 A KR19990077001 A KR 19990077001A KR 1019980705131 A KR1019980705131 A KR 1019980705131A KR 19980705131 A KR19980705131 A KR 19980705131A KR 19990077001 A KR19990077001 A KR 19990077001A
Authority
KR
South Korea
Prior art keywords
mounting surface
transistor
conductive
collector
conductive mounting
Prior art date
Application number
KR1019980705131A
Other languages
English (en)
Other versions
KR100503531B1 (ko
Inventor
아테프 악노크
페트루스 마티누스 알베르투스 빌헬무스 무어스
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR19990077001A publication Critical patent/KR19990077001A/ko
Application granted granted Critical
Publication of KR100503531B1 publication Critical patent/KR100503531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 절연 기판(1) 및 전도성 실장면(2)을 구비한 반도체 디바이스에 관한 것으로서, 절연 기판(1)은 전도성 접지면(18) 위에 제공되며, 바이폴라 트랜지스터(3)는 그의 제 1 주표면(4)이 실장면(2)과 접촉되는 상태로 실장면(2) 위에 장착되고, 에미터(5), 베이스(6) 및 콜렉터(4, 40) 용의 연결 패드를 구비한다. 본 발명에 따르면, 반도체 디바이스는, 에미터, 베이스 및 콜렉터의 연결 패드(5, 6, 40)가 트랜지스터(3)의 제 1 주표면(4)과는 반대편에 위치한 트랜지스터(3)의 제 2 주표면(12) 위에 위치하며 전도성 실장면(2)의 방향 치수가 트랜지스터(3)의 제 1 주표면(4)의 측방향 치수와 실질적으로 동일한 것을 특징으로 한다.

Description

반도체 디바이스
본 발명은 절연 기판 및 전도성 실장면을 구비한 반도체 디바이스에 관한 것으로서, 절연 기판은 전도성 접지면 위에 제공되며, 바이폴라 트랜지스터는 그의 제 1 주표면이 실장면과 접촉되는 상태로 실장면 위에 장착되고 에미터, 베이스 및 콜렉터 용의 연결 패드를 구비한다.
이와 같은 디바이스는 고주파 용도, 구체적으로는, 송신 트랜지스터를 구비한 모듈에 특히 적합하다. 이와 같은 모듈은 예로서 세라믹(ceramic) 재료로 만들어진 절연 기판을 포함하며, 절연 기판 위의 전도성 실장면은 그 위에 트랜지스터, 다이오드, 저항, 캐패시터 등을 구비한다. 이와 같은 반도체 디바이스는 박막 또는 후막 회로로 알려져 있다. 절연 기판은 전도성 접지면 예로서 히트 싱크(heat sink), 인쇄 회로기판, 스크리닝(screening) 또는 하우징(housing) 위에 장착된다.
전술한 종류의 디바이스는 일본 특허 출원 제 6-260563 호의 영문 초록으로부터 알려져 있다. 이 공지된 디바이스의 트랜지스터는 그의 제 1 주표면이 전도성 실장면에 납땜된다. 제 1 주표면은 콜렉터용 연결 표면으로서의 구실을 하므로 전도성 실장면은 트랜지스터의 콜렉터 연결 수단으로서 동작한다. 전도성 실장면은 그와 같은 목적으로 접속선을 통하여 다른 구성 요소와도 연결된다. 트랜지스터를 제공하는 동안 전도성 실장면으로부터 땜납이 흘러내리는 것을 방지하기 위하여 전도성 실장면에 홈을 제공하는데, 이 홈 내에는 트랜지스터가 납땜된다. 이때, 전도성 실장면을 비교적으로 작게 선택하여 트랜지스터의 고주파 특성을 좋게 할 수도 있다.
이 공지된 디바이스는 트랜지스터의 고주파 특성이 어떤 용도에서는 충분할 정도로 좋지 않다는 결점을 가지고 있다. 또한, 이 공지 디바이스는 실장면내의 홈 때문에 제조하기가 어렵다.
본 발명의 목적은 특히, 상술한 결점을 없애는 것이다.
이같은 목적상, 본 발명에 따른 디바이스는, 에미터, 베이스 및 콜렉터의 연결 패드가 제 1 주표면의 반대편에 있는 제 2 주표면 위에 위치하며, 전도성 실장면의 측방향 치수가 실질적으로 트랜지스터의 제 1 주표면의 측방향 치수와 동일하다는 것을 특징으로 한다.
따라서, 콜렉터용의 연결 패드는 트랜지스터의 제 2 주표면 위에 형성된다. 트랜지스터의 제 1 주표면과 접촉하는 전도성 실장면은 비교적으로 작게 선택할 수도 있다. 실장면은 이제 그 표면 위에 콜렉터의 연결을 위한 접속선을 제공하는데, 사용되지 않는다. 실장면의 크기는 트랜지스터가 쉽게 그 실장면 위에 제공될 수 있게 하는 정도의 것이면 족하다. 즉, 전도성 실장면의 측방향 치수는 대략 트랜지스터의 제 1 주표면의 측방향 치수와 동일하면 충분하다. 측방향 치수는 여기서 (두께에 대하여 직각을 이루는) 평면의 치수로 이해된다. 트랜지스터의 고주파 특성은 전도성 실장면의 크기에 의해서 크게 좌우된다. 실장면이 작으면, 에미터 및 베이스용의 접속선은 상대적으로 큰 전도성 실장면 위를 더 이상 통과할 필요가 없으므로 그들 접속선은 더 짧게 할 수도 있다. 따라서, 접속선의 자기-인덕턴스(self-inductance) 및 직렬 저항(serial resistance)이 줄어든다. 절연 기판은 전도성 접지면에 장착된다. 전도성 접지면은 절연 기판 및 전도성 실장 기판과 함께 바이폴라 트랜지스터에 연결되는 기생 용량을 형성한다. 실장면을 작게 하면 기생 용량이 작아진다. 기생 용량은 고주파 용도에 특히 중요하다. 좋은 고주파 특성을 얻기 위하여 기판에 홈을 만드는 것이 불필요하므로, 본 발명의 반도체 디바이스는 이미 알려진 반도체 디바이스보다 제조하기가 쉽다.
바람직하게는, 본 발명에 따른 디바이스는, 기판에 접지면까지 하향 연장하는 공동이 제공되며, 이 공동 내에 절연 몸체가 위치하며, 절연 몸체의 제 1 면이 접지면과 접촉하고, 제 1 면의 반대편에 놓인 절연 몸체의 제 2 면에 실장면이 제공되며, 이 실장면 상에 트랜지스터가 배치되며, 절연 몸체는 10W/mK 를 초과하는 열 전도도를 가지는 재료를 포함하는 것을 특징으로 한다. 따라서, 전도성 실장면은 비교적 좋은 열 전도도를 가지며 기판의 공동 내에 위치하는 재료의 몸체 상에 제공된다. 따라서, 열은 용이하게 트랜지스터로부터 몸체를 통하여 접지면으로 전달된다. 몸체는 알루미늄, 구리, 다이아몬드 또는 알루미나 등과 같은 재료로 구성될 수 있다. 바람직하게, 몸체는 BeO로 구성되며, BeO는 약 250W/mK 정도의 열 전도도를 가진다.
몸체의 측방향 치수는, 예를 들어, 어떠한 접속선도 연장하지 않는 방향에서 전도성 실장면의 치수보다 더 클 수도 있다.
그러나, 바람직하게는 몸체의 측방향 치수는 실질적으로 실장면의 치수와 동일하며, 공동의 측방향 치수는 몸체가 그 공동 내에 정확하게 정합하도록 되어 있다. 이와 같은 디바이스는 기판을 가로지르는 공동의 치수가 몸체를 실장하는데 필요한 치수보다 크지 않다는 이점을 가진다. 그러므로, 기판의 파손을 포함한 문제점들이 예방될 수 있으며, 또한, 몸체가 작아 가격이 낮아진다.
바람직한 실시예에서, 몸체의 측방향 치수에 대하여 수직인 몸체의 두께는 절연 기판의 두께보다 더 작다. 이와 같은 얇은 기판덕분에 열 제거가 양호하다.
접속선이 적용되는 큰 실장면을 가지는 얇은 몸체를 사용하면, 콜렉터 접속선을 실장면에 연결하는 데에 문제가 발생하는데, 이는 비교적 얇은 몸체의 실장면이 기판에서 홈에 놓여질 것이기 때문이다. 이때, 연결에 사용되는 접속선은 공동의 모서리와 쉽게 접촉된다. 이와 같은 접촉은 예로서 제조 공정 동안 문제를 야기시킬 수도 있다. 또한, 접속 기계가 쉽게 공동 내의 실장면에 접근할 수 없기 때문에 문제가 발생할 수도 있다. 본 발명에 따른 디바이스에서는, 트랜지스터의 제 2 주표면 위의 연결 패드 위에 접속선을 제공하는데, 이 제 2 주표면은 실장면보다 훨씬 높게 위치하므로, 접속선의 실장 시에 발생하는 문제가 없게 된다.
트랜지스터의 에미터 및 콜렉터의 연결 패드는 각각 수개의 접속선을 통해 반도체 디바이스의 다른 구성 요소에 연결된다. 최신 바이폴라 트랜지스터에서의 전류는 강하다. 이는, 그 전류가 고주파와 조합되어, 에미터 접속선에서의 자기-인덕턴스에 의해 형성된 임피던스가 트랜지스터의 동작에 상당한 영향을 미칠 수 있음을 의미한다. 그 결과, 예를 들면, 한 개의 에미터 접속선을 사용하는 경우, 부궤환 효과(negative feedback effect)가 발생하며, 트랜지스터의 고주파 이득이 줄어든다. 수개의 에미터 접속선을 사용하는 경우에는, 접속선의 임피던스가 작아지고 고주파 동작이 양호하게 된다. 콜렉터 연결을 위해 수개의 접속선을 사용하면, 트랜지스터 동작은 콜렉터를 통해 비교적 강한 전류가 흐르는 경우에 콜렉터 연결에서의 과도한 직렬 저항에 의하여 악영향을 받지 않게 된다. 이러한 접속선들은 그들이 평행하게 연장하는 식으로 적용된다.
본 발명은 도면을 참조하여 아래에서 보다 상세하게 설명될 것이다. 도시된 도면들은 순전히 개략적이며, 실제의 비율대로 그려진 것은 아니다. 도면에서 동일한 부분에 대해서는 일반적으로 동일한 참조부호를 사용했다.
도 1은 알려진 반도체 디바이스의 평면도이고,
도 2는 도 1에서 a-a'선을 따라 자른 알려진 반도체 디바이스의 단면도이고,
도 3은 본 발명에 따른 반도체 디바이스의 제 1 실시예를 도시한 평면도이고,
도 4는 도 3에서 a-a'선을 따라 자른 본 발명에 따른 반도체 디바이스의 단면도이고,
도 5는 본 발명에 따른 반도체 디바이스의 제 2 실시예를 도시한 평면도이며,
도 6은 도 5에서 a-a'선을 따라 자른 본 발명에 따른 반도체 디바이스의 단면도이다.
도 1은 일반적인 반도체 디바이스를 평면도로서 도시하며, 도 2는 도 1의 a-a'선을 따라 자른 단면을 도시한 단면도이다. Al2O3로 만들어진 절연 기판(1)은 전도성 실장면(2)을 가지며, 실장면(2) 위에는 바이폴라 트랜지스터(3)가 제공된다. 이 트랜지스터(3)의 주표면(4)은 실장면(2)과 접촉한다. 전도성의 실장면은 구리로 만들어 진다. 트랜지스터(3)는 각각 에미터, 베이스 및 콜렉터의 용의 연결 패드(5, 6, 4)를 구비한다. 일반적인 반도체 디바이스에서 이와 같은 연결 패드는 접속선(E1, E2, B1, B2, C)을 통해 다른 요소들과 연결된다. 도 1은 에미터 연결 패드(5)가 어떻게 4개로 구성되는 가를 보여준다. 접속선(E1)은 에미터 연결 패드(5)와 전도체 트랙(7)을 연결하며, 접속선(E2)은 에미터 연결 패드(5)와 캐패시터(8)를 연결한다. 본 실시예에서의 캐패시터는 절연층(10)을 구비하는 실리콘 기판(9)을 포함한다. 캐패시터(8)의 제 1 전극(11)은 절연층(10) 위에 위치한다. 제 1 전극(11)은 접속선(B1, B2)과 연결되어 있다. 실리콘 기판(9)은 캐패시터(8)의 제 2 전극으로서 동작한다. 실리콘 기판(9)은 전도성 실장면(2)과 접촉되며, 이 실장면 위에는 접속선(E2)이 소위 제로-오믹 접점으로서 제공된다. 베이스 연결 패드(6)는 2개 제공되며, 접속선(B1)에 의하여 캐패시터(8)의 전극(11)과 연결되고, 전극(11)은 접속선(B2)에 의하여 전도체 트랙(15)에 연결된다. 콜렉터 연결 패드(4)는 트랜지스터(3)의 제 1 주표면(4) 위에 있다. 트랜지스터(3)의 제 1 주표면(4)과 전도성의 실장면(2)은 땜납층(16)에 의하여 납땜된다. 전도성 실장면(2)의 치수는 트랜지스터의 제 1 주표면(4)의 치수보다 훨씬 크게 하는데, 이는 전도성의 실장면(2) 위에 트랜지스터(3)를 제조하는 동안 땜납(16)이 흘러 내리고 트랜지스터(3)로 덮여진 부분의 바깥에 놓여진 전도성의 실장면(2)의 일부분(16')이 땜납으로 덮여지기 때문이다. 콜렉터 용의 접속선(C)은 땜납으로 덮여진 부분(16')에 신뢰성있게 고정될 수 없다. 전도성 실장면(2)의 치수는 콜렉터 용의 접속선이 신뢰성있게 고정될 수 있도록 트랜지스터(3)의 제 1 주표면(4)의 치수보다 크게 한다. 본 예에서의 접속선(C)은 전도체 트랙(17)에 연결된다. 다른 일반적인 해법은 땜납의 흘러내림을 방지하는 홈을 전도성 실장면(2)에 제공하는 것으로, 이 경우 흘러내린 땜납은 홈 내에 있게되므로 부분(16')이 작아지거나 또는 없어지게 된다. 이 반도체 디바이스는 특히 큰 전류와 예로서 대략 1 GHz 이상의 높은 동작 주파수에서 동작하도록 설계된다. 수개의 에미터 접속선(E1, E2)은 접속선의 자기-인덕턴스가 작아지게 하고 고주파 특성이 양호하게 되도록 한다. 콜렉터 접속용으로 수개의 접속선(C)을 사용하면, 트랜지스터 성능은 콜렉터를 통해 비교적 큰 전류가 흐르는 경우, 콜렉터 연결에서의 과도한 높은 저항에 의해 악영향을 받지 않게 된다. 이들 접속선들은, 실제에 있어, 생산 기술상의 이유와 최적의 공간 활용을 위해 접속선(B1, B2, E1, E2, C)들이 평행하게 연장하도록 제공된다.
도 3 내지 도 4는 본 발명에 따른 반도체 디바이스의 부분을 도시한 것이다. 여기서, 에미터의 연결 패드(5), 베이스의 연결 패드(6) 및 콜렉터의 연결 패드(40)는 제 1 주표면(4)의 반대편에 위치한 트랜지스터(3)의 제 2 주표면(12) 위에 위치하며, 전도성 실장면(2)의 치수는 실질적으로 트랜지스터(3)의 제 1 주표면(4)의 치수와 동일하다. 본 발명에 따르면, 콜렉터 연결 패드(40)는 트랜지스터(3)의 제 2 주표면(12) 위에 놓여 있다. 트랜지스터(3)의 제 1 주표면(4)과 접하는 전도성의 실장면(2)은 비교적으로 작게 선택되는데, 이는 실장면(2) 위에 콜렉터를 연결하기 위한 접속선(C)이 제공되지 않기 때문이다. 이 실장면(2)은 그 위에 트랜지스터를 쉽게 제공할 수 있을 정도로 크면 충분하다. 즉, 전도성 실장면(2)은 트랜지스터(3)의 제 1 주표면(4)의 치수와 대략 동일하면 충분하다. 실장면(2)은 예로서 정렬 공차(alignment tolerances) 및 제조 공정에서의 오류를 고려하여 제 1 주표면(4)보다 약간 크게 할 수도 있다. 일반적인 반도체 디바이스의 전도성 실장면(2)은 접속선(C)이 실장면(2) 위에 제공되기 때문에 트랜지스터(3)의 치수와 비교하여 비교적 크다. 트랜지스터(3)의 고주파 특성은 전도성 실장면(2)의 크기에 크게 의존한다. 전도성 실장면(2)은 절연 기관(11)과 조합되어 상부에 절연 기판이 실장된 전도성 접지면(18)과 더불어 기생 용량, 본 예의 경우 트랜지스터(3) 내에서 발생된 열을 배출시키기 위한 히트 싱크를 형성한다. 특히, 고주파 용도의 경우, 이와 같은 기생 용량은 가능한 작게 해야만 하는 것이 매우 중요하다. 또한, 에미터 연결 패드용의 접속선(E1)이 더 이상 비교적 큰 전도성 실장면(2)을 지날 필요가 없으므로 그 접속선을 짧게 할 수도 있다. 에미터 접속선을 짧게 하면, 에미터 접속선에서의 자기-인덕턴스가 작아지며, 따라서, 고주파수 특성이 좋게 된다. 상술한 본 발명의 실시예에서, 재료, 접속선의 연결, 캐패시터(8) 및 전도체 트랙은 모든 다른 면에 있어서 도 1 및 도 2의 것과 동일하다.
도 5 내지 도 6에 도시된 본 발명의 제 2 실시예에서, 기판(1)은 전도성의 실장면(2)의 영역에 공동(20)을 가지며, 그 공동 내에는 10W/mK를 초과하는 열 전도도를 가지는 몸체(21)가 위치, 소위 삽입된다. 트랜지스터(3)는 땜납층(16)에 의해 몸체(21)에 고정된다. 동시에 본 실시예의 땜납(16)층은 전도성의 실장면(2)을 구성한다. 몸체(21)의 치수는 전도성 실장면(2)의 것과 동일하다. 몸체(21)는 그것이 없는 도 3 및 도 4의 제 1 실시예에서 보다 열 제거가 양호하게 되도록 하기 위해서 제공된다. 이 실시예에서 몸체(16)는 BeO로 만들어진다. BeO는 약 250W/mK의 열 전도도를 갖는다. 대안으로, 몸체는 AIN 또는 BN으로 만들어 질 수도 있다.
본 발명에 따른 고주파 트랜지스터(3)는 베이스, 에미터 및 콜렉터 영역이 IC 기술에서 알려진 방식으로 제공된 반도체 기판을 포함한다. 이들 영역은, 예로서, 핑거(finger)의 형태로 제공된다. 이와 같은 트랜지스터에 대해서는 유럽 특허 출원 제 96201822.2.호에서 더욱 상세하게 알 수 있다.
본 발명은 상술한 실시예들에 의하여 한정되는 것은 아니다. 이들 예에서는 수개의 연결 패드와 접속선을 베이스, 에미터 및 콜렉터에 대해 사용하고 있으나, 분명, 본 발명의 범주 내에서는, 다른 수의 연결 패드, 예로서, 하나의 연결 패드 또는 매우 많은 수의 연결 패드를 사용할 수 있을 것이며, 또한, 연결 패드를 수개의 접속선이 하나의 패드에 연결될 수 있도록 크게 제조하는 것도 가능하다. 이 예에서는 트랜지스터(3)를 에미터와 베이스를 통해 캐패시터에 연결하나, 본 발명의 범주 내에서 다른 구성도 가능하다. 따라서, 베이스, 에미터 및 콜렉터는 저항, 캐패시터, 반도체 디바이스 예로서 다이오드, 트랜지스터 또는 IC의 입력 또는 출력에 연결될 수도 있다. 상술한 실시예들에서 기판은 AL2O3로 만들어지나, 그 대안으로서, 예를 들어 AIN같은 절연 재료로도 기판을 제조할 수 있다.

Claims (4)

  1. 절연 기판 및 전도성 실장면을 구비하는 반도체 디바이스로서, 상기 절연 기판은 상기 전도성 접지면 위에 제공되며, 바이폴라 트랜지스터는 그의 제 1 주표면이 상기 전도성 실장면과 접촉되는 상태로 상기 전도성 실장면 위에 장착되고, 상기 바이폴라 트랜지스터는 에미터, 베이스 및 콜렉터 용의 연결 패드들을 구비하는 반도체 디바이스에 있어서,
    상기 에미터, 베이스 및 콜렉터용의 상기 연결 패드들이 상기 제 1 주표면의 반대편에 있는 제 2 주표면 위에 위치하며, 상기 전도성 실장면의 측방향 치수가 실질적으로 상기 트랜지스터의 상기 제 1 주표면의 측방향 치수와 동일한 것
    을 특징으로 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 기판에는 상기 접지면까지 하향 연장하는 공동이 제공되며, 이 공동 내에 절연 몸체가 위치하며, 이 절연 몸체의 제 1 면은 상기 접지면과 접촉하고, 이 제 1 면의 반대편에 놓인 상기 절연 몸체의 제 2 면에는 실장면이 제공되며, 이 실장면 위에는 트랜지스터가 배열되며, 상기 절연 몸체는 10W/mK 를 초과하는 열 전도도를 가진 재료를 포함하는 것을 특징으로 하는 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 몸체의 측방향 치수는 상기 실장면의 치수와 실질적으로 동일하며, 상기 공동의 측방향 치수는 상기 몸체가 상기 공동 내에 정확하게 정합되도록 하는 치수인 것을 특징으로 하는 반도체 디바이스.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 몸체의 측방향 치수에 대해 수직한 방향에서 상기 몸체의 두께는 상기 절연 기판의 두께보다 작은 것을 특징으로 하는 반도체 디바이스.
KR10-1998-0705131A 1996-11-05 1997-10-02 반도체디바이스 KR100503531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96203079 1996-11-05
EP96203079.7 1996-11-05

Publications (2)

Publication Number Publication Date
KR19990077001A true KR19990077001A (ko) 1999-10-25
KR100503531B1 KR100503531B1 (ko) 2005-09-26

Family

ID=8224552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705131A KR100503531B1 (ko) 1996-11-05 1997-10-02 반도체디바이스

Country Status (6)

Country Link
US (1) US6087721A (ko)
EP (1) EP0878025B1 (ko)
JP (1) JP4215133B2 (ko)
KR (1) KR100503531B1 (ko)
DE (1) DE69728648T2 (ko)
WO (1) WO1998020553A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878708B1 (ko) * 2007-09-04 2009-01-14 알.에프 에이치아이씨 주식회사 고출력 반도체 소자 패키지 및 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
JP4319407B2 (ja) * 2001-01-18 2009-08-26 エヌエックスピー ビー ヴィ 内部結合されたローパス及びバンドパス整合段を具備するパワートランジスタ
TWI270968B (en) * 2002-04-11 2007-01-11 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7173328B2 (en) * 2004-04-06 2007-02-06 Lsi Logic Corporation Integrated circuit package and method having wire-bonded intra-die electrical connections
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
NL8202470A (nl) * 1982-06-18 1984-01-16 Philips Nv Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting.
JPH0767055B2 (ja) * 1989-12-05 1995-07-19 三菱電機株式会社 高周波半導体装置
US5198904A (en) * 1991-02-25 1993-03-30 Comark Communications, Inc. Aural carrier correction system and method
JP2728322B2 (ja) * 1991-09-05 1998-03-18 三菱電機株式会社 半導体装置
JPH0595212A (ja) * 1991-10-01 1993-04-16 Mitsubishi Electric Corp 高周波半導体混成集積回路装置
US5151775A (en) * 1991-10-07 1992-09-29 Tektronix, Inc. Integrated circuit device having improved substrate capacitance isolation
EP0590804B1 (en) * 1992-09-03 1997-02-05 STMicroelectronics, Inc. Vertically isolated monolithic bipolar high-power transistor with top collector
JPH06260563A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp トランジスタ用パッケージ
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
DE69524730T2 (de) * 1994-10-31 2002-08-22 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
US5986324A (en) * 1997-04-11 1999-11-16 Raytheon Company Heterojunction bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878708B1 (ko) * 2007-09-04 2009-01-14 알.에프 에이치아이씨 주식회사 고출력 반도체 소자 패키지 및 방법

Also Published As

Publication number Publication date
US6087721A (en) 2000-07-11
JP4215133B2 (ja) 2009-01-28
JP2000504490A (ja) 2000-04-11
KR100503531B1 (ko) 2005-09-26
EP0878025B1 (en) 2004-04-14
DE69728648T2 (de) 2005-03-31
EP0878025A1 (en) 1998-11-18
DE69728648D1 (de) 2004-05-19
WO1998020553A1 (en) 1998-05-14

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
KR100412056B1 (ko) 마이크로웨이브하이브리드집적회로
US4918571A (en) Chip carrier with energy storage means
US4941067A (en) Thermal shunt for electronic circuits
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US5019941A (en) Electronic assembly having enhanced heat dissipating capabilities
JP3051011B2 (ja) パワ−モジュ−ル
KR20010071766A (ko) 반도체 소자용 캡슐
US5708283A (en) Flip chip high power monolithic integrated circuit thermal bumps
JPH1174433A (ja) 半導体装置
KR100503531B1 (ko) 반도체디바이스
KR100419428B1 (ko) 고전력마이크로파하이브리드집적회로
US6008988A (en) Integrated circuit package with a heat spreader coupled to a pair of electrical devices
SE514520C2 (sv) Mönsterkort, substrat eller halvledarbricka med en ledare med etsad ytstruktur
KR100733684B1 (ko) 소자의 전기 접촉을 위한 방법 및 장치
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
EP0408904A2 (en) Surface mounting semiconductor device and method
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP2919674B2 (ja) 混成集積回路
JPH0595212A (ja) 高周波半導体混成集積回路装置
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JP2684893B2 (ja) 混成集積回路装置
JP3831173B2 (ja) 半導体モジュール
JP2583507B2 (ja) 半導体実装回路装置
CN115702495A (zh) 功率半导体模块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee