KR20220051588A - 증폭기 회로용 트랜지스터의 실장구조 - Google Patents

증폭기 회로용 트랜지스터의 실장구조 Download PDF

Info

Publication number
KR20220051588A
KR20220051588A KR1020200135171A KR20200135171A KR20220051588A KR 20220051588 A KR20220051588 A KR 20220051588A KR 1020200135171 A KR1020200135171 A KR 1020200135171A KR 20200135171 A KR20200135171 A KR 20200135171A KR 20220051588 A KR20220051588 A KR 20220051588A
Authority
KR
South Korea
Prior art keywords
transistor
board
mounting structure
amplifier circuit
heat sink
Prior art date
Application number
KR1020200135171A
Other languages
English (en)
Inventor
김태진
Original Assignee
유더블유비텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유더블유비텍(주) filed Critical 유더블유비텍(주)
Priority to KR1020200135171A priority Critical patent/KR20220051588A/ko
Publication of KR20220051588A publication Critical patent/KR20220051588A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 증폭기 회로용 트랜지스터의 실장구조에 관한 것으로, 보다 상세하게는 기설정된 회로 패턴이 형성되는 보드; 상기 보드에 안치되며 선택된 회로 패턴에 전기적으로 연결되는 트랜지스터; 및 상기 보드의 저면부에 결합되고 일부위가 연장되어 상기 트랜지스터에 접하도록 구성되며 상기 보드 및 트랜지스터로부터 전달되는 열을 방열시키는 히트싱크;를 포함하는 것이 특징이다.

Description

증폭기 회로용 트랜지스터의 실장구조{Transistor mounting structure for amplifier circuit}
본 발명은 집적화와 높은 주파수 대역에서 구현 가능한 증폭기 회로를 제공하면서 트랜지스터의 방열 효율을 향상시킬 수 있으며 소자의 수정이 가능하도록 하여 유지보수 측면에서 우수한 증폭기 회로용 트랜지스터의 실장구조에 관한 것이다.
일반적으로 광대역 증폭기는 넓은 대역의 주파수 신호를 최소한의 일그러짐 내에서 증폭하기 위한 장치로서, 이득과 대역폭의 곱이 큰 진공관이나 트랜지스터를 사용하여 이루어지며, 특히 트랜지스터를 이용한 증폭기는 전력 효율과 같은 경제성이나 소형화의 측면에 유리하여 널리 이용되고 있다.
이와 같은 광대역 증폭기는 바이어스 동작점에 따라 증폭이득과 전력 특성이 변화되므로, 트랜지스터의 드레인에는 적정 수준의 바이어스 전압을 인가하여 설정된 출력전력을 구현하는 것이 중요하다.
이러한 광대역 증폭기에 의해 출력전력을 구현함에 있어서, 높은 출력 전력을 구현하여야 하는 경우에는 고출력 광대역 증폭기(High Power Broadband Amplifier)가 활용되고, 낮은 출력 전력을 구현하여야 하는 경우에는 저출력 광대역 증폭기(Low Power Broadband Amplifier)가 활용되고 있으나, 고출력과 저출력이 모두 사용되어야 하는 경우에는 고출력 광대역 증폭기 또는 저출력 광대역 증폭기 중 하나가 작동되게 하는 이중 모드 광대역 증폭기가 활용되고 있다.
한편 광대역 증폭기를 구성하는 전자 회로는 핵심 소자인 트랜지스터의 실장 구조에 따라 증폭기의 성능과 안정성에 큰 영향을 주게 된다.
대표적으로 고출력, 고전류를 사용하는 증폭기 회로에서 트랜지스터는 열이 발산되기 때문에 이러한 트랜지스터의 열을 효율적으로 방열시키도록 기술이 발전되고 있으며, 트랜지스터 역시 자체적으로 방열 성능을 가질 수 있도록 패키지화된 상태로 PCB 보드에 실장되고 있다.
또한 트랜지스터의 전기적 연결은 통상 납땜 방식을 통해 이루어지게 되는데, 증폭기 회로에서 PCB보드를 세라믹 PCB 보드를 적용할 경우 세라믹 소재가 열 전도율이 높기 때문에 트랜지스터뿐 아니라 각종 다른 소자들을 수정하거나 변경할 때 기존의 인두기를 사용할 수 없다는 문제점이 있으며, 여러 번의 수정을 반복할 경우 세라믹 기판의 동박이 박리된다는 문제점이 있다.
증폭기 회로의 경우 PCB보드와 함께 방열 효율을 증대시키기 위하여 히트싱크와 같은 방열수단이 함께 결합되는 것이 대부분인 것으로, 이러한 히트싱크와의 결합으로 위해서는 볼트와 같은 체결수단이 필수적으로 필요하기 때문에 체결수단이 포함되도록 회로 설계가 요구되고 이에 따라 회로의 사이즈가 커져 집적화 구현에 큰 제약이 있다.
그리고 볼트 체결 특성상 볼트가 체결된 특정 부위를 제외한 다른 영역에서는 보드의 들뜸이나 휘어짐이 발생하여 결과적으로 불균일한 그라운딩으로 인한 방열 효율의 저하와 전자장 특성의 저하로 발현되는 문제점이 있다.
대한민국 등록특허 제10-1099767호(2011.12.28. 공고)
따라서 본 발명의 목적은 집적화와 높은 주파수 대역에서 구현 가능한 증폭기 회로를 제공하면서 트랜지스터의 방열 효율을 향상시킬 수 있으며 소자의 수정이 가능하도록 하여 유지보수 측면에서 우수한 증폭기 회로용 트랜지스터의 실장구조를 제공하는 것이다.
상술한 문제점들을 해결하기 위한 수단으로서 본 발명의 증폭기 회로용 트랜지스터의 실장구조(이하 '본 발명의 실장구조'라 칭함)는, 기설정된 회로 패턴이 형성되는 보드; 상기 보드에 안치되며 선택된 회로 패턴에 전기적으로 연결되는 트랜지스터; 및 상기 보드의 저면부에 결합되고 일부위가 연장되어 상기 트랜지스터에 접하도록 구성되며 상기 보드 및 트랜지스터로부터 전달되는 열을 방열시키는 히트싱크;를 포함하는 것이 특징이다.
하나의 예로써, 상기 보드는 상기 트랜지스터가 안치되는 영역에 관통홀이 형성되고, 상기 히트싱크는 상기 보드의 저면부에 밀착되는 접합면과 상기 접합면으로부터 관통홀을 통과하도록 돌출되며 상기 트랜지스터가 안치되는 안치면을 포함하는 것이 특징이다.
하나의 예로써, 상기 히트싱크의 접합면과 보드 사이에 개재되는 접착프라이머;를 더 포함하는 것이 특징이다.
하나의 예로써, 상기 접착프라이머는, 납 또는 무연납 중 선택된 하나를 포함하는 페이스트인 것이 특징이다.
하나의 예로써, 상기 보드는, 에폭시(epoxy) 소재의 PCB 기판인 것이 특징이다.
하나의 예로써, 상기 트랜지스터는 상기 보드의 선택된 회로 패턴에 골드본딩와이어(Gold Bonding Wire)를 통해 전기적으로 연결되는 것이 특징이다.
이상에서 설명한 바와 같이 본 발명의 실장구조는 보드에 타공을 형성하고 히트싱크의 일부위가 타공 영역까지 연장되게 구성하고 트랜지스터가 히트싱크의 연장부위에 배치된 상태에서 골드본딩와이어(Gold Bonding Wire)를 통해 보드에 전기적으로 연결된다.
이처럼 본 발명에서는 트랜지스터에 대하여 납땜 접합을 이용하지 않아 높은 주파수 대역에서 구현 가능한 증폭기 회로를 제공할 수 있게 되며, 트랜지스터의 방열 효율을 극대화시키면서도 열전도도가 상대적으로 제한되어 트랜지스터뿐 아니라 증폭기 회로를 구성하는 각종 소자의 인두기를 이용한 수정이 가능하여 유지 보수의 편의성이 향상되는 장점이 있다.
특히 기존의 볼트 체결이 아닌 접착프라이머를 통해 히트싱크와 보드 간을 접합하게 되므로 증폭기 회로의 보드를 설계함에 있어 볼트 체결 영역을 고려하지 않아도 되어 증폭기 회로의 집적화 즉 사이즈의 감소 및 효율이 증가될 수 있으며, 모든 전자장에서 가장 중요한 Grounding이 우수한 특성을 가질 수 있게 되는 장점이 있다.
도 1은 본 발명의 실장구조를 나타내는 도면.
도 2는 본 발명의 일 실시 예에 따른 실장구조의 구성을 나타내는 측단면도.
도 3은 본 발명의 일 실시 예에 따른 보드와 히트싱크 간 접합을 나타내는 측단면도.
도 4는 본 발명의 다른 실시 예에 따른 보드와 히트싱크 간 접합을 나타내는 측단면도.
이하, 본 발명의 구성 및 작용을 첨부된 도면에 의거하여 좀 더 구체적으로 설명한다. 본 발명을 설명함에 있어서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실장구조를 나타내는 도면이고, 도 2는 본 발명의 일 실시 예에 따른 실장구조의 구성을 나타내는 측단면도이다. 그리고 도 3은 본 발명의 일 실시 예에 따른 보드와 히트싱크 간 접합을 나타내는 측단면도이며, 도 4는 본 발명의 다른 실시 예에 따른 보드와 히트싱크 간 접합을 나타내는 측단면도이다.
도 1을 참조하면 본 발명의 실장구조는, 보드(10)와 트랜지스터(20) 및 히트싱크(30)를 포함하여 구성된다.
상기 보드(10)는 기설정된 회로 패턴(100)이 형성된다.
상기 회로 패턴(100)은 기설계된 증폭기 회로의 사양 등을 고려하여 다양하게 구성될 수 있는 바, 패턴의 구조와 재질 등에 대한 구체적인 설명은 생략한다.
또한 상기 보드(10)는 통상의 우레탄 또는 세라믹 재질의 PCB 기판일 수 있으나, 고전류 전력 증폭기 회로의 특성상 열전도가 상대적으로 낮으며 가공성면에서 우수한 에폭시(epoxy) 소재의 PCB 기판을 사용하는 것이 바람직하다.
상기 트랜지스터(20)는 상기 보드(10)에 안치되며 선택된 회로 패턴(100)에 전기적으로 연결된다.
상기 트랜지스터(20)는 가공되지 않은 상태의 트랜지스터 즉, Bare DIE 형태의 트랜지스터이며, 기존 실리콘 소재 트랜지스터 대비 낮은 저항과 저전력 특성을 가질 뿐 아니라 스위칭 속도가 개선된 질화갈륨(GaN) 소재의 트랜지스터를 적용하는 것이 바람직하다.
상기 히트싱크(30)는 상기 보드(10)의 저면부에 결합되어 보드(10)로부터 전달되는 열을 외부로 방출시킨다.
그리고 상기 히트싱크(30)는 일부위가 연장되어 상기 트랜지스터(20)에 접하도록 구성된다.
즉 상기 히트싱크(30)는 상기 보드(10)뿐 아니라 연장된 일부위가 상기 트랜지스터(20)에 접하도록 구성됨으로써 트랜지스터(20)의 열이 직접적으로 전달 및 방열되게 하여 증폭기 회로의 작동 특성에 열로 인한 영향을 최소화한다.
구체적으로 본 발명의 일 실시 예에 따르면, 상기 보드(10)는 도 1 및 도 2에 도시된 바와 같이 상기 트랜지스터(20)가 안치되는 영역에 관통홀(110)이 형성된다.
또한 상기 히트싱크(30)는 상기 보드(10)의 저면부에 밀착되는 접합면(300)과, 상기 접합면(300)으로부터 관통홀(110)을 통과하여 보드(10)의 실장면과 평행하도록 돌출되고 상기 트랜지스터(20)가 안치되는 안치면(310)을 포함하여 구성될 수 있다.
이처럼 본 실시 예에 따른 실장구조는 상기 트랜지스터(20)가 보드(10)의 관통홀(110)을 관통하여 노출된 히트싱크(30)의 돌출부위 즉 안치면(310)에 안치됨으로써 트랜지스터(20)로부터 발생하는 열이 직접적으로 히트싱크(30)로 전달될 수 있도록 하는 것이다.
이에 더하여 상기 트랜지스터(20)는 상기 히트싱크(30)의 안치면(310)에 안치된 상태에서 상기 보드(10)의 선택된 회로 패턴(100)에 골드본딩와이어(Gold Bonding Wire)(40)를 통해 전기적으로 연결될 수 있다.
상기 트랜지스터(20)을 포함하여 증폭기 회로를 구성하는 타 소자에 골드와이어를 본딩하는 방법은 ball-bonding, wedge-bonding 등의 wire bonding 역할을 수행할 수 있는 공지의 다양한 bonder 설비 중 적합한 하나를 선택할 수 있는 바, 이에 대한 구체적인 설명은 생략한다.
이와 같은 골드본딩와이어(40)를 통한 트랜지스터(20)의 접합은 솔더 페이스트를 가열시켜 접합하는 종래 납땜 방식과는 달리 안정적인 전기적 접속을 도모할 수 있을 뿐만 아니라 솔더 페이스트의 도포량에 민감하게 반응하여 주파수에 영향을 줄 수 있는 납땜 방식에서는 구현할 수 없는 광대역 주파수에서 미들파워 이상의 증폭기 기능이 구현 가능하게 한다.
한편 본 발명의 실장구조는 상기 히트싱크(30)과 보드(10) 간 대향면이 상호 밀착되게 구성되어 방열 효과를 극대화할 수 있도록 한다.
먼저 도 3에 도시된 바와 같이 상기 히트싱크(30)와 보드(10) 간은 선택된 복수 개소에 볼트(50) 체결을 통해 연결될 수 있다.
그러나 볼트(50) 체결을 통한 연결의 경우, 볼트(50)의 과도한 체결로 인하여 보드(10) 또는 히트싱크(30)에 휘어짐 현상이 발생할 수 있기 때문에 전체 대향면이 균일하게 밀착되지 않고 부분적인 이격이 발생하게 됨으로써 방열 효과가 저하될 수 있게 된다.
이에 본 발명의 일 실시 예의 실장구조에서는 도 4에 도시된 바와 같이 상기 히트싱크(30)의 접합면(300)과 보드(10) 사이에 개재되는 접착프라이머(60)를 더 포함하여 히트싱크(30)와 보드(10) 간이 밀착 접합될 수 있으며, 부분적인 이격이 발생하더라도 접착프라이머(60)가 이격 부위에 충진되기 때문에 균일한 열 전달이 이루어질 수 있게 된다.
상기 접착프라이머(60)는 열전도가 우수한 소재를 적용하는 것이 바람직하다.
일 예로 상기 접착프라이머(60)는 납 또는 무연납 중 선택된 하나를 포함하는 페이스트일 수 있다.
또한 본 실시 예의 실장구조에서 상기 보드(10)는 에폭시(epoxy) 소재의 PCB 기판을 적용하는 것이 바람직하다.
상기 에폭시 소재의 PCB는 회로 패턴의 가공 시 위치 정밀도가 우수한 특성이 있으며 특히 경도나 수축 강도가 우수하여 휘어짐 방지에 유리하기 때문에 상기 접착프라이머(60)와 함께 히트싱크(30)와의 균일한 접합을 도모할 수 있다.
이와 같이 본 발명의 실장구조는 기존 볼트(50) 체결이 아닌 에폭시 소재의 PCB를 보드(10)로 적용하면서 접착프라이머(60)를 통해 히트싱크(30)와 접합되게 함으로써, 보드(10)를 설계함에 있어 볼트(50) 체결 영역을 고려하지 않아도 되어 증폭기 회로 제품의 집적화 즉 사이즈의 감소 및 효율이 증가될 수 있으며, 모든 전자장에서 가장 중요한 Grounding이 우수한 특성을 가질 수 있게 된다.
또한 에폭시 소재의 PCB는 열전도도가 높은 세라믹 소재의 PCB보다 상대적으로 열에 의한 영향을 덜 받기 때문에 트랜지스터(20)에 대한 실장 수정이 가능하게 되므로 유지보수 측면에서도 우수한 특징이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
10 : 보드 20 : 트랜지스터
30 : 히트싱크 40 : 골드본딩와이어
50 : 볼트 60 : 접착프라이머
100 : 회로 패턴 110 : 관통홀
300 : 접합면 310 : 안치면

Claims (6)

  1. 기설정된 회로 패턴이 형성되는 보드;
    상기 보드에 안치되며 선택된 회로 패턴에 전기적으로 연결되는 트랜지스터; 및
    상기 보드의 저면부에 결합되고 일부위가 연장되어 상기 트랜지스터에 접하도록 구성되며 상기 보드 및 트랜지스터로부터 전달되는 열을 방열시키는 히트싱크;를 포함하는 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
  2. 제 1항에 있어서,
    상기 보드는 상기 트랜지스터가 안치되는 영역에 관통홀이 형성되고,
    상기 히트싱크는 상기 보드의 저면부에 밀착되는 접합면과 상기 접합면으로부터 관통홀을 통과하도록 돌출되며 상기 트랜지스터가 안치되는 안치면을 포함하는 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
  3. 제 1항에 있어서,
    상기 히트싱크의 접합면과 보드 사이에 개재되는 접착프라이머;를 더 포함하는 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
  4. 제 3항에 있어서,
    상기 접착프라이머는,
    납 또는 무연납 중 선택된 하나를 포함하는 페이스트인 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
  5. 제 3항에 있어서,
    상기 보드는,
    에폭시(epoxy) 소재의 PCB 기판인 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
  6. 제 1항에 있어서,
    상기 트랜지스터는 상기 보드의 선택된 회로 패턴에 골드본딩와이어(Gold Bonding Wire)를 통해 전기적으로 연결되는 것을 특징으로 하는 증폭기 회로용 트랜지스터의 실장구조.
KR1020200135171A 2020-10-19 2020-10-19 증폭기 회로용 트랜지스터의 실장구조 KR20220051588A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200135171A KR20220051588A (ko) 2020-10-19 2020-10-19 증폭기 회로용 트랜지스터의 실장구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135171A KR20220051588A (ko) 2020-10-19 2020-10-19 증폭기 회로용 트랜지스터의 실장구조

Publications (1)

Publication Number Publication Date
KR20220051588A true KR20220051588A (ko) 2022-04-26

Family

ID=81391448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135171A KR20220051588A (ko) 2020-10-19 2020-10-19 증폭기 회로용 트랜지스터의 실장구조

Country Status (1)

Country Link
KR (1) KR20220051588A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099767B1 (ko) 2009-12-18 2011-12-28 알.에프 에이치아이씨 주식회사 질화갈륨 소자를 이용한 캐스코드 전력증폭기 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099767B1 (ko) 2009-12-18 2011-12-28 알.에프 에이치아이씨 주식회사 질화갈륨 소자를 이용한 캐스코드 전력증폭기 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
KR20010071766A (ko) 반도체 소자용 캡슐
CN110391196B (zh) 半导体装置
JP4695484B2 (ja) 半導体装置
US5901042A (en) Package and semiconductor device
WO2020100219A1 (ja) 高周波増幅器および高周波増幅器モジュール
JP3450803B2 (ja) 樹脂封止型半導体装置
CN107769740B (zh) 高频放大器模块
CA2260823A1 (en) Rf power package with a dual ground
JP2009224380A (ja) 半導体装置
JP2010186959A (ja) 半導体パッケージおよびその作製方法
KR20220051588A (ko) 증폭기 회로용 트랜지스터의 실장구조
JP6849060B2 (ja) 増幅器
JP2009135608A (ja) 半導体装置
JP6707722B2 (ja) 半導体装置
JPH09213730A (ja) 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール
JP2856192B2 (ja) 半導体装置
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
JP4054456B2 (ja) 高周波増幅器
JP2003258001A (ja) 高周波半導体装置
JP2008311527A (ja) 高周波半導体回路
US20200013692A1 (en) Semiconductor power device including wire or ribbon bonds over device active region
US11784613B2 (en) High output power density radio frequency transistor amplifiers in flat no-lead overmold packages
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置
JP2020088468A (ja) 増幅器及び増幅装置
US20020190317A1 (en) Semiconductor module having multiple semiconductor chips

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination