JPH04112558A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04112558A JPH04112558A JP23168390A JP23168390A JPH04112558A JP H04112558 A JPH04112558 A JP H04112558A JP 23168390 A JP23168390 A JP 23168390A JP 23168390 A JP23168390 A JP 23168390A JP H04112558 A JPH04112558 A JP H04112558A
- Authority
- JP
- Japan
- Prior art keywords
- board
- heat dissipation
- heat
- integrated circuit
- dissipation board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 claims abstract description 51
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims 6
- 238000003780 insertion Methods 0.000 claims 6
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000005476 soldering Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は高周波高出力に適した混成集積回路に関する。
(ロ)従来の技術
TV、HDTV、CRT等の偏向回路を集積化したビデ
オバック(商品名)なる混成集積回路が本願出願人にお
いて商品化されている。このような回路は高周波高出力
が求められるため、回路基板としてセラミックの如き低
誘電率素材を用い、この表面に回路導体とチップ素子を
固着した構成を採っている(例えば、特開昭62−22
4951号公報参照)。
オバック(商品名)なる混成集積回路が本願出願人にお
いて商品化されている。このような回路は高周波高出力
が求められるため、回路基板としてセラミックの如き低
誘電率素材を用い、この表面に回路導体とチップ素子を
固着した構成を採っている(例えば、特開昭62−22
4951号公報参照)。
具体的な構成を第5図に示す。(1)は銅やアルミダイ
キャスト等の熱伝導性良好なる放熱基板、(2)は放熱
基板(1)の上に半田を介して固着したセラミック基板
、(3〉はセラミック基板(2)の上に描画した導電薄
膜から成る回路導体、(4)は回路導体〈3)に半田又
はワイヤにより電気接続されるチップ素子である。チッ
プ素子(4)はNPN トランジスタ等の能動素子の他
、抵抗、コンデンサ、コイル等の受動素子が複数個搭載
される。セラミック基板(2)には外部接続用のリード
端子(図示せず)が半田付は諮れ、凹状の上蓋(図示せ
ず)を放熱基板(1)と対向接着するか又は放熱基板(
1)の裏面を露出するように樹脂モールドすることによ
りセラミック基板(2)をパッケージングする。(5)
は放熱部材へパッケージを取付けるためのビスを挿入す
る貫通孔である。
キャスト等の熱伝導性良好なる放熱基板、(2)は放熱
基板(1)の上に半田を介して固着したセラミック基板
、(3〉はセラミック基板(2)の上に描画した導電薄
膜から成る回路導体、(4)は回路導体〈3)に半田又
はワイヤにより電気接続されるチップ素子である。チッ
プ素子(4)はNPN トランジスタ等の能動素子の他
、抵抗、コンデンサ、コイル等の受動素子が複数個搭載
される。セラミック基板(2)には外部接続用のリード
端子(図示せず)が半田付は諮れ、凹状の上蓋(図示せ
ず)を放熱基板(1)と対向接着するか又は放熱基板(
1)の裏面を露出するように樹脂モールドすることによ
りセラミック基板(2)をパッケージングする。(5)
は放熱部材へパッケージを取付けるためのビスを挿入す
る貫通孔である。
(ハ)発明が解決しようとする課題
しかしながら、放熱基板(1)にセラミック基板(2)
を半田付けする際、両者が半田の融点である220〜2
60℃の高温に加熱されるため、第6図に示すように両
者の熱膨張係数の差によって半田付は終了後冷却時に放
熱基板(1)がセラミック基板(2)とは反対側に反っ
てしまう。すると、放熱基板(1)の裏面を他の放熱部
材にビス止固定しても、放熱基板(1)と放熱部材表面
とが密着せず、そのためセラミック基板(2〉上に固着
された発熱素子(NPNトランジスタ等)と放熱部材と
の熱抵抗が犬となり装置の信頼性を低下させる欠点があ
った。
を半田付けする際、両者が半田の融点である220〜2
60℃の高温に加熱されるため、第6図に示すように両
者の熱膨張係数の差によって半田付は終了後冷却時に放
熱基板(1)がセラミック基板(2)とは反対側に反っ
てしまう。すると、放熱基板(1)の裏面を他の放熱部
材にビス止固定しても、放熱基板(1)と放熱部材表面
とが密着せず、そのためセラミック基板(2〉上に固着
された発熱素子(NPNトランジスタ等)と放熱部材と
の熱抵抗が犬となり装置の信頼性を低下させる欠点があ
った。
(二〉課題を解決するための手段
本発明は上記従来の欠点に鑑み成されたもので、放熱基
板(11)上にセラミック基板(13)を半田付は固着
すると共に、前記NPN)−ランジスタ等の発熱を伴う
回路素子を放熱基板(11)のビス取付用の貫通穴又は
切欠き(12)に近接した放熱基板(11)上に固着す
ることにより、発熱素子の熱抵抗が増大しない混成集積
回路を提供するものである。
板(11)上にセラミック基板(13)を半田付は固着
すると共に、前記NPN)−ランジスタ等の発熱を伴う
回路素子を放熱基板(11)のビス取付用の貫通穴又は
切欠き(12)に近接した放熱基板(11)上に固着す
ることにより、発熱素子の熱抵抗が増大しない混成集積
回路を提供するものである。
(本)作用
ビス取付部付近の放熱基板(11)は、ビスで堅固に締
められるので、放熱基板(11)の中央部よりは放熱部
材との密着性が高い。従って本発明によれば、NPNト
ランジスタ等の動作に発熱を伴う素子をビス取付部付近
の放熱基板(11〉上に固着することにより、その熱抵
抗を低減できる。
められるので、放熱基板(11)の中央部よりは放熱部
材との密着性が高い。従って本発明によれば、NPNト
ランジスタ等の動作に発熱を伴う素子をビス取付部付近
の放熱基板(11〉上に固着することにより、その熱抵
抗を低減できる。
(へ〉実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第1図は本発明による混成集積回路を示す平面図、第2
図はその断面図である。放熱基板(11)は板厚0.2
〜1.011111の銅系素材から成る平板状材料であ
り、表面には半田濡れ性向上と銅系素材の酸化防止のた
めのNiメツキが処され、放熱基板(11)の両端には
パッケージを放熱部材に取付けるビスを挿通するための
U字型の切欠き(12)を有する。U字型の他は円型の
貫通孔等が考えられる。
図はその断面図である。放熱基板(11)は板厚0.2
〜1.011111の銅系素材から成る平板状材料であ
り、表面には半田濡れ性向上と銅系素材の酸化防止のた
めのNiメツキが処され、放熱基板(11)の両端には
パッケージを放熱部材に取付けるビスを挿通するための
U字型の切欠き(12)を有する。U字型の他は円型の
貫通孔等が考えられる。
セラミック基板(13)は板厚0.2〜1.01Inの
アルミナ(ALos)素材から成り、裏面に半田濡れ性
のための例えば銀パラジウム層が設けられ、表面側には
回路網を構成するための導電薄膜から成る回路導体(1
4)が設けられる。回路導体(14)は例えば銀パラジ
ウム層のスクリーン印刷手法によって描画され、この回
路導体(14)にコンデンサやコイル等のチップ部品(
15)が半田付は固着されている。受動素子チップ部品
〈15)を組立てたセラミック基板(13)は、放熱基
板(11)の略中央付近に半田付は固着され、銀メツキ
諮れた外部接続リード(25〉とセラミック基板(13
)の接続パッドとをワイヤポンドすることで電気接続す
る。
アルミナ(ALos)素材から成り、裏面に半田濡れ性
のための例えば銀パラジウム層が設けられ、表面側には
回路網を構成するための導電薄膜から成る回路導体(1
4)が設けられる。回路導体(14)は例えば銀パラジ
ウム層のスクリーン印刷手法によって描画され、この回
路導体(14)にコンデンサやコイル等のチップ部品(
15)が半田付は固着されている。受動素子チップ部品
〈15)を組立てたセラミック基板(13)は、放熱基
板(11)の略中央付近に半田付は固着され、銀メツキ
諮れた外部接続リード(25〉とセラミック基板(13
)の接続パッドとをワイヤポンドすることで電気接続す
る。
NPNトランジスタ等の動作に発熱を伴う素子チップ(
16)は、セラミック基板り13)上では無く切欠き(
12)に近接した放熱基板(11)上に絶縁性と熱伝導
性の両方を備えたヒートスプレッダ(17)を介して固
着する。第3図にその拡大断面図を示す。
16)は、セラミック基板り13)上では無く切欠き(
12)に近接した放熱基板(11)上に絶縁性と熱伝導
性の両方を備えたヒートスプレッダ(17)を介して固
着する。第3図にその拡大断面図を示す。
ヒートスプレッダ(17)はべりリア(B、O,)、窒
化アルミ(Aj2N)等から成り、その両面には半田濡
れ性向上のためにAuメツキ(18)が処されている。
化アルミ(Aj2N)等から成り、その両面には半田濡
れ性向上のためにAuメツキ(18)が処されている。
ヒートスプレッダ(17)と放熱基板(11)とは半田
(19)によりヒートシンク上への半導体チップ(16
)の固着はAu−5i共晶や銀ペースト等のロウ材(2
0)で行う。前記NPNトランジスタ等の能動素子は、
半導体チップ(16)上に設けた電極パッドと回路導体
(14)とをワイヤ(21)接続することにより結線す
る。ベースとエミッタはワイヤ(21〉で済むがコレク
タは基板が取出しとなるので、ヒートスプレッダ(17
)のAuメツキ層(18)と回路導体(14)とをワイ
ヤボンドする。従来例で述べた偏向回路は、出力段、ド
ライバー段等で4〜6個のトランジスタを用いるので、
放熱基板り11)の熱分布が均一になるよう、複数個の
トランジスタを両側に分散して配置した。
(19)によりヒートシンク上への半導体チップ(16
)の固着はAu−5i共晶や銀ペースト等のロウ材(2
0)で行う。前記NPNトランジスタ等の能動素子は、
半導体チップ(16)上に設けた電極パッドと回路導体
(14)とをワイヤ(21)接続することにより結線す
る。ベースとエミッタはワイヤ(21〉で済むがコレク
タは基板が取出しとなるので、ヒートスプレッダ(17
)のAuメツキ層(18)と回路導体(14)とをワイ
ヤボンドする。従来例で述べた偏向回路は、出力段、ド
ライバー段等で4〜6個のトランジスタを用いるので、
放熱基板り11)の熱分布が均一になるよう、複数個の
トランジスタを両側に分散して配置した。
そして、セラミック基板(13)と半導体チップ(16
)を固着した放熱基板(11)はワイヤボンドされた後
、放熱基板(11)の裏面を露出するようにして樹脂(
22)にてモールドされる。チップ部品(15)はセラ
ミック基板(13〉上に固着された状態で提供され、そ
してセラミック基板(13)と半導体チップ(16)と
は別個に組立てを行うので、半導体チップ(16〉をチ
ップ部品(15)固着時の雰囲気から保護するボッティ
ングやキャップ技術は不要である。尚、リード(25)
はリードフレームの状態で供給され、放熱基板(11)
は前記リードフレームにカシメにより一体化され供給さ
れる。
)を固着した放熱基板(11)はワイヤボンドされた後
、放熱基板(11)の裏面を露出するようにして樹脂(
22)にてモールドされる。チップ部品(15)はセラ
ミック基板(13〉上に固着された状態で提供され、そ
してセラミック基板(13)と半導体チップ(16)と
は別個に組立てを行うので、半導体チップ(16〉をチ
ップ部品(15)固着時の雰囲気から保護するボッティ
ングやキャップ技術は不要である。尚、リード(25)
はリードフレームの状態で供給され、放熱基板(11)
は前記リードフレームにカシメにより一体化され供給さ
れる。
このように構成した装置は、セラミック基板(13)と
放熱基板(11)との熱膨張率の差があるので、やはり
半田付は後の冷却時に反りが発生する。応力吸収率が大
きい軟性の高い半田材料を用いても限度があるのである
。反りが発生した装置は、電子機器組立てにおいて、フ
ィン等の熱伝導性良好なる素材から成る放熱部材に放熱
基板(11)の裏面が密着するようにビス止め固定され
る。ビスは放熱基板(11)の切欠きり12)に挿通き
れ、樹脂(22)表面を押え付けることで固着する。こ
の時、放熱基板(11〉の反りによって放熱基板(11
)の中央部分、つまりセラミック基板(13〉が固着さ
れた部分は前記放熱部材と隙間が生じ、切欠き(12)
に近い部分はビスの締付力によって密着性が高い。
放熱基板(11)との熱膨張率の差があるので、やはり
半田付は後の冷却時に反りが発生する。応力吸収率が大
きい軟性の高い半田材料を用いても限度があるのである
。反りが発生した装置は、電子機器組立てにおいて、フ
ィン等の熱伝導性良好なる素材から成る放熱部材に放熱
基板(11)の裏面が密着するようにビス止め固定され
る。ビスは放熱基板(11)の切欠きり12)に挿通き
れ、樹脂(22)表面を押え付けることで固着する。こ
の時、放熱基板(11〉の反りによって放熱基板(11
)の中央部分、つまりセラミック基板(13〉が固着さ
れた部分は前記放熱部材と隙間が生じ、切欠き(12)
に近い部分はビスの締付力によって密着性が高い。
従って本発明によれば、放熱性が最も要求されるNPN
トランジスタ等の発熱素子を、セラミック基板(13
)上では無く切欠きく12)に近接した放熱基板(11
)上にヒートスプレッダク17)を介して固着したので
、半導体チップ(16)と前記放熱部材間の熱抵抗を低
減できる。従って放熱効率が高く信頼性の高い装置が実
現できる。
トランジスタ等の発熱素子を、セラミック基板(13
)上では無く切欠きく12)に近接した放熱基板(11
)上にヒートスプレッダク17)を介して固着したので
、半導体チップ(16)と前記放熱部材間の熱抵抗を低
減できる。従って放熱効率が高く信頼性の高い装置が実
現できる。
第4図は本発明の第2の実施例を示す平面図である。第
1図の例と異りビス取付用貫通孔(26)を上部中央付
近に1箇所だけ設けた例である。貫通孔(26〉付近が
放熱基板(11)と放熱部材との密着力が最も大きいの
で、貫通孔(26)の左右にチップ(16)を均等に配
置しである。発熱量に差があるのであれば、発熱量の大
きなチップ(16)を貫通孔(26)に近接させるのが
良い。
1図の例と異りビス取付用貫通孔(26)を上部中央付
近に1箇所だけ設けた例である。貫通孔(26〉付近が
放熱基板(11)と放熱部材との密着力が最も大きいの
で、貫通孔(26)の左右にチップ(16)を均等に配
置しである。発熱量に差があるのであれば、発熱量の大
きなチップ(16)を貫通孔(26)に近接させるのが
良い。
(ト)発明の効果
以上に説明した通り、本発明によれば発熱を伴う素子を
ビス止めされる切欠き(12)に近接した放熱基板(1
1)上に固着したので、チップ(16)と放熱部材間の
熱抵抗を大幅に低減でき、この結果放熱効率に優れた高
信頼性の混成集積回路を提供できる利点を有する。また
、複数のチップ(16)はヒートスプレッダ(17)に
より絶縁でき、コレクタはヒートスプレッダ(17)上
のAuメツキ層(18)からワイヤボンドで取り出すこ
とにより回路接続を行える利点を有する。
ビス止めされる切欠き(12)に近接した放熱基板(1
1)上に固着したので、チップ(16)と放熱部材間の
熱抵抗を大幅に低減でき、この結果放熱効率に優れた高
信頼性の混成集積回路を提供できる利点を有する。また
、複数のチップ(16)はヒートスプレッダ(17)に
より絶縁でき、コレクタはヒートスプレッダ(17)上
のAuメツキ層(18)からワイヤボンドで取り出すこ
とにより回路接続を行える利点を有する。
第1図と第2図、および第3図は夫々本発明を説明する
ための平面図と断面図および要部拡大断面図、第4図は
本発明の第2の実施例を説明するための平面図、第5図
と第6図は従来例を説明するための断面図である。
ための平面図と断面図および要部拡大断面図、第4図は
本発明の第2の実施例を説明するための平面図、第5図
と第6図は従来例を説明するための断面図である。
Claims (5)
- (1)ビス取付用の挿入穴又は切欠き部を有する熱伝導
性良好なる放熱基板と、該放熱基板上に半田付け固定さ
れ前記放熱基板よりは熱膨張係数の小なる絶縁基板と、
この絶縁基板表面に設けられた複数の回路導体と、前記
挿入穴又は切欠き部に近接する前記放熱基板表面に実装
した発熱を伴う半導体チップと、前記絶縁基板上の回路
導体と前記半導体チップとを電気接続する手段とを具備
することを特徴とする混成集積回路。 - (2)前記放熱基板は銅系素材であり且つ前記絶縁基板
はセラミック基板であることを特徴とする請求項第1項
に記載の混成集積回路。 - (3)前記放熱基板の両側に前記挿入穴又は切欠きを有
し、中央に前記絶縁基板が配置されると共に前記絶縁基
板と前記挿入穴又は切欠き部の間の前記放熱基板上に前
記半導体チップを夫々配置したことを特徴とする請求項
第1項に記載の混成集積回路。 - (4)前記放熱基板の上部中央付近に1個の前記挿入穴
又は切欠きを有し、前記絶縁基板と前記挿入穴又は切欠
きの間の前記放熱基板上に前記半導体チップをまとめて
配置したことを特徴とする請求項第1項に記載の混成集
積回路。 - (5)前記半導体チップは熱伝導性良好なる絶縁性のヒ
ートスプレッダ上に固着したことを特徴とする請求項第
1項に記載の混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23168390A JPH04112558A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23168390A JPH04112558A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04112558A true JPH04112558A (ja) | 1992-04-14 |
Family
ID=16927359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23168390A Pending JPH04112558A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04112558A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090137A (ja) * | 2012-10-31 | 2014-05-15 | Sanken Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2014112590A (ja) * | 2012-12-05 | 2014-06-19 | Denso Corp | 電子装置 |
-
1990
- 1990-08-31 JP JP23168390A patent/JPH04112558A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090137A (ja) * | 2012-10-31 | 2014-05-15 | Sanken Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2014112590A (ja) * | 2012-12-05 | 2014-06-19 | Denso Corp | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0594395B1 (en) | Semiconductor power module | |
US5075759A (en) | Surface mounting semiconductor device and method | |
US5338971A (en) | Electronic device structure with studs locating lead frame on backing plate | |
KR950000203B1 (ko) | 전력용 반도체 장치 | |
KR20000048725A (ko) | 샌드위치 디자인을 가진 마이크로일렉트로닉 부품 | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
JP3448159B2 (ja) | 電力用半導体装置 | |
JP2000174180A (ja) | 半導体装置 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JPH01235261A (ja) | 半導体装置及びその製造方法 | |
JPH04137756A (ja) | 混成集積回路 | |
JPH04112558A (ja) | 混成集積回路 | |
US6469907B1 (en) | Packaging for power and other circuitry | |
JP2001332664A (ja) | 半導体装置およびその製造方法 | |
JPH0922970A (ja) | 電子部品 | |
EP0942635A1 (en) | A power semiconductor device for "flip-chip" connections | |
EP0116289A2 (en) | Power semiconductor module and package | |
JP2789563B2 (ja) | 集積回路装置 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP2834878B2 (ja) | 混成集積回路 | |
JPH04112560A (ja) | 混成集積回路 | |
JP3894749B2 (ja) | 半導体装置 | |
JPS627145A (ja) | 電力半導体装置 | |
JPH08255868A (ja) | 半導体装置およびその製造方法 |