JPH051079Y2 - - Google Patents

Info

Publication number
JPH051079Y2
JPH051079Y2 JP1984019428U JP1942884U JPH051079Y2 JP H051079 Y2 JPH051079 Y2 JP H051079Y2 JP 1984019428 U JP1984019428 U JP 1984019428U JP 1942884 U JP1942884 U JP 1942884U JP H051079 Y2 JPH051079 Y2 JP H051079Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
heat
bonding pads
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1984019428U
Other languages
English (en)
Other versions
JPS60133632U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1942884U priority Critical patent/JPS60133632U/ja
Publication of JPS60133632U publication Critical patent/JPS60133632U/ja
Application granted granted Critical
Publication of JPH051079Y2 publication Critical patent/JPH051079Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Description

【考案の詳細な説明】 (a) 考案の技術分野 本考案は放熱効率を高めた半導体素子の実装構
造に関する。
(b) 技術の背景 電算機の大容量化と処理速度の向上を達成する
ため半導体素子は小型化すると共に集積度も向上
している。
すなわち半導体素子を構成するチツプは今まで
個別にセラミツクなどの耐熱性多層基板に装着さ
れてハーメチツクシールを施した外装構造がとら
れていたが、パツシベーシヨン法など防湿外装法
の進歩とあいまつて各種の実装法が実用化しつつ
ある。
例えば耐熱性基板上に複数個のLSIなどのチツ
プを装着し、これを取替え単位としてソケツトを
用いてプリント配線基板に実装したり、或いは耐
熱性基板上に電子回路をパターン形成し、これに
大型の半導体チツプを直接装着する形態もある。
このように半導体装置の小型化と大容量化は進
んでいるが、これに逆比例して単位面積当たりの
消費電力量は増加するため装置の強制冷却が必要
になる。
すなわち電子回路部品はその特性の維持と寿命
保持の見地から最高使用温度が決められており、
装置内の温度をこの温度以下に保つことが必要で
ある。特に半導体素子のような能動素子は消費電
力が多く、発熱を伴うため従来はフアンを用いて
通風し強制冷却を行つているが、小型化と高密度
化の進んだ半導体素子を使用した装置においては
従来の冷却方法では最高使用温度である約80℃以
下に保持することはできない。
そこで装置の発熱部に就いては液冷による強制
冷却が必要になる。
本考案は半導体チツプを直接に配線パターンを
施した耐熱性基板に装着すると共に液冷する実装
形態をとる半導体素子の実装構造についてのもの
である。
(c) 従来技術と問題点 半導体チツプをセラミツクなどの耐熱性絶縁基
板に装着する方法としてワイヤボンデイング法と
フエイスダウンボンデイング法が知られている。
すなわち前者は半導体チツプの裏面を金、錫な
どの共晶合金を用いて基板とダイボンデイングし
た後、半導体チツプに設けられているパツト部と
基板上に配線パターンの末端としてパターン形成
されているボンデイングパツド部とを金の細線を
用いてワイヤボンデイングするものである。
また後者は半導体チツプの基板との接続部に突
出してボンデイングパツドが設けられており、こ
の複数個のボンデイングパツドを基板に設けられ
ている配線パターンのボンデイングパツドと位置
合わせし、加圧接合することにより接合が行われ
ていた。
然しこのような方法で接合されている半導体素
子を液冷する場合について考えると前者の場合は
半導体素子が基板とダイボンデイングしているた
め放熱は完全に片面のみであり、後者の場合も隙
間は殆ど無いので実際には放熱は片面からのみ行
われていた。
またセラミツク基板を通しての放熱もあるが半
導体素子の大型化と実装密度の増加によつて基板
の厚さは増加の傾向にあり、そのため基板を通つ
ての放熱比率は減少の傾向にある。
(d) 考案の目的 本考案は半導体チツプを直接に耐熱性基板へ装
着し、液冷する実装構造について放熱効率を向上
した半導体素子の装着構造を提供するのを目的と
する。
(e) 考案の構成 上記目的は本考案により、半導体チツプ上に所
定間隔で設けられたボンデイングパツドには支持
体としての長さが略1mmに選定された直線状金属
線の一端が鑞着され、金属線の他端は半導体チツ
プ上のボンデイングパツドに対応して設けられた
基板上のボンデイングパツドに、半導体チツプと
金属線の鑞着に使用する半田より低い融点を有す
る半田で鑞着され、基板及びそれと直線状金属線
で接続された半導体チツプは共にフルオロカーボ
ンよりなる冷媒中に浸漬されることを特徴とする
半導体素子の実装構造によつて達成される。
(f) 考案の実施例 本考案は半導体チツプとこれを装着する耐熱性
基板とを金属線で回路接続すると共に支持体とし
ての役割りを果たさせ、半導体チツプと基板との
間隙を開けて冷媒が流通できる構造とすることに
より半導体チツプの全面に互つて放熱が行われる
ようにしたものである。
第1図は半導体チツプの平面図Aと断面図Bで
半導体チツプ1の表面にはLSIの電子回路が形成
されており、また一定の間隔(例えば2.5mm)を
隔てて取り出し電極端子部一般名ボンデイングパ
ツド2が設けられており、このボンデイングパツ
ド2には金属線からなるピン3が立てられてい
る。
ここで半導体チツプ1の表面に形成されている
LSIなどの電子回路は燐挂酸ガラスなどの外装材
により被覆されており、またボンデイングパツド
2は真空蒸着法と写真蝕刻技術(ホトリソグラフ
イ)を用いニクロム(Ni・Cr)と金(Au)層の
2層構造で作られている。
かかるボンデイングパツド2に対するピン3の
立てかたとしてはパツド位置に合わせて穴開けさ
れている治具をチツプ1に合わせて位置決めした
後、半田ボールとピン3を治具の穴開け部に挿入
し、電気炉を通すことにより行われている。
ここでピン3は燐青銅などの弾性金属にメツキ
を施したものからなり、放電加工法などの方法で
作られている。
また第1図に示すような半導体チツプ1を耐熱
性基板4のボンデイングパツド5に装着する場合
も同様であつて、パツト5に合わせて穴開けされ
ている位置合わせ用治具を用い、この穴に半田ボ
ールを入れた後、半導体チツプ1のピン3を挿入
して電気炉を通すことにより装着が行われる。
なおこの場合、使用する半田ボールの融点は先
に使用した半田の融点よりも低いことが大切であ
る。
第3図はこのようにして装着した半導体素子の
放熱効果を示すものである。
すなわちピン3の長さを変えて耐熱性基板4に
装着した半導体素子をフルオロカーボン(CF沸
点56℃)を冷媒とする溶液中に浸漬して定格電流
を通じ、その際の液温と半導体チツプ1の温度差
から冷却能力を評価したものでである。なお冷却
能力は第2図の如く半導体チツプ1を実装した基
板4を冷媒中に垂直方向に配置した状態で測定し
た結果である。
すなわちピン3の間隔は開くほど冷却能率は向
上するが、約1mmを越えると特性曲線6は飽和し
冷却効果は変わらなくなる。それゆえピン3の強
度の点からもピン3の長さは1mm程度とすると良
い。
以下実施例について本考案を説明する。
ピン3として直径0.3mmで長さ1mmの燐青銅線
を使用した。ここで燐青銅線は放電加工法で作ら
れており、ニツケル(Ni)メツキが施されてい
る。
またボンデイングパツド2は2.5mmピツチに設
けられており、半導体チツプ1とピン3の接合に
は融点が300℃の半田を使用し、一方半導体チツ
プ1を耐熱性基板4に接合するには融点が127℃
の半田を使用し、第3図に示すように従来と比べ
冷却効果を改良することができた。
(g) 考案の効果 本考案は半導体チツプの大型化と高密度化によ
つて半導体チツプの温度上昇が甚だしいが、この
有効な冷却方法を提供するもので、本考案の実施
により、冷却効率が増大するに留まらず、半導体
チツプ1と耐熱性基板4との膨張係数の違いによ
るストレスは弾性金属からなるピン3により吸収
されるので信頼性の向上が可能となる。
なおピン3を使用する場合は振動などの機械的
強度に問題があるように思われるが、長さが1mm
程度の金属線の強度は強く、また数10本が密集し
て存在するので接合強度については全く問題は無
い。
【図面の簡単な説明】
第1図は半導体チツプの形状で同図Aは平面、
Bは側面図、第2図は本考案に係る半導体チツプ
の装着状態を示す断面図また第3図は冷却能力と
ピンの長さとの関係図である。 図に於いて1は半導体チツプ、2,5はボンデ
イングパツド、3はピン、4は耐熱性基板。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体チツプ上に所定間隔で設けられたボンデ
    イングパツドには支持体としての長さが略1mmに
    選定された直線状金属線の一端が鑞着され、金属
    線の他端は半導体チツプ上のボンデイングパツド
    に対応して設けられた基板上のボンデイングパツ
    ドに、半導体チツプと金属線の鑞着に使用する半
    田より低い融点を有する半田で鑞着され、基板及
    びそれと直線状金属線で接続された半導体チツプ
    は共にフルオロカーボンよりなる冷媒中に浸漬さ
    れることを特徴とする半導体素子の実装構造。
JP1942884U 1984-02-14 1984-02-14 半導体素子の実装構造 Granted JPS60133632U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1942884U JPS60133632U (ja) 1984-02-14 1984-02-14 半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1942884U JPS60133632U (ja) 1984-02-14 1984-02-14 半導体素子の実装構造

Publications (2)

Publication Number Publication Date
JPS60133632U JPS60133632U (ja) 1985-09-06
JPH051079Y2 true JPH051079Y2 (ja) 1993-01-12

Family

ID=30509002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1942884U Granted JPS60133632U (ja) 1984-02-14 1984-02-14 半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPS60133632U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
JPS5791586A (en) * 1980-11-29 1982-06-07 Tokyo Shibaura Electric Co Hybrid integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
JPS5791586A (en) * 1980-11-29 1982-06-07 Tokyo Shibaura Electric Co Hybrid integrated circuit device

Also Published As

Publication number Publication date
JPS60133632U (ja) 1985-09-06

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP2716336B2 (ja) 集積回路装置
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JPH07226457A (ja) 電子パッケージ及びその製造方法
JPH1174404A (ja) ボールグリッドアレイ型半導体装置
JPH07170098A (ja) 電子部品の実装構造および実装方法
JPH0245357B2 (ja) Kibannosetsuzokukozo
JPH051079Y2 (ja)
JP2638557B2 (ja) 半導体装置
JPS622587A (ja) ハイパワ−用混成集積回路
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH10189815A (ja) 半導体素子搭載基板の実装構造
JPS62150837A (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH10261735A (ja) 半導体装置およびその製造方法
JPS6066842A (ja) 半導体装置
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法
JP3030605B2 (ja) 半導体装置
JPH08255868A (ja) 半導体装置およびその製造方法
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JPS6193654A (ja) 樹脂封止型半導体装置
JP2001102492A (ja) 配線基板およびその実装構造
JPS61224444A (ja) 半導体チツプの装着方法
JP2004172425A (ja) 電子装置