JP5165729B2 - 半導体装置のチップスケールパッケージおよびその製造方法 - Google Patents
半導体装置のチップスケールパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5165729B2 JP5165729B2 JP2010143436A JP2010143436A JP5165729B2 JP 5165729 B2 JP5165729 B2 JP 5165729B2 JP 2010143436 A JP2010143436 A JP 2010143436A JP 2010143436 A JP2010143436 A JP 2010143436A JP 5165729 B2 JP5165729 B2 JP 5165729B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor device
- scale package
- opening
- chip scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229910052574 oxide ceramic Inorganic materials 0.000 claims description 3
- 239000011224 oxide ceramic Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置のチップスケールパッケージおよびその製造方法であって、特にパッケージがチップのサイズに近い半導体装置のパッケージおよびその製造方法に関する。
半導体装置パッケージは、一般的にチップを合成樹脂材料またはセラミック材料中に個別に封止したものであり、これは通常、単体パッケージと呼ばれている。パッケージは一般的に支持体で支持し、チップを保護するとともに放熱効果を高め、しかもチップの電力および信号の入出力をシステム化するものを提供するものである。
パッケージ技術のアドバンテージの有無における重要な指標としては、チップ面積とパッケージ面積との比率が１に近づくほど良いとされるものがある。以下は常用される数種類のチップパッケージ技術である（１）メモリチップの最初のパッケージングはデュアル・インライン・パッケージ、つまりＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）が採用される。ＤＩＰパッケージのサイズはチップよりもかなり大きくなってしまうことが多く、パッケージ効率は低く、有効実装面積が大きくなってしまう。（２）薄型・小型パッケージ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ；ＴＳＯＰ）技術。これはチップを封止した周囲からピンを引き出すものであり、ＴＳＯＰは表面実装技術でＰＣＢ上に配線を施すものに適用され、高周波応用に適合し、操作しやすく、信頼性が高い。（３）ボール・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ；ＢＧＡ）パッケージ。これはノート型パソコンのメモリなど大規模集積回路のパッケージングに最も広く応用されている。ＢＧＡパッケージ技術は消費電力が大きいものの、チップの電気・熱性能の信頼性を改善する以外に、Ｉ／Ｏピンの数が増加したときに、ピンのピッチを変更することなく、製品歩留まりを改善するとともに、メモリの厚みおよび重量を減らし、信号送信遅延を小さくして、周波数を大幅に向上できるという長所を備えている。（４）チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＳＰ）。チップ面積とパッケージ面積との比率を１：１．５にまで低下させることができ、ＢＧＡパッケージと比べても、同じ空間でＣＳＰパッケージのメモリ製品は小型で、大容量、そして放熱効果はさらに優れており、ＣＳＰの電気的特性および信頼性は大幅に高まり、システムはより安定することから、ＤＲＡＭといった多くの製品にとって最も優れたメモリパッケージ技術である。
図１は従来の半導体装置パッケージの断面概略図である。半導体装置パッケージ１０は基板１１と、チップ１２と、複数本の金属リード線１３と、封止用樹脂体１４とを備えている。前記チップ１２は接着剤１５により前記基板１１の表面に固定されており、また前記複数本の金属リード線１３を介して前記基板１１における複数のボンディングパッド１１２にそれぞれ電気的に接続されている。前記基板１１の絶縁層１１１内には複数の導電体１１４があるため、前記複数のボンディングパッド１１２は前記複数の導電体１１４を介して基板１１最下部における複数のコンタクト１１３に電気的に接続されている。また前記複数のコンタクト１１３はソルダボール（図示しない）に接合されることで、ＢＧＡパッケージ構成体を形成している。前記チップ１２および前記複数本の金属リード線１３が損傷しないように、前記封止用樹脂体１４は外部からの影響から隔離すべく、前記チップ１２および複数本の金属リード線１３を被覆している。
前記従来の半導体装置のパッケージではダイ・ボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）、ワイヤ・ボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）およびモールディング（ｍｏｌｄｉｎｇ）などの煩雑な製造工程がないと完成しないうえ、リードフレームまたは回路基板といった基板を使用しないとチップを搭載できないため、パッケージングコストを効果的に削減することができないことから、上記した従来技術の半導体装置のパッケージ技術をさらに改善する必要があった。
本発明は製造工程が簡単な半導体装置のチップスケールパッケージおよびその製造方法を提供するものである。
つまり、本発明は、チップと、貫通開口を有する絶縁基板と、第１の金属層と、第２の金属層と、絶縁層とを備えた半導体装置のチップスケールパッケージを開示している。前記第１の金属層は前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に設けられている。前記絶縁層は前記絶縁基板の第２の面を被覆するとともに前記貫通開口の第２の開口部を囲むように設けられている。前記第２の金属層は前記絶縁層および前記第２の開口部上に設けられている。前記チップは前記貫通開口内に設けられるとともに、第１の電極と、第２の電極とを備えている。前記第１の電極は前記第１の金属層に電気的に接続されており、また前記第２の電極は前記第２の金属層に電気的に接続されている。
本発明における一実施例では、少なくとも二つの導電部と、少なくとも二つの端部電極とをさらに備えており、前記二つの導電部および前記二つの端部電極は前記絶縁基板における対向する両側辺に順に積層されるとともに、各々が前記第１の金属層および前記第２の金属層に電気的に接続されている。
本発明では、半導体装置のチップスケールパッケージの製造方法をさらに開示しており、貫通開口を有する絶縁基板と、第１の電極と第２の電極とを有するチップとを準備する工程と、前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に第１の金属層を形成する工程と、前記チップを前記貫通開口内に配置するとともに、前記第１の電極を前記第１の金属層に電気的に接続する工程と、絶縁層で前記絶縁基板の第２の面を被覆する工程と、前記絶縁層および前記第２の開口部上に第２の金属層を形成するとともに、前記第２の電極を前記第２の金属層に電気的に接続する工程と、を含む。
本発明における一実施例では、前記絶縁基板の対向する両側辺には導電部および端部電極が順にそれぞれ形成されており、このうち前記両側辺に配置されている前記二つの端部電極は前記第１の金属層および前記第２の金属層にそれぞれ電気的に接続されている。
上記にて本発明の技術的特徴および長所を概略的に説明することで、下記における本発明の詳細な説明ではより詳しく理解される。本発明の特許請求の標的を構成するその他技術的特徴および長所は下記に記載する。本発明の技術分野の当業者であれば、下記に開示する概念および特定の実施例を基礎として容易に修正、またはその他構造もしくは製造工程を設計することで、本発明と同じ目的を達成することができることを理解するはずである。本発明の技術分野の当業者であれば、これら等価の構成は別紙の特許請求の範囲にて提示する本発明の技術的思想および範囲から離れることはないということも理解できるはずである。
本発明によれば、貫通開口を有する絶縁基板を支持体とするとともに、チップを前記貫通開口内に埋設するとともに前記絶縁基板上の回路層に直接実装するので、材料コストを削減できるだけでなく、製造工程を簡素化して、歩留まりを改善し、製造コスト面での競争力を高めることができる。
図２は本発明の一実施例における半導体装置のチップスケールパッケージの断面概略図である。半導体装置のチップスケールパッケージ２０はチップ２２と、貫通開口２１１を有する絶縁基板２１と、第１の金属層２３と、第２の金属層２４と、絶縁層２５とを備えている。前記第１の金属層２３は前記絶縁基板２１の第１の面２１２および前記貫通開口２１１の第１の開口部２１１１上に設けられている。前記絶縁層２５は前記絶縁基板２１の第２の面２１３を被覆するとともに前記貫通開口２１１の第２の開口部２１１２を囲むように設けられている。前記第２の金属層２４は前記絶縁層２５および前記第２の開口部２１１２上に設けられている。前記チップ２２は前記貫通開口２１１内に設けられるとともに、第１の電極２２１と、第２の電極２２２とを備えている。前記第１の電極２２１は前記第１の金属層２３に電気的に接続されており、また前記第２の電極２２２は前記第２の金属層２４に電気的に接続されている。
表面実装工程に応用可能とするために、前記半導体装置のチップスケールパッケージ２０は少なくとも二つの導電部２６と、少なくとも二つの端部電極２７とをさらに備えており、前記二つの導電部２６および前記二つの端部電極２７は前記絶縁基板２１における対向する両側辺に順に積層されるとともに、各々が前記第１の金属層２３および前記第２の金属層２４に電気的に接続されている。
前記第１の電極２２１、前記第１の金属層２３、前記左側導電部２６および前記左側端部電極２７で導電経路を形成し、また第２の電極２２２、前記第２の金属層２４、前記右側導電部２６および前記右側端部電極２７で他方の導電経路を形成する。前記左側端部電極２７および前記右側端部電極２７はハンダ付けにより他方の回路基板（図示しない）に電気的に接続されるので、前記半導体装置のチップスケールパッケージ２０内の前記チップ２２は前記外部の回路基板と電気信号を送受信することになる。
前記絶縁基板２１の材質はＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）とすることができる。前記第１の金属層２３および前記第２の金属層２４の材質は銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）とすることができる。前記絶縁層２５の材質はポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）またはその他適合する高分子重合体（ｐｏｌｙｍｅｒ）とすることができる。
図３Ａないし３Ｅは本発明の一実施例における半導体装置のチップスケールパッケージの製造工程の流れの概略図である。図３Ａに示すように、貫通開口２１１を有する絶縁基板２１を準備するとともに、前記絶縁基板２１の第１の面２１２および前記貫通開口２１１の第１の開口部２１１１上に第１の金属層２３を形成する。図３Ｂに示すように、チップ２２は前記貫通開口２１１の第２の開口部２１１２から前記貫通開口２１１内に配置されており、また前記チップ２２は第１の電極２２１と、第２の電極２２２とを備えており、前記第１の電極２２１はさらに前記第１の金属層２３に電気的に接続されている。例えば銀ペーストといった導電性接着剤（図示しない）を前記貫通開口２１１の第２の開口部２１１２から前記第１の金属層２３の表面に塗布した後、前記チップ２２の第１の電極２２１を前記導電性接着剤で前記第１の金属層２３に接合するとともに、互いに電気的に接続する。
図３Ｃに示すように、絶縁層２５’で前記絶縁基板２１の第２の面２１３および前記貫通開口２１１の第２の開口部２１１２を被覆した後、前記第２の電極２２２が露出するまで前記絶縁層２５’の上層部分を除去する。前記絶縁層２５’を除去する工程にはラッピング（Ｌａｐｐｉｎｇ）、ドライエッチング（Ｄｒｙ Ｅｔｃｈｉｎｇ）またはウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）を採用することができるものであり、その目的は前記第２の電極２２２を前記絶縁層２５’から露出させるところにある。前記絶縁層２５’は前記貫通開口２１１内に充填しても良い。
図３Ｄに示すように、薄くなった前記絶縁層２５および前記第２の開口部２１１２上に第２の金属層２４を形成するとともに、前記第２の電極２２２を前記第２の金属層２４に電気的に接続する。図３Ｅに示すように、さらに前記絶縁基板の対向する両側辺に、例えば銀または銅を浸着させて導電部２６を形成する。さらに前記導電部２６上に、例えばニッケルまたはスズをめっきしてニッケル−スズ合金層を形成するように端部電極２７を形成する。
本発明の技術内容および技術的特長はすでに上記したとおりであるが、当業者であれば本発明の教示および開示に基づいて、本発明の技術的思想に反しない種々の置換および付加を行うことはできる。したがって、本発明の保護範囲は実施例に開示するものに限定されることなく、本発明に反しない各種置換および付加を含むうえ、それは別紙の特許請求の範囲に含まれるはずである。
１０ 半導体装置パッケージ
１１ 基板
１２ チップ
１３ 金属リード線
１４ 封止用樹脂体
１５ 接着剤
１１１ 絶縁層
１１２ ボンディングパッド
１１３ コンタクト
１１４ 導電体
２０ 半導体装置のチップスケールパッケージ
２１ 絶縁基板
２２ チップ
２３ 第１の金属層
２４ 第２の金属層
２５ 絶縁層
２５’ 絶縁層
２６ 導電部
２７ 端部電極
２１１ 貫通開口
２１１１ 第１の開口部
２１１２ 第２の開口部
２１２ 第１の面
２１３ 第２の面
２２１ 第１の電極
２２２ 第２の電極
１１ 基板
１２ チップ
１３ 金属リード線
１４ 封止用樹脂体
１５ 接着剤
１１１ 絶縁層
１１２ ボンディングパッド
１１３ コンタクト
１１４ 導電体
２０ 半導体装置のチップスケールパッケージ
２１ 絶縁基板
２２ チップ
２３ 第１の金属層
２４ 第２の金属層
２５ 絶縁層
２５’ 絶縁層
２６ 導電部
２７ 端部電極
２１１ 貫通開口
２１１１ 第１の開口部
２１１２ 第２の開口部
２１２ 第１の面
２１３ 第２の面
２２１ 第１の電極
２２２ 第２の電極
Claims (22)
- 半導体装置のチップスケールパッケージであって、当該チップスケールパッケージが、
第１の面と、第２の面と、前記第１の面および前記第２の面を貫通する貫通開口とを有し、前記貫通開口が第１の開口部と、第２の開口部とを有する絶縁基板と、
前記絶縁基板の前記第１の面および前記貫通開口の前記第１の開口部上に設けられている第１の金属層と、
第１の電極と、第２の電極とを備え、前記貫通開口内に設けられており、前記第１の電極が前記第１の金属層に電気的に接続されているチップと、
前記絶縁基板の前記第２の面を被覆するとともに、前記貫通開口の前記第２の開口部上を囲むように設けられている絶縁層と、
前記絶縁層および前記第２の開口部上に設けられるとともに、前記第２の電極に電気的に接続されている第２の金属層とを有してなり、
前記絶縁基板における対向する両側辺の一方に、少なくとも１つの第１の導電部と第１の端部電極とを順に積層し、他方に、少なくとも１つの第２の導電部と第２の端部電極とを順に積層したものをさらに備え、
前記第１の導電部が、前記第１の金属層の側面だけでなく、前記第１の金属層の上面にも電気的に接続され、前記第１の端部電極が、前記第１の金属層の側面には直接接続されず、前記第１の金属層の上面に電気的に接続され、
前記第２の導電部が、前記第２の金属層の側面だけでなく、前記第２の金属層の上面にも電気的に接続され、前記第２の端部電極が、前記第２の金属層の側面には直接接続されず、前記第２の金属層の上面に電気的に接続されることを特徴とする半導体装置のチップスケールパッケージ。 - 前記第１の電極と前記第１の金属層との中間に設けられている導電性接着剤をさらに備えたことを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記導電性接着剤が銀ペーストであることを特徴とする請求項２に記載の半導体装置のチップスケールパッケージ。
- 前記絶縁基板の材質が、ＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記第１の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記第２の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記絶縁層の材質が、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）または高分子重合体（ｐｏｌｙｍｅｒ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記絶縁層が前記貫通開口内に充填されていることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記第１及び第２の導電部の材質が銀または銅であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 前記第１及び第２の端部電極の材質がニッケル−スズ合金であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
- 半導体装置のチップスケールパッケージの製造方法であって、
第１の開口部と第２の開口部とを有する貫通開口を備えた第１の面および第２の面を有する絶縁基板と、第１の電極と第２の電極とを有するチップと、を提供する工程と、
前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に第１の金属層を形成する工程と、
前記チップを前記貫通開口内に配置するとともに、前記第１の電極を前記第１の金属層に電気的に接続する工程と、
絶縁層で前記絶縁基板の第２の面を被覆する工程と、
前記絶縁層および前記第２の開口部上に第２の金属層を形成するとともに、前記第２の金属層を前記第２の電極に電気的に接続する工程と、
前記絶縁基板において対向する両側辺の一方に第１の導電部および第１の端部電極を、他方に第２の導電部および第２の端部電極を、順にそれぞれ形成する工程であって、
前記第１の導電部が、前記第１の金属層の側面だけでなく、前記第１の金属層の上面にも電気的に接続され、前記第１の端部電極が、前記第１の金属層の側面には直接接続されず、前記第１の金属層の上面に電気的に接続され、
前記第２の導電部が、前記第２の金属層の側面だけでなく、前記第２の金属層の上面にも電気的に接続され、前記第２の端部電極が、前記第２の金属層の側面には直接接続されず、前記第２の金属層の上面に電気的に接続されることを特徴とする半導体装置のチップスケールパッケージの製造方法。 - 前記第２の電極が露出するまで前記絶縁層の上層部分を除去する工程をさらに含むことを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記絶縁層を除去する工程に、ラッピング（Ｌａｐｐｉｎｇ）、ドライエッチング（Ｄｒｙ Ｅｔｃｈｉｎｇ）またはウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）の工程を採用することを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記第１及び第２の導電部が、銀または銅を浸着させる工程により形成されることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記第１及び第２の端部電極が、ニッケルまたはスズをめっきする工程により形成されることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記第１の金属層上に導電性接着剤を塗布して前記第１の電極を接合する工程をさらに含むことを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記導電性接着剤が銀ペーストであることを特徴とする請求項１６に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記絶縁基板の材質が、ＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）であることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記第１の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記第２の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記絶縁層の材質が、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）または高分子重合体（ｐｏｌｙｍｅｒ）であることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
- 前記絶縁層が前記貫通開口内に充填されていることを特徴とする請求項１１に記載の半導体装置のチップスケールパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099105411 | 2010-02-25 | ||
| TW099105411A TWI406379B (zh) | 2010-02-25 | 2010-02-25 | 晶粒尺寸半導體元件封裝及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011176263A JP2011176263A (ja) | 2011-09-08 |
| JP5165729B2 true JP5165729B2 (ja) | 2013-03-21 |
Family
ID=44475815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010143436A Active JP5165729B2 (ja) | 2010-02-25 | 2010-06-24 | 半導体装置のチップスケールパッケージおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110204521A1 (ja) |
| JP (1) | JP5165729B2 (ja) |
| TW (1) | TWI406379B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6056432B2 (ja) * | 2012-12-06 | 2017-01-11 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法 |
| US9736943B2 (en) * | 2013-07-11 | 2017-08-15 | Mitsubishi Electric Corporation | Power module |
| US20190322572A1 (en) * | 2016-11-18 | 2019-10-24 | Samtec Inc. | Filling materials and methods of filling through holes of a substrate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108153A (ja) * | 1984-10-31 | 1986-05-26 | Nec Kansai Ltd | 電子部品及びその製造方法 |
| US6023403A (en) * | 1996-05-03 | 2000-02-08 | Littlefuse, Inc. | Surface mountable electrical device comprising a PTC and fusible element |
| JPH1070208A (ja) * | 1996-08-27 | 1998-03-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH1079461A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JPH11176642A (ja) * | 1997-12-08 | 1999-07-02 | Taiyo Yuden Co Ltd | 電子部品とその製造方法 |
| JP4136113B2 (ja) * | 1998-09-18 | 2008-08-20 | Ｔｄｋ株式会社 | チップ型積層電子部品 |
| JP2005322773A (ja) * | 2004-05-10 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100616670B1 (ko) * | 2005-02-01 | 2006-08-28 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
| US7733620B2 (en) * | 2006-07-19 | 2010-06-08 | Ta-I Technology Co., Ltd | Chip scale gas discharge protective device and fabrication method of the same |
| KR101099213B1 (ko) * | 2006-09-22 | 2011-12-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP5144052B2 (ja) * | 2006-10-13 | 2013-02-13 | 太陽誘電株式会社 | 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法 |
| US20080239621A1 (en) * | 2007-03-29 | 2008-10-02 | Azizuddin Tajuddin | Clip-on leadframe |
| JP5217677B2 (ja) * | 2008-06-20 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| US8097489B2 (en) * | 2009-03-23 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die |
| US8058102B2 (en) * | 2009-11-10 | 2011-11-15 | Advanced Chip Engineering Technology Inc. | Package structure and manufacturing method thereof |
-
2010
- 2010-02-25 TW TW099105411A patent/TWI406379B/zh active
- 2010-06-24 JP JP2010143436A patent/JP5165729B2/ja active Active
-
2011
- 2011-02-18 US US13/030,842 patent/US20110204521A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TWI406379B (zh) | 2013-08-21 |
| US20110204521A1 (en) | 2011-08-25 |
| JP2011176263A (ja) | 2011-09-08 |
| TW201130096A (en) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11462510B2 (en) | Stacked package structure and stacked packaging method for chip | |
| US8451621B2 (en) | Semiconductor component and method of manufacture | |
| CN101877349B (zh) | 半导体模块及便携式设备 | |
| US8330267B2 (en) | Semiconductor package | |
| US8890329B2 (en) | Semiconductor device | |
| JP2017147272A (ja) | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 | |
| TW201537719A (zh) | 堆疊型半導體封裝 | |
| TWI496258B (zh) | 封裝基板之製法 | |
| TW200913194A (en) | Semiconductor package and manufacturing method thereof | |
| US9634180B2 (en) | Method for forming semiconductor device package with slanting structures | |
| JP5404513B2 (ja) | 半導体装置の製造方法 | |
| US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
| JP5165729B2 (ja) | 半導体装置のチップスケールパッケージおよびその製造方法 | |
| TWI636537B (zh) | 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 | |
| US20130181351A1 (en) | Semiconductor Device Package with Slanting Structures | |
| KR20140045461A (ko) | 집적회로 패키지 | |
| TWI419278B (zh) | 封裝基板及其製法 | |
| CN102270622A (zh) | 裸片尺寸半导体元件封装及其制造方法 | |
| TW201814854A (zh) | 電子封裝件及其製法 | |
| KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR101099688B1 (ko) | 단층 보드온칩 패키지 기판 및 그 제조방법 | |
| TWI582905B (zh) | 晶片封裝結構及其製作方法 | |
| TW202137342A (zh) | 晶片嵌入式基板結構與晶片封裝結構及其製造方法 | |
| CN113257766A (zh) | 半导体装置及其制造方法 | |
| US20120314377A1 (en) | Packaging structure embedded with electronic elements and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5165729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |