DE102009029201B4 - Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils - Google Patents

Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils Download PDF

Info

Publication number
DE102009029201B4
DE102009029201B4 DE102009029201.2A DE102009029201A DE102009029201B4 DE 102009029201 B4 DE102009029201 B4 DE 102009029201B4 DE 102009029201 A DE102009029201 A DE 102009029201A DE 102009029201 B4 DE102009029201 B4 DE 102009029201B4
Authority
DE
Germany
Prior art keywords
layer
nanostructured
component
sensors
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009029201.2A
Other languages
English (en)
Other versions
DE102009029201A1 (de
Inventor
Andreas Kugler
Ricardo Ehrenpfordt
Mathias Bruendel
Frieder Haag
Frieder Sundermeier
Ulrike Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009029201.2A priority Critical patent/DE102009029201B4/de
Priority to TW099129573A priority patent/TWI549898B/zh
Priority to CN2010102738074A priority patent/CN102009946A/zh
Publication of DE102009029201A1 publication Critical patent/DE102009029201A1/de
Application granted granted Critical
Publication of DE102009029201B4 publication Critical patent/DE102009029201B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/6845—Micromachined devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Fluid Mechanics (AREA)
  • Micromachines (AREA)

Abstract

Verfahren zur Herstellung eines ein mikro- oder nanostrukturiertes Bauelement (4,4') umfassenden Bauteils, umfassend die Schritte:
- Bereitstellen eines Trägers (1), umfassend eine auf dem Träger (1) aufgebrachte Verbindungsschicht (2);
- Aufbringen einer weiteren Schicht (3) auf der Oberseite der Verbindungsschicht (2), wobei die weitere Schicht (3) elektrisch leitende Bereiche umfasst, wobei die weitere Schicht (3) mindestens zwei aufeinander angeordnete verschiedene Lagen umfasst und wobei die in einer Lage vorhandenen elektrisch leitenden Bereiche dem Träger zugewandt sind;
- Aufbringen von mindestens einem mikro- oder nanostrukturierten Bauelement (4,4') auf der Oberseite der weiteren Schicht (3);
- Zumindest teilweises Umhüllen des mikro- oder nanostrukturierten Bauelements (4,4') mit einer Umhüllmasse (6);
- Ablösen des erhaltenen Verbundes umfassend die Umhüllmasse (6), das mindestens eine mikro- oder nanostrukturierte Bauelement und die weitere Schicht (3) von der Verbindungsschicht (2).

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines ein mikro- oder nanostrukturiertes Bauelement umfassenden Bauteils. Dieses Verfahren beinhaltet den Schritt des Bereitstellens eines Trägers umfassend eine auf dem Träger aufgebrachte Verbindungsschicht Des Weiteren beinhaltet das Verfahren das Aufbringen einer weiteren Schicht auf der Oberseite der Verbindungsschicht, wobei die weitere Schicht elektrisch leitende Bereiche umfasst, wobei die weitere Schicht mindestens zwei aufeinander angeordnete verschiedene Lagen umfasst und wobei die in einer Lage vorhandenen elektrisch leitenden Bereiche dem Träger zugewandt sind. Die Erfindung betrifft weiterhin ein gemäß diesem Verfahren erhaltenes Bauteil sowie dessen Verwendung.
  • Sensoren werden üblicherweise in stanzgitter- oder substratbasierten Umhüllgehäusen (Moldgehäusen) verpackt. Diese können auf einem Kupfer-Kunststoffgehäuse (Kupfer-Leadframe) basierte Substrate als Ausführungsformen sein, die Gehäuse mit Anschlussbeinchen (leaded Gehäuse) oder Gehäuse ohne Anschlussbeinchen (leadless Gehäuse) umfassen. Dabei werden die einzelnen Sensoren oder ASICs (Anwendungsspezifische Integrierte Schaltungen) entweder nebeneinander oder übereinander auf das Substrat gepackt, worauf sich im Folgenden ein Umspritzprozess anschließt. Zunehmend werden aber auch neue substratlose Gehäuse entwickelt.
  • Eine Variante der Chipverpackung wird als eWLB (Embedded Wafer Level Ball-Grid-Array) bezeichnet. Dabei werden die Chips mit ihrer aktiven Seite auf eine temporäre Trägerfolie von einem Wafercarrier bestückt und anschließend mit einer Pressmasse umhüllt. Der bei diesem Prozess entstehende sogenannte Kunstoffwafer (reconstituted wafer) wird dann von der Trägerfolie entfernt, damit eine Umverdrahtung auf der aktiven Seite stattfinden kann.
  • Zur Umverdrahtung kommen Standard-Dünnschichttechnologien und Materialien zum Einsatz. Die für die Umverdrahtung hergestellten Durchkontakte und ihre entsprechenden Flächen werden dann mit Lötstopplack versehen und die Bauelemente werden aus dem Kunstoffwafer mittels Sägen vereinzelt. Nachteilig an diesem Konzept ist, dass die empfindliche Chipoberfläche nach dem Vergießen (Molden) offenliegt. Deswegen müssen aufwändige Dünnschichttechnologien angewendet werden, damit eine Umverdrahtung ausgeführt werden kann. Dies erfordert eine Reinraum-Infrastruktur bei der Herstellung eines solchen mikro- oder nanostrukturierten Bauelement umfassenden Bauteils.
  • Beispielsweise wird in US 2004/0169264 A1 eine Anordnungs (Package)-Struktur für einen integrierten Schaltkreis und ein Verfahren, um diesen herzustellen, beschrieben. Dabei werden die Bauelemente mit einer Füllschicht umhüllt, worauf sich in einem weiteren Schritt eine Aufbringung einer organischen Schicht anschließt, die durchkontaktiert wird und mit einer Verdrahtungsschicht verbunden wird. Dieses ist aber nachteilig, weil die Bauelemente rückseitig auf dem Substrat aufliegen und somit ihre aktive Fläche ungeschützt ist.
  • Wünschenswert wäre ein verbessertes Verfahren zur Herstellung eines mikro- oder nanostrukturierten Bauelements, wobei die Bauelemente nach ihrem Aufbringen geschützt vorliegen und gleichzeitig mittels üblicher Prozesse im weiteren Verlauf kontaktiert werden können.
  • DE 10 2006 045 900 A1 betrifft ein Verfahren zur Herstellung eines Sensormoduls, das Folgendes umfasst: das Anordnen eines Sensors mit einem Fühlbereich auf einem Träger, wobei der Fühlbereich zum Träger zeigt, das Aufbringen eines ersten Materials auf den Sensor und das Entfernen des Trägers von dem Fühlbereich.
  • US 2006/0208356 A1 offenbart eine Leiterplatte, welche eine Isolierschicht enthält, in die ein Halbleiterchip eingebettet ist, und eine Verdrahtungsstruktur, die mit dem Halbleiterchip verbunden ist. Ein Verstärkungselement, das die Isolierschicht verstärkt, ist dabei in der Isolierschicht eingebettet.
  • DE 10 2007 022 959 A1 beschreibt ein Verfahren, das die Anordnung eines ersten Halbleiterchips auf einem elektrisch leitfähigen Träger, die Bedeckung des ersten Halbleiterchips mit einer Vergussmasse, die Bildung eines Durchgangslochs in der Vergussmasse und die Abscheidung eines ersten Materials in dem Durchgangsloch umfasst.
  • Offenbarung der Erfindung
  • Erfindungsgemäß vorgeschlagen wird daher ein Verfahren zur Herstellung eines mikro- oder nanostrukturierten Bauelements umfassenden Bauteils, umfassend die Schritte:
    • - Bereitstellen eines Trägers, umfassend eine auf dem Träger aufgebrachte Verbindungsschicht;
    • - Aufbringen einer weiteren Schicht auf der Oberseite der Verbindungsschicht, wobei die weitere Schicht elektrisch leitende Bereiche umfasst, wobei die weitere Schicht mindestens zwei aufeinander angeordnete verschiedene Lagen umfasst und wobei die in einer Lage vorhandenen elektrisch leitenden Bereiche dem Träger zugewandt sind;
    • - Aufbringen von mindestens einem mikro- oder nanostrukturierten Bauelement auf der Oberseite der weiteren Schicht;
    • - Zumindest teilweises Umhüllen des mikro- oder nanostrukturierten Bauelements mit einer Umhüllmasse;
    • - Ablösen des erhaltenen Verbundes umfassend die Umhüllmasse, das mindestens eine mikro- oder nanostrukturierte Bauelement und die weitere Schicht von der Verbindungsschicht.
  • Ein Vorteil des erfindungsgemäßen Verfahrens ist, dass das bestehende eWLB-Verfahren vereinfacht werden kann. Prozesskonform kommt es im Prozessschritt der Ablösung zu einer Trennung des Verbundes, ohne dass die mikro- oder nanostrukturierten Bauelemente an der zur Umverdrahtung vorgesehenen Seite frei vorliegen, wobei sich in einem nachfolgenden Schritt die Vereinzelung des Bauteils anschließen kann. Dieses ermöglicht die Umgehung von Reinraum-Techniken. Aus diesem Grund kann die Herstellung des Bauteils außerhalb eines Reinraums durchgeführt werden. Ebenfalls kann eine freie Formgebung des Verarbeitungsformats gegeben sein, da diese nicht zwangsläufig an Wafer-Formen gebunden sind, die dem Stand der Technik entsprechend nur im Reinraum durchgeführt werden können. Ebenfalls kann eine freie Auswahl des Mold-Verfahrens zur Verfügung stehen, da das Verarbeitungsformat auf das Mold-Verfahren angepasst werden kann.
  • Ein mikro- oder nanostrukturiertes Bauelement im Sinne der vorliegenden Erfindung ist insbesondere ein Bauelement mit internen Strukturabmessungen im Bereich von ≥ 1 nm bis ≤ 100 µm. Unter den internen Strukturabmessungen sind hierbei die Abmessungen von Strukturen innerhalb des Bauelements wie zum Beispiel Streben, Stegen oder Leiterbahnen gemeint.
  • Das mikro- oder nanostrukturierte Bauelement kann einen Bereich umfassen, welcher zur elektrischen Kontaktierung mit einem weiteren mikro- oder nanostrukturierten Bauelement vorgesehen ist. Solch ein Bereich kann auch als aktive Fläche, Anschlusspad oder Anschlusskontakt bezeichnet werden. Diese mikro- oder nanostrukturierten Bauelemente können unter anderem integrierte Schaltungen, Sensorelemente, passive Bauelemente, keramische Kondensatoren, Widerstände oder Aktoren umfassen. Die Bauelemente ergeben dann ein System, welches nach Vereinzelung eine eigenständige Anordnung (Package) aufweist.
  • Der erste Schritt des erfindungsgemäßen Verfahrens beinhaltet das Bereitstellen eines Trägers, wobei der Träger eine auf dem Träger aufgebrachte Verbindungsschicht umfasst. Erfindungsgemäß kann das Material des Trägers beispielsweise ausgewählt aus der Gruppe umfassend Keramiken, Metalle oder hochschmelzende Kunststoffe sein. Das Metall kann aus der Gruppe der Edelstahle 1.4034 und/oder 1.4310 ausgewählt werden. Der Träger kann in diesem Verfahren als Basis für Batchtechnologien verwendet werden.
  • Durch die Verbindungsschicht können die mikro- oder nanostrukturierten Bauelemente auf dem Träger in einer bevorzugten Anordnung fixiert werden.
  • Die Verbindungsschicht wird vorzugsweise gleichmäßig auf der Oberseite des Trägers aufgebracht Die verwendete Verbindungsschicht kann eine zersetzungsfreie Temperaturstabilität bis zu 200° C aufweisen. Hierbei ist es möglich, dass die Verbindungsschicht auch eine Klebefolie umfasst Insbesondere wird die Verbindungsschicht auf dem Träger aufgeschleudert oder durch Sprühbelacken aufgetragen. Des Weiteren kann die Verbindungsschicht auf dem Träger aufgetragen werden, indem sie gedruckt, gejettet, dispenst, laminiert, strukturiert oder nicht strukturiert wird und/oder nach der Auftragung strukturiert wird. Die Schichtdicke der Verbindungsschicht kann in einem Bereich von ≥ 0,25 µm bis ≤ 200 µm, bevorzugt in einem Bereich von ≥ 1 µm bis ≤ 100 µm und besonders bevorzugt in einem Bereich von ≥ 2 µm bis ≤ 10 µm vorliegen.
  • Ein weiterer Schritt des erfindungsgemäßen Verfahrens umfasst das Aufbringen einer weiteren Schicht auf der Oberseite der Verbindungsschicht, wobei die weitere Schicht elektrisch leitende Bereiche umfasst, wobei die weitere Schicht mindestens zwei aufeinander angeordnete verschiedene Lagen umfasst und wobei die in einer Lage vorhandenen elektrisch leitenden Bereiche dem Träger zugewandt sind. Hierzu wird bevorzugt zumindest ein Teilbereich der Verbindungsschicht mit der weiteren Schicht kontaktiert. Diese Schicht im Sinne der vorliegenden Erfindung kann dabei eine aus mindestens zwei unterschiedlichen Materialien bestehende Schicht umfassen. In einer weiteren Variante kann das eine Material in das andere Material eingebettet sein. Dabei umfasst mindestens ein Material ein elektrisch leitfähiges Material und vorzugsweise das andere Material ein Isoliermaterial. Vorzugsweise kann die weitere Schicht so auf der Verbindungsschicht aufgebracht werden, dass die elektrisch leitende Schicht die Verbindungsschicht kontaktiert. Ein Vorteil dieser Anordnung ist, dass in einem späteren Prozessschritt nach der Ablösung die elektrisch leitenden Bereiche einer direkten Strukturierung unterworfen werden können.
  • Anschließend erfolgt das Aufbringen von mindestens einem mikro- oder nanostrukturierten Bauelement auf der Oberseite der weiteren Schicht. Dabei wird zumindest ein Teilbereich der mikro- oder nanostrukturierten Bauelemente mit der Oberseite der weiteren Schicht kontaktiert. Weiterhin kann insbesondere die aktive Fläche der mikro- oder nanostrukturierten Bauelemente die Oberseite kontaktieren. Die Aufbringung der mikro- oder nanostrukturierten Bauelemente kann mit einem automatischen Bestücker durchgeführt werden. Zusätzlich kann die Aufbringung der mikro- oder nanostrukturierten Bauelemente durch ein Erhitzen des Trägers, der Bauelemente und/oder der Verbindungsschicht erleichtert werden.
  • Die weitere Schicht kann vernetzt und/oder ausgehärtet werden. Beispielsweise kann dies durch einen Temperaturschritt oder durch eine UV-Belichtung erfolgen.
  • Ein weiterer Schritt des erfindungsgemäßen Verfahrens betrifft das zumindest teilweise Umhüllen des mikro- oder nanostrukturierten Bauelements mit einer Umhüllmasse. Weitere Bezeichnungen für die Umhüllmasse sind auch Vergussmasse, Moldcompound-Komponente, Vergießmasse, Spritzpressmasse, Umspritzmasse, Moldmasse und/oder Pressmasse. Des Weiteren kann die Umhüllmasse Füllstoffe aufweisen. Diese Füllstoffe dienen der Anpassung der Materialeigenschaften. Die Umhüllmasse kann insbesondere direkt ein mikro- oder nanostrukturiertes Bauelement umhüllen. Die Umhüllmasse kann durch Erwärmen vernetzt und ausgehärtet werden. Die Umhüllmasse kann beispielsweise aus der Gruppe der Epoxidharze, Polyacrylate, Polyoxymethylene und/oder Silicone ausgewählt werden.
  • Vorteilhafterweise weisen die verwendeten Umhüllmassen niedrige Kriechstromeigenschaften, hohe Homogenität, einen niedrigen Brechungsindex, einen niedrigen Schrumpf und/oder einen niedrigen Wärmeleitkoeffizient auf. Des Weiteren können die verwendeten Umhüllmassen einen Wärmeausdehnungskoeffizienten aufweisen, der sich von dem Wert des Wärmeausdehnungskoeffizienten des Silizium bis zu einem Faktor zehn unterscheiden kann, ebenso können die verwendeten Umhüllmassen insbesondere ein hohes Elastizitätsmodul und eine hohe Glasübergangstemperatur aufweisen.
  • Im Rahmen der vorliegenden Erfindung umfasst der Begriff „umhüllen“ hierbei ein Verfahren des Umspritzens, Spritzpressens, Vergießens, Laminierens und, unter Verwendung der englischen Fachbegriffe, molding, transfer molding und injection molding, potting, liquid molding, compression molding und des sheetmoldens.
  • Auf das Umhüllen mit der Umhüllmasse folgend kann sich beispielsweise ein Erhitzen der erhaltenen Anordnung anschließen. Unter erhaltener Anordnung sind hierbei die aus den vorherigen Verfahrensschritten erhaltenden umhüllten Bauelemente gemeint. Dieser Schritt wird auch als Post-Mold-Cure (PMC) Schritt bezeichnet. Der für die Moldmasse notwendige PMC-Schritt wird innerhalb der vorliegenden Erfindung benutzt, um eine Aushärtung und Endvemetzung der Moldmasse zu erreichen.
  • Ein weiterer Schritt des erfindungsgemäßen Verfahrens betrifft das Ablösen des erhaltenen Verbundes umfassend, die Umhüllmasse, das mindestens eine mikro- oder nanostrukturierte Bauelement und die weitere Schicht von der Verbindungsschicht. Mit Ablösen ist gemeint, dass die Umhüllmasse zusammen mit dem mikro- oder nanostrukturierten Bauelement und der weiteren Schicht zusammen von der Verbindungsschicht gelöst werden können. Dazu sollte insbesondere die aufzubringende Kraft zum Ablösen der weiteren Schicht von der Verbindungsschicht kleiner als die aufzubringende Kraft zum Ablösen der Umhüllmasse von der weiteren Schicht sein.
  • Anschließend können die üblichen Verfahrensschritte zur Durchkontaktierung, Strukturierung der weiteren Schicht und der Umverdrahtung durchgeführt werden. Beispielsweise kann die Herstellung eines Durchkontaktes in der weiteren Schicht mittels eines Lasers erreicht werden. Dazu kann eine Laserbohrmaschine mit einem kombinierten Lasersystem verwendet werden.
  • Daran kann sich beispielsweise eine Metallisierung des Durchkontakts mittels einer elektrisch leitenden Schicht anschließen. Als elektrisch leitende Schicht können hierzu insbesondere metallische Leiter und/oder leitfähige Polymere zum Einsatz kommen. Dazu kann insbesondere nach dem Bohren mit dem Laser eine Bohrlochreinigung und Metallisierung durchgeführt werden. Anschließend kann die Oberfläche mit Palladium aktiviert werden, damit chemisch Kupfer (Schichtdicke von 0,5 bis 0,8 µm) aufgebracht werden kann. Als letzter Schritt kann galvanisch Kupfer aufgebracht werden, wobei die sogenannte Puls-Plating Technologie verwendet werden kann.
  • In einer weiteren Ausbildung des erfindungsgemäßen Verfahrens umfassen in der weiteren Schicht die elektrisch leitenden Bereiche eine Aluminiumschicht, Kupferschicht, Silberschicht, Nickelschicht, Palladiumschicht, Chromschicht, Titannitridschicht, elektrisch leitfähige Polymere und/oder eine Goldschicht. Diese Materialien können neben ihrer guten Leitfähigkeit und Strukturierbarkeit einen hohen Wärmeleitfähigkeitskoeffizienten aufweisen, der die bei Betrieb entstehende Wärme gut weiterleiten kann.
  • In einer weiteren Variante kann die weitere Schicht einen Verbund aus Kupfer, Nickel und Gold oder aus einem Verbund aus Kupfer, Nickel, Palladium und/oder Gold umfassen. Dieser Verbund kann teilweise vorstrukturiert sein. Ebenso kann der Verbund beispielsweise eine Maske auf den elektrisch leitenden Bereichen umfassen. Vorteilhafterweise kann die weitere Schicht insbesondere Justiermarken für die Platzierung der mikro- oder nanostrukturierten Bauelemente aufweisen. Hierbei können die Justiermarken durchgängig sein. Damit ist im Sinne der vorliegenden Erfindung gemeint, dass die Justiermarken durch die weitere Schicht hindurchgehen und somit sowohl an der zum Träger zugewandten Seite, als auch an der gegenüberliegenden Seite offenliegen.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens ist die weitere Schicht eine kupferkaschierte Harzfolie. Beispielsweise kann die Folie einer auf Isolierharz auflaminierten Kupferfolie entsprechen, die auch RCC (Resin-Coated-Copper)-Folie genannt werden kann. Das Harz kann aus der Gruppe der Epoxidharze oder Polyacrylate ausgewählt werden. Ein Vorteil dieser Folie ist, dass sie als Verbundwerkstoff in einem einzigen Verfahrensschritt aufgebracht werden kann. Somit kann es zu einer vereinfachten Prozessführung kommen, da die Aufbringung der Folie auf einem Substrat in bestehende Verfahren mit eingebracht werden kann. Auch hier besteht der Vorteil bei der Verwendung der RCC-Folie, dass die aktive Fläche der mikro- oder nanostrukturierten Bauelemente durch die RCC-Folie geschützt werden kann.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens ist das mikro- oder nanostrukturierte Bauelement aus der Gruppe umfassend Mikro-Elektro-Mechanische Systeme (MEMS), Anwendungsspezifische Integrierte Schaltungen (ASICS), Halbleiterbauelemente und/oder Sensorelemente ausgewählt. Vorzugsweise können die Sensorelemente Bestandteile in Beschleunigungssensoren, Drehratensensoren, Drucksensoren, Magnetsensoren, Hallsensoren, Massenflusssensoren, Gassensoren, optische Sensoren, Feuchtsensoren, Mediensensoren und/oder Mehrchipmodule sein.
  • Beispielsweise kann das Halbleiterbauelement ausgewählt sein aus der Gruppe umfassend Active Pixel Sensor, Charge Coupled Device (CCD)-Sensor, Contact Image Sensor, Diac (diode for alternating current), Digital Pixel Sensor, Elektronenmultiplierröhren (Electron Multiplying) CCD, Fotothyristor, Gate Array, Gate Turn-Off (GTO)-Thyristor, Halbleiterrelais, Halbleiterspeicher, Integrationsgrad, Mikroprozessor, Neuromorphe Chips, Optokoppler, Position Sensitive Device, Solarzelle, Stromrückgekoppelter Operationsverstärker, Thyristor, Thyristorsteller, Thyristortetrode, Thyristorturm, Time-of-flight-Sensor, Drucksensoren, Beschleunigungssensoren, Temperatursensoren, Drehratensensoren, Massenflusssensoren, Magnetsensoren, Gassensoren, Hallsensoren, Feuchtigkeitssensoren, Trench-Technik und/oder Video-RAM (Random Access Memory). Durch das erfindungsgemäße Verfahren ergibt sich der Vorteil, dass mehrere Sensoren platzsparend nebeneinander angeordnet werden können, wobei die Stabilität der Funktion der Bauelemente durch die bereits im Prozess aufgebrachte weitere Schicht, die elektrisch leitende Bereiche enthält, verbessert wird.
  • Eine weitere Variante des erfindungsgemäßen Verfahrens umfasst den Verfahrensschritt, dass bei mindestens zwei mikro- oder nanostrukturierten Bauelementen ein Durchkontakt hergestellt wird und diese mittels der kupferkaschierten Harzfolie miteinander kontaktiert werden, indem diese umverdrahtet wird. Die mikro- oder nanostrukturierten Bauelemente umfassen beispielsweise an ihrer dem Träger zugewandten Seite zur Kontaktierung vorgesehene Bereiche, beispielsweise einen Anschlusspad oder Anschlusskontakt, wobei diese Bereiche zumindest teilweise die kupferkaschierte Harzfolie kontaktieren.
  • Vorzugsweise umfasst das erfindungsgemäße Verfahren den Schritt des Herstellens eines Durchkontakts durch die weitere Schicht zu einem zur Kontaktierung vorgesehenen Bereich des mikro- oder nanostrukturierten Bauelements. Durch einen Laserbohr- und Metallisierungsvorgang kann der elektrische Kontakt hergestellt werden. Des Weiteren können die Durchkontakte chemisch und/oder physikalisch hergestellt werden. Insbesondere kann der Durchkontakt durch chemisches Ätzen hergestellt werden. Die RCC-Folie kann nun die entsprechenden mikro- oder nanostrukturierten Bauelemente miteinander verbinden. Diese Verbindungen können noch galvanisch verstärkt werden.
  • Die weitere Schicht kann zuerst mit einem UV-Laser geöffnet werden und anschließend kann die Schicht mit einem CO2-Laser weiter bis zum mikro- oder nanostrukturierten Bauelement entfernt werden. Der Vorteil dieses kombinierten Systems ist, dass die mikro- oder nanostrukturierten Bauelemente nicht durch den CO2-Laser beschädigt werden.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens kontaktiert zumindest teilweise während des Umhüllens des mikro- oder nanostrukturierten Bauelements mit einer Umhüllmasse ein Stempel das mikro- oder nanostrukturierte Bauelement. Dabei kann der Stempel nach dem Umhüllen mit der Umhüllmasse, wenn diese noch nicht ausgehärtet ist, das mikro- oder nanostrukturierte Bauelement kontaktieren. Dazu wird der Stempel in die Umhüllmasse hineingedrückt. Ebenfalls ist es möglich, dass der Stempel das mikro- oder nanostrukturierte Bauelement vor dem Umhüllen mit der Umhüllmasse kontaktiert und anschließend daran die Umhüllung stattfindet. Somit kann nach dem Aushärten der Umhüllmasse in einem späteren Prozesschritt der Stempel wieder entfernt werden, so dass ein Medienzugang zu dem mikro- oder nanostrukturierten Bauelement hergestellt werden kann. Ein Vorteil ist, dass die Entfernung des Stempels insbesondere erst nach dem Umverdrahten erfolgen kann, so dass das mikro- oder nanostrukturierte Bauelement nicht durch die vorherigen Verfahrenschritte beschädigt werden kann.
  • Vorzugsweise umfasst das erfindungsgemäße Verfahren den Schritt des Vereinzelns des Bauteils. Dazu kann das Bauteil entweder vor oder nach der Umverdrahtung mittels Sägen vereinzelt werden, um eine eigenständige Anordnung zu erhalten. Dadurch kann eine flexiblere Prozessführung erzielt werden.
  • Beschrieben wird ferner ein Bauteil, erhältlich durch das erfindungsgemäße Verfahren, umfassend ein von einer Umhüllmasse umgebenes mikro- oder nanostrukturiertes Bauelement, wobei das mikro- oder nanostrukturierte Bauelement zumindest teilweise eine weitere Schicht kontaktiert, wobei die weitere Schicht mindestens einen Durchkontakt zu einem zur Kontaktierung vorgesehenen Bereich des mikro- oder nanostrukturierten Bauelements umfasst und wobei der Durchkontakt mit einer elektrisch leitenden Schicht elektrisch kontaktiert ist. Insbesondere kann das mikro- oder nanostrukturierte Bauelement ausgewählt werden aus der Gruppe umfassend MEMS, ASICs. Das Bauteil weist vorteilhafterweise eine kupferkarschierte Harzfolie auf, die in einem weiteren Schritt strukturiert werden kann.
    Die Bauteile die diese Folie als Basis für eine Umverdrahtung besitzen weisen den Vorteil auf, dass sie insbesondere eine miniaturisierte Verpackung von Sensoren aufweisen.
  • In einer Ausführungsform umfasst das erfindungsgemäße Bauteil weiterhin eine Kavität, welche von außen durch das Material, das an das mikro- oder nanostrukturierte Bauelement angrenzt und bis zu dem mikro- oder nanostrukturierten Bauelement hindurchreicht. Alternativ kann zusätzlich die Kavität durch die elektrisch leitfähigen Bereiche umfassende Folie hindurch reichen. Hierdurch ist es beispielsweise möglich, Medienzugänge für verpackte Bauelemente wie Sensoren zu erhalten. Dabei können die Sensoren unter anderem Drucksensoren, Fluidsensoren und/oder chemische Sensoren sein. Vorteilhafterweise kann dadurch eine Kommunikation des Zwischenraums mit dem Außenmedium stattfinden, wobei dies vorzugsweise durch eine FluidKommunikation erreicht werden kann.
  • Ein weiterer Gegenstand der Erfindung betrifft die Verwendung des Bauteils in Drucksensoren, Beschleunigungssensoren, Temperatursensoren, Drehratensensoren, Massenflusssensoren, Magnetsensoren, Gassensoren, Hallsensoren und/oder Feuchtigkeitssensoren. Dabei sind mit Sensoren fertige Systeme gemeint, die eine Auswertelektronik umfassen. Durch das erfindungsgemäße Verfahren können beispielsweise kostengünstigere Analysesysteme produziert werden, da das erfindungsgemäße Verfahren in ein bestehendes Verfahren mit eingebracht werden kann. Ebenso ist ein Vorteil, dass eine Herstellung von Multifunktionssensoren unter Verwendung mehrerer Bauelemente mit verschiedenen Funktionen erreicht werden kann und diese unter Nutzung von Batch-Prozessen erzeugt werden können.
  • Die vorliegende Erfindung wird anhand der nachfolgenden Zeichnungen weiter erläutert. Es zeigen:
    • 1 einen bereitgestellten Träger
    • 2 eine Darstellung des Schritts nach dem Aufbringen der RCC-Folie
    • 3 die Darstellung des Schritts des Aufbringens der mikro- oder nanostrukturierten Bauelemente
    • 4 eine Darstellung des Schritts nach dem Aufbringen der Umhüllmasse
    • 5 eine Darstellung des Schritts nach dem Ablösen
    • 6 eine Darstellung des Schritts nach der Herstellung eines Durchkontaktes
    • 7 eine Darstellung des Schritts nach der Metallisierung des Durchkontaktes
    • 8 eine Darstellung des Bauteils mit zwei Kavitäten
  • 1 zeigt einen bereitgestellten Träger 1 mit der auf dem Träger liegenden Verbindungsschicht 2. Die Verbindungsschicht 2 liegt dabei planar auf dem Träger 1 auf. Vorteilhafterweise ist das Material des Trägers 1 Edelstahl, insbesondere im vorliegenden Fall der Edelstahl 1.4034.
    Die Verbindungsschicht 2 im vorliegenden Fall umfasst insbesondere Materialien auf Polymerbasis.
  • 2 zeigt den Zustand nach dem Auftragen einer weiteren Schicht 3 auf die Verbindungsschicht 2. Die weitere Schicht 3 soll in dem vorliegenden Fall eine RCC-Folie 3 sein. Die RCC-Folie 3 umfasst dabei eine Epoxidschicht 3a und eine Kupferschicht 3b, wie in der Vergrößerung dargestellt. Die in der RCC-Folie 3 enthaltende Epoxidschicht 3a liegt auf der Kupferschicht 3b und bildet in diesem Fall die für das Aufbringen von Bauelementen vorgesehene Seite.
  • In 3 wurden die mikro- oder nanostrukturierten Bauelemente 4 und 4' aufgebracht. In diesem Beispiel können die mikro- oder nanostrukturierten Bauelemente 4 MEMS und die mikro- oder nanostrukturierten Bauelemente 4' ASICS sein. Dabei können sich die Bauelemente 4 und 4' sowohl in ihrer Form als auch in ihrer Funktion unterscheiden. Die mikro- oder nanostrukturierten Bauelemente 4,4' dringen soweit in die RCC-Folie 3 ein, dass Ihre Kontaktstellen 5,5' vollständig von der RCC-Folie 3 abgedeckt sind. Auf der Epoxidschicht 3a der RCC-Folie 3 werden die mikro- oder nanostrukturierten Bauelemente 4,4' aufgebracht. Die Bauelemente 4,4' weisen dem Träger 1 zugewandte Kontaktstellen 5 und 5' auf, die sich innerhalb der Epoxidschicht 3a befinden. Danach wird die Epoxidschicht 3a vernetzt.
  • Im nächsten Schritt wird die in 3 gezeigte Anordnung vergossen. 4 zeigt, wie die Umhüllmasse 6 die mikro- oder nanostrukturierten Bauelemente 4,4' kontaktiert. Anschließend kann auf eine Temperatur erhitzt werden, bei der die Umhüllmasse 6 verfestigt und ausgehärtet wird.
  • Als nächster Schritt erfolgt die Ablösung des Verbundes umfassend Umhüllmasse 6, mikro- oder nanostrukturierte Bauelemente 4,4' und RCC-Folie 3 von der Verbindungsschicht 2. In 5 sind die in die Umhüllmasse 6 eingebetteten mikro- oder nanostrukturierten Bauelemente 4,4' und die RCC-Folie 3 als einzelnes Verbundstück abgebildet. Nach der Ablösung von der Verbindungsschicht 2 liegt die Kupferschicht der RCC-Folie frei zugänglich vor.
  • Nach dem Entfernen des Trägers 1 und der Verbindungsschicht 2 erfolgt die Strukturierung und die Umverdrahtung. Dabei ist in 6 ein Bauteil nach einem Laserbohrvorgang dargestellt. Dazu ist ein Laserbohrvorgäng durch die Epoxidschicht 3a und die Kupferschicht 3b der RCC-Folie 3 notwendig. Dieser Laserbohrvorgang generiert einen Durchkontakt 7,7' zu der Kontaktstelle 5,5' des mikro- oder nanostrukturierten Bauelements 4,4'.
  • 7 zeigt den Zustand der Durchkontakte 7,7' nach der Metallisierung. Dabei kann bei der Metallisierung die Oberfläche der vorher erzeugten Duchkontakte 7,7' mit einem Leiter 8 kontaktiert werden. Hierbei kann beispielsweise eine galvanische Verstärkung der Kupferschicht 3b erfolgen. Weiterhin kann die Kupferschicht 3b mit einem Lötstopp 9 versehen werden, wobei dieser zusätzlich noch strukturiert werden kann. Nach der Umverdrahtung kann durch Sägen das Bauteil vereinzelt werden, was durch die gestrichelte Linie verdeutlicht werden soll.
  • Die 8 zeigt einzelne Bauteile mit jeweils einer Kavität 10 und 10'. In der linken Hälfte des Bauteils ist eine Kavität 10 durch die Umhüllmasse 6 bis zu dem mikro- oder nanostrukturierten Bauelement 4,4' zu sehen. In der rechten Hälfte ist eine durch die RCC-Folie 3 gehende Kavität 10' zu sehen.

Claims (8)

  1. Verfahren zur Herstellung eines ein mikro- oder nanostrukturiertes Bauelement (4,4') umfassenden Bauteils, umfassend die Schritte: - Bereitstellen eines Trägers (1), umfassend eine auf dem Träger (1) aufgebrachte Verbindungsschicht (2); - Aufbringen einer weiteren Schicht (3) auf der Oberseite der Verbindungsschicht (2), wobei die weitere Schicht (3) elektrisch leitende Bereiche umfasst, wobei die weitere Schicht (3) mindestens zwei aufeinander angeordnete verschiedene Lagen umfasst und wobei die in einer Lage vorhandenen elektrisch leitenden Bereiche dem Träger zugewandt sind; - Aufbringen von mindestens einem mikro- oder nanostrukturierten Bauelement (4,4') auf der Oberseite der weiteren Schicht (3); - Zumindest teilweises Umhüllen des mikro- oder nanostrukturierten Bauelements (4,4') mit einer Umhüllmasse (6); - Ablösen des erhaltenen Verbundes umfassend die Umhüllmasse (6), das mindestens eine mikro- oder nanostrukturierte Bauelement und die weitere Schicht (3) von der Verbindungsschicht (2).
  2. Verfahren nach Anspruch 1, wobei in der weiteren Schicht (3) die elektrisch leitenden Bereiche eine Aluminiumschicht, Kupferschicht, Silberschicht, Nickelschicht, Palladiumschicht, Chromschicht, Titannitridschicht, elektrisch leitfähige Polymere und/oder eine Goldschicht umfassen.
  3. Verfahren nach Anspruch 1, wobei die weitere Schicht (3) eine kupferkaschierte Harzfolie ist.
  4. Verfahren nach Anspruch 1, wobei das mikro- oder nanostrukturierte Bauelement (4,4') aus der Gruppe umfassend Mikro-Elektro-Mechanische Systeme, Anwendungsspezifische Integrierte Schaltungen, Halbleiterbauelemente und/oder Sensorelemente ausgewählt ist.
  5. Verfahren nach Anspruch 1, weiter umfassend den Schritt des Herstellens eines Durchkontakts (7,7') durch die weitere Schicht zu einem zur Kontaktierung vorgesehenen Bereich (5,5') des mikro- oder nanostrukturierten Bauelements (4,4').
  6. Verfahren nach Anspruch 1, wobei während des Umhüllens des mikro- oder nanostrukturierten Bauelements (4,4') mit einer Umhüllmasse (6) ein Stempel das mikro- oder nanostrukturierte Bauelement (4,4') zumindest teilweise kontaktiert.
  7. Verfahren nach Anspruch 1, weiterhin umfassend den Schritt des Vereinzelns des Bauteils.
  8. Verwendung des Verfahrens gemäß Anspruch 1 zur Herstellung von Drucksensoren, Beschleunigungssensoren, Temperatursensoren, Drehratensensoren, Massenflusssensoren, Magnetsensoren, Gassensoren, Hallsensoren und/oder Feuchtigkeitssensoren.
DE102009029201.2A 2009-09-04 2009-09-04 Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils Active DE102009029201B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009029201.2A DE102009029201B4 (de) 2009-09-04 2009-09-04 Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils
TW099129573A TWI549898B (zh) 2009-09-04 2010-09-02 製造包含一微構造化或奈米構造化的構造元件的構件的方法
CN2010102738074A CN102009946A (zh) 2009-09-04 2010-09-03 制造包含微结构化或纳米结构化的元器件的构件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009029201.2A DE102009029201B4 (de) 2009-09-04 2009-09-04 Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils

Publications (2)

Publication Number Publication Date
DE102009029201A1 DE102009029201A1 (de) 2011-03-10
DE102009029201B4 true DE102009029201B4 (de) 2019-05-09

Family

ID=43535899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009029201.2A Active DE102009029201B4 (de) 2009-09-04 2009-09-04 Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils

Country Status (3)

Country Link
CN (1) CN102009946A (de)
DE (1) DE102009029201B4 (de)
TW (1) TWI549898B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011108981B4 (de) * 2011-08-01 2016-02-18 Gottfried Wilhelm Leibniz Universität Hannover Struktureinrichtung mit einem Bauelement, Vorrichtung zur Applikation des Bauelements, Verfahren zur Herstellung der Struktureinrichtung und Verfahren zur Applikation des Bauelements
DE102011114774A1 (de) * 2011-09-30 2013-04-04 Infineon Technologies Ag Bauelement mit Gehäuse
DE102011084537B4 (de) * 2011-10-14 2017-05-04 Robert Bosch Gmbh Ultraschallsensorarray
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
TWI523808B (zh) * 2014-01-29 2016-03-01 先技股份有限公司 微機電氣體感測裝置
DE102015225905A1 (de) * 2015-12-18 2017-06-22 Robert Bosch Gmbh Wischblattvorrichtung
US9630837B1 (en) * 2016-01-15 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMS structure and manufacturing method thereof
DE102016217452A1 (de) 2016-09-13 2017-10-26 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
CN109579928B (zh) * 2018-11-23 2020-10-23 北京控制工程研究所 一种热式微流量测量传感器流道及密封结构
TWI746974B (zh) * 2019-05-09 2021-11-21 國立清華大學 熱電奈米感測器及其製造方法與應用方法
CN110371920B (zh) * 2019-07-12 2023-09-08 北京机械设备研究所 抑制ndir气体传感器振动敏感性的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169264A1 (en) 2001-12-31 2004-09-02 Jin-Yuan Lee Integrated chip package structure using organic substrate and method of manufacturing the same
US20060208356A1 (en) 2005-03-15 2006-09-21 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
DE102006045900A1 (de) 2006-08-25 2008-03-13 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung
DE102007022959A1 (de) 2007-05-16 2008-11-20 Infineon Technologies Ag Halbleitervorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065638A1 (en) * 2002-10-07 2004-04-08 Bishnu Gogoi Method of forming a sensor for detecting motion
AU2003234993A1 (en) * 2003-04-25 2004-12-13 Fujitsu Limited Method for fabricating microstructure and microstructure
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169264A1 (en) 2001-12-31 2004-09-02 Jin-Yuan Lee Integrated chip package structure using organic substrate and method of manufacturing the same
US20060208356A1 (en) 2005-03-15 2006-09-21 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
DE102006045900A1 (de) 2006-08-25 2008-03-13 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung
DE102007022959A1 (de) 2007-05-16 2008-11-20 Infineon Technologies Ag Halbleitervorrichtung

Also Published As

Publication number Publication date
TWI549898B (zh) 2016-09-21
CN102009946A (zh) 2011-04-13
TW201109269A (en) 2011-03-16
DE102009029201A1 (de) 2011-03-10

Similar Documents

Publication Publication Date Title
DE102009029201B4 (de) Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102011000530B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102013108353B4 (de) Vorrichtung mit einer eingebetteten MEMS-Vorrichtung und Verfahren zur Herstellung einer eingebetteten MEMS-Vorrichtung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102007058951B4 (de) MEMS Package
DE102012108305B4 (de) Sensorbauelement und Verfahren
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102014102006B4 (de) Halbleitermodul
DE102009044863B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008039706A1 (de) Halbleiterbauelement
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014105335A1 (de) Mikrofonmodul und Verfahren zu dessen Herstellung
EP2619792A1 (de) Multifunktionssensor als pop-mwlp
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102009029199A1 (de) Stressentkoppelte Aufbautechnik für substratlose Mold-Packages
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final