DE102015112452A1 - Leistungshalbleitermodul und Leistungshalbleiterbaugruppe - Google Patents

Leistungshalbleitermodul und Leistungshalbleiterbaugruppe Download PDF

Info

Publication number
DE102015112452A1
DE102015112452A1 DE102015112452.1A DE102015112452A DE102015112452A1 DE 102015112452 A1 DE102015112452 A1 DE 102015112452A1 DE 102015112452 A DE102015112452 A DE 102015112452A DE 102015112452 A1 DE102015112452 A1 DE 102015112452A1
Authority
DE
Germany
Prior art keywords
semiconductor
power
layer
pressure contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015112452.1A
Other languages
English (en)
Other versions
DE102015112452B4 (de
Inventor
Michael Tønnes
Klaus Olesen
Holger Ulrich
Ronald Eisele
Frank Osterwald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102015112452.1A priority Critical patent/DE102015112452B4/de
Publication of DE102015112452A1 publication Critical patent/DE102015112452A1/de
Application granted granted Critical
Publication of DE102015112452B4 publication Critical patent/DE102015112452B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/052—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05298—Fillers
    • H01L2224/05299—Base material
    • H01L2224/05395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/053 - H01L2224/05391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

Die vorliegende Erfindung offenbart ein Leistungshalbleitermodul, umfassend: ein Substrat; und einen Halbleiter, der auf einer Oberseite des Substrats bereitgestellt ist, wobei eine Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen des Halbleiters auf einer Oberseite des Halbleiters gebildet sind.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitermodul und eine Leistungshalbleiterbaugruppe, die das Leistungshalbleitermodul umfasst.
  • Stand der Technik
  • Leistungshalbleitermodule mit lösbaren Verbindungen in Form von federnden Druckkontaktverbindungen sind bekannt. Bei diesen Modulen werden Potentiale für Lastströme und Steuersignale in jedem Fall mittels individueller Federkontaktelemente von dem Substratkontakt durch das Gehäuse hindurch an die Steuerschaltkreisplatte weitergeleitet und diese sind auf beiden Seiten mittels Druck elektrisch kontaktiert. Die elektrische Verbindung von Leistungshalbleitern innerhalb des Leistungsmoduls ist in diesem Fall einerseits mittels eines Layouts des DCB-Substrats unter dem Halbleiter und andererseits durch eine Drahtbonding-Verbindungsebene auf dem Halbleiter gebildet.
  • Bei einigen Leistungshalbleitermodulen wird ein federndes Kontaktelement für jeden Fall eines Halbleiterpotentials verwendet, wobei die Kontaktfläche des entsprechenden Halbleiterkontakts mittels eines besonderen Schichtsystems zum Verlangsamen von Korrosion und Oxidation und eines so genannten ”Plättchens”, das zwischen dem Leistungshalbleiterkontakt und dem federnden Druckkontaktverbinder eingesetzt ist, geschützt ist.
  • Bei elektrischen Kontakten besteht ein Risiko, dass der Kontakt nicht aufrechterhalten wird. Im begrenzenden Fall ist der Kontakt unterbrochen und die Funktion der Unterbaugruppe ist aufgehoben. Kontakte können sich verschlechtern und zusätzliche Kontaktwiderstände hervorrufen. Diese Verschlechterung beeinträchtigt insbesondere Kontaktelemente, die nur durch Berührung an beiden Seiten kontaktiert sind und wodurch es bei diesen zwei Kontaktwiderständen Flächen gibt, an denen Störungen auftreten können.
  • Bei federnder Kontaktierung direkt auf Leistungshalbleiteranschlüssen stellen nicht nur Korrosion und Oxidation, sondern auch ungleiche Druckverteilung und, als eine Folge davon, das mögliche Risiko eines Reißens ein hohes Risiko für die Halbleiterstrukturen unter den Leistungshalbleiteranschlüssen dar. Selbst ein eingelegtes ”Plättchen” stellt noch keine zufriedenstellende Korrekturmaßnahme dar, da die umgebende weiche Silikonzusammensetzung oft durch die Spalte zwischen dem Leistungshalbleiterkontakt und dem ”Plättchen” kriecht und dadurch der Kontakt leidet.
  • Wenn über die federnden Kontakte hinaus auch eine Drahtbonding-Verbindungsebene vorhanden ist, ist eine weitere Verbindungstechnik involviert, was an das ausgewählte Schichtsystem weitere Ansprüche stellt und zusätzlichen Raum benötigt.
  • Ferner ist es die übliche Praxis, Leistungshalbleiter nebeneinander auf der Oberflächenfläche eines Substrats, beispielsweise eines DCBs anzuordnen und elektrische Kontaktierung mittels Drahtkontakten einzurichten, die von den Kontaktflächen der Halbleiter an die Anschlussflächen des Substrats weitergeleitet werden, die um die Halbleiter herum angeordnet sind. In diesem Fall wird ein vorwiegend seitlich verteilter Leistungshalbleiterschaltkreis innerhalb des Leistungsmoduls realisiert, wie es auch von der Anordnung von diskreten Komponenten auf Leiterplatten bekannt ist.
  • Der Flächenbedarf für eine im Wesentlichen seitliche Anordnung von Leistungshalbleitern ist sehr groß, weil eine Fläche um die Leistungshalbleiter herum sowohl für ihre Kontaktierung als auch für Leiterbahnen der Verdrahtung auf dem Substrat bereitgestellt werden muss. Darüber hinaus wird es als Vorteil für die Wärmeabführung von den Leistungshalbleitern betrachtet, wenn die Leistungshalbleiter nicht zu nah zueinander angeordnet sind, so dass sie sich nicht gegenseitig während des Betriebs aufheizen. All diese Maßnahmen erhöhen den Flächenbedarf des Leistungsmoduls im Verhältnis zur Chipfläche enorm.
  • Kurzbeschreibung der Erfindung
  • Die vorliegende Erfindung wurde getätigt, um mindestens einen Aspekt der oben genannten Nachteile aus dem Stand der Technik zu beheben oder zu verringern.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Leistungshalbleitermodul bereitgestellt, umfassend: ein Substrat; und einen Halbleiter, der auf einer Oberseite des Substrats bereitgestellt ist, wobei eine Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen des Halbleiters auf einer Oberseite des Halbleiters gebildet ist.
  • In einer Ausführungsform ist die Druckkontakttragschicht mittels einer Oberseitenverbindungsschicht zwischen der Druckkontakttragschicht und dem Halbleiter mit dem oberseitigen Anschluss des Halbleiters verbunden.
  • In einer Ausführungsform ist die Oberseitenverbindungsschicht eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht, die durch Sintern, Verlöten oder Verkleben der Druckkontakttragschicht an den oberseitigen Anschluss des Halbleiters gebildet ist.
  • In einer Ausführungsform ist ein unterseitiger Anschluss des Halbleiters auf einer Unterseite des Halbleiters mittels einer Unterseitenverbindungsschicht zwischen dem Substrat und dem Halbleiter mit dem Substrat verbunden.
  • In einer Ausführungsform ist die Druckkontakttragschicht ein Kupferblock oder eine Kupferfolie.
  • In einer Ausführungsform ist der Kupferblock oder die Kupferfolie unbeschichtet oder aber auf einer oder beiden Seiten beschichtet; in einer Ausführungsform ist der Kupferblock oder die Kupferfolie auf beiden Seiten beschichtet und die Beschichtungen auf beiden Seiten sind unterschiedlich.
  • In einer Ausführungsform ist die Unterseitenverbindungsschicht eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht, die durch Sintern, Verlöten oder Verkleben des Halbleiters mit dem Halbleiter gebildet ist.
  • In einer Ausführungsform sind die Oberseitenverbindungsschicht und die Unterseitenverbindungsschicht eine Silbersinterschicht, die durch Silbersintern gebildet ist.
  • In einer Ausführungsform umfasst der oberseitige Anschluss einen Steueranschluss und einen ersten Leistungsanschluss, die auf der Oberseite des Halbleiters bereitgestellt sind; und der unterseitige Anschluss umfasst einen zweiten Leistungsanschluss, der auf der Unterseite des Halbleiters bereitgestellt ist.
  • In einer Ausführungsform umfasst der oberseitige Anschluss einen ersten Leistungsanschluss, der auf der Oberseite des Halbleiters bereitgestellt ist; und der unterseitige Anschluss umfasst einen Steueranschluss und einen zweiten Leistungsanschluss, die auf der Unterseite des Halbleiters bereitgestellt sind.
  • In einer Ausführungsform umfasst das Leistungshalbleitermodul eine Vielzahl von Halbleitern, die auf dem Substrat aufeinandergestapelt und einander kontaktierend in einer Vertikalrichtung senkrecht zu dem Substrat angeordnet sind, wobei die Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen von jedem aus der Vielzahl von Halbleitern gebildet ist.
  • In einer Ausführungsform umfasst das Leistungshalbleitermodul einen ersten Halbleiter, der auf dem Substrat bereitgestellt ist, und einen zweiten Halbleiter, der auf dem ersten Halbleiter in der Vertikalrichtung senkrecht zu dem Substrat angeordnet ist.
  • In einer Ausführungsform ist der erste Halbleiter ein Insulated Gate Bipolar Transistor (IGBT) und der zweite Halbleiter ist eine Diode.
  • In einer Ausführungsform ist die Druckkontakttragschicht mittels einer Oberseitenverbindungsschicht zwischen der Druckkontakttragschicht und dem Halbleiter mit dem oberseitigen Anschluss des Halbleiters verbunden.
  • In einer Ausführungsform ist ein unterseitiger Anschluss des ersten Halbleiters auf einer Unterseite des ersten Halbleiters mittels einer Unterseitenverbindungsschicht zwischen dem Substrat und dem ersten Halbleiter mit dem Substrat verbunden und wobei ein unterseitiger Anschluss des zweiten Halbleiters auf einer Unterseite des zweiten Halbleiters mittels einer Unterseitenverbindungsschicht zwischen dem zweiten Halbleiter und dem ersten Halbleiter mit dem ersten Halbleiter verbunden ist.
  • In einer Ausführungsform umfasst der oberseitige Anschluss des ersten Halbleiters einen Steueranschluss und einen ersten Leistungsanschluss, die auf der Oberseite des ersten Halbleiters bereitgestellt sind; und der unterseitige Anschluss des ersten Halbleiters umfasst einen zweiten Leistungsanschluss, der auf der Unterseite des ersten Halbleiters bereitgestellt ist.
  • In einer Ausführungsform umfasst der oberseitige Anschluss des ersten Halbleiters einen ersten Leistungsanschluss, der auf der Oberseite des ersten Halbleiters bereitgestellt ist; und der unterseitige Anschluss des ersten Halbleiters umfasst einen Steueranschluss und einen zweiten Leistungsanschluss, die auf der Unterseite des ersten Halbleiters bereitgestellt sind.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe bereitgestellt, umfassend: eine Steuerschaltkreisplatte; das obige Leistungshalbleitermodul; und ein Druckkontaktelement, das zwischen dem oberseitigen Anschluss des Halbleiters und einem entsprechenden Anschluss der Steuerschaltkreisplatte bereitgestellt ist, um eine elektrische Verbindung zwischen dem oberseitigen Anschluss des Halbleiters und dem entsprechenden Anschluss der Steuerschaltkreisplatte einzurichten, wobei das Druckkontaktelement die Druckkontakttragschicht, die auf dem oberseitigen Anschluss des Halbleiters gebildet ist, unter einer Druckkraft physisch kontaktiert.
  • In einer Ausführungsform ist das Druckkontaktelement ein starres und gerades Druckkontaktelement.
  • In einer Ausführungsform ist das Druckkontaktelement ein federndes und gekrümmtes Druckkontaktelement.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Leistungshalbleitermoduls bereitgestellt, wobei das Verfahren ein Bilden einer Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen eines Halbleiters in dem Leistungshalbleitermodul umfasst.
  • In einer Ausführungsform wird die Druckkontakttragschicht mit dem einen oder mehreren oberseitigen Anschlüssen des Halbleiters mittels Sintern verbunden.
  • In einer Ausführungsform wird das Sintern der Druckkontakttragschicht an den Halbleiter im gleichen Schritt mit dem Sintern des Halbleiters auf das Substrat des Leistungshalbleitermoduls durchgeführt.
  • In einer Ausführungsform umfasst das Verfahren zum Herstellen des Leistungshalbleitermoduls ein Anordnen eines oder mehrerer Druckkontakttragelemente in einer Verbund-Baugruppe auf einem isolierenden Trägermaterial und ein Bilden der einen oder mehreren Druckkontakttragelemente auf einer oder mehreren oberseitigen Anschlüssen des Halbleiters in dem Leistungshalbleitermodul.
  • In einer Ausführungsform wird der Halbleiter mit einem oder mehreren Druckkontakttragelementen in einer Verbund-Baugruppe auf einer Wafer-Baugruppe vor der Vereinzelung des Halbleiters bereitgestellt.
  • Ein Ziel, das durch die Lösung gemäß der Erfindung erreicht werden soll, ist es, auf den Leistungshalbleitern eine Druckkontakttragoberfläche und Druckkontakte bereitzustellen, die Korrosion und Oxidation verlangsamen und gleichzeitig Druck ausgleichen.
  • Gemäß einer Ausführungsform der Erfindung wird ein Kupferblock oder eine Kupferfolie mittels einer gesinterten Verbindung auf die Kontaktflächen des Leistungshalbleiters aufgebracht, bevor der Druckkontakt darauf aufgebracht wird.
  • Die Kupferfolie kann wahlweise unbeschichtet bleiben oder auf einer oder beiden Seiten beschichtet werden; die Beschichtungen auf den beiden Seiten können möglicherweise auch unterschiedlich sein. Die Seite der Kupferfolie, die dem Halbleiter zugewandt ist, kann eine sinterbare Oberfläche sein. Falls es nicht möglich ist, direkt auf der Kupferoberfläche zu sintern, kann mittels Nickel/Gold oder Silber oder anderen Edelmetalloberflächen eine Beschichtung aufgebracht werden. Für die Seite, die dem federnden Kontaktelement zugewandt ist, kann eine Oberfläche verwendet werden, die nicht dazu neigt, zu oxidieren oder zu korrodieren. Die unbeschichtete Variante kann einen Kostenvorteil aufweisen, da erwiesen ist, dass Sintern direkt auf dem Kupfer erfolgreich ist und dass Druckkontaktieren auf Kupfer ebenfalls möglich ist.
  • In einer Ausführungsform können die individuellen Kupferblöcke oder Stücke von Folie in einer Verbund-Baugruppe auf einem isolierenden Trägermaterial angeordnet sein, wenn eine Anzahl von Kontakten (oder auch bezeichnet als Anschlüsse) auf einem Halbleiter durch federnde Druckkontakte abgegriffen werden muss und deshalb eine Anzahl von Kontaktflächen mit einem Druckkontakttragoberflächenelement abgedeckt werden muss. Die Halbleiter können möglicherweise mit einer Anzahl von Druckkontakttragoberflächen in einer Verbund-Baugruppe bereits auf der Wafer-Baugruppe vor der Vereinzelung der Halbleiter versehen werden.
  • In einer Ausführungsform kann die gesinterte Verbindung zwischen der Druckkontakttragoberfläche und dem Halbleiter im selben Verfahrensschritt wie eine gesinterte Verbindung zwischen dem Halbleiter und seinem Substrat eingerichtet werden.
  • Die Druckkontaktelemente können in einer federnden Weise gegen die Druckkontakttragoberfläche und die Steuerplattenanschlüsse, die außerhalb des Leistungsmoduls platziert sind, gerichtet werden. Optional kann auch nur einseitiges Druckkontaktieren ausgewählt werden. Die entsprechend andere Verbindung kann mittels einer stoffschlüssigen oder einer formschlüssigen Verbindung erzeugt werden.
  • In einer Ausführungsform ist es aus Gründen des zur Verfügung stehenden Raumes und um nicht eine Anzahl von Kontakttechnologien auf dem Halbleiter mit einzubeziehen vorteilhaft, mit einer Drahtbonding-Verdrahtungsebene so zu verteilen, dass alle der Verbindungspunkte über die Druckkontakte vertikal aufwärts geführt werden, sowohl direkt von dem Halbleiter mit seinen Druckkontakttragoberflächen als auch von dem Substrat, das ein DCB (Direct Copper Bond) Substrat, ein Dickschichtsubstrat, ein IMS (Insulated Metal Substrate) oder ein auf einem Bleirahmen basierendes Substrat sein kann, und eine Verbindung einer Potentialoberfläche mit einer anderen Potentialoberfläche über die Steuerplatte, die außerhalb des Moduls angeordnet ist und sich in Verbindung mit den Druckkontakten befindet, durchzuführen. Auf diese Weise belegen nur die Halbleiter und eine minimal notwendige Umgebungsfläche den Raum innerhalb des Leistungsmoduls.
  • Mit dem Ziel, Verdrahtungsebenen zu verringern, können Halbleiter mit ihrer ersten Hauptfläche, die abgesehen von einem Leistungskontakt auch Steuerkontakte aufweist, abwärts auf das Substrat gerichtet angeordnet werden. Diese Anordnung wird auch als Flip-Chip-Konfiguration bezeichnet.
  • In einer Ausführungsform kann eine enorme Einsparung hinsichtlich der Oberflächenfläche einerseits dadurch erreicht werden, dass die Leistungshalbleiter teilweise aufeinander in dem Leistungsmodul angeordnet sind. Beispielsweise ist es angemessen, die Anordnung von IGBT's und ihrer Freilaufdioden in einer gestapelten Weise bereitzustellen, da sie, aufgrund ihrer Funktion in einem Elektroantrieb beispielsweise, zu unterschiedlichen Zeitpunkten aktiv sind und als Folge dessen ihre Verlustwärme zu unterschiedlichen Zeitpunkten erzeugt wird. Es ist daher möglich, die Verlustwärme der beiden Komponenten an das gleiche Oberflächenelement des Substrats und den darunter liegenden Kühler abzuleiten.
  • Es wurde auch herausgefunden, dass das passive Erhitzen einer Komponente während der Unterbrechungen in ihrem Betrieb zu einer einheitlicheren Variation bzgl. der Temperatur über die Zeit führt, was in einem verringerten Alterungseffekt, der durch sich wiederholendes Aufheizen und Abkühlen der Komponenten verursacht wird, resultiert, weil der Unterschied in der Temperatur zwischen der Maximaltemperatur und der Minimaltemperatur viel geringer ist, wenn die untere Grenztemperatur als Folge von passivem Erhitzen immer angehoben bleibt.
  • In einer Ausführungsform kann eine Anordnung der Diode auf dem IGBT-Chip aus verschiedenen Gründen angemessen sein. Beispielsweise ist der IGBT-Chip im Allgemeinen dünner und stellt einen kleineren thermischen Widerstand im thermischen Pfad der Diode dar, als im Gegensatz dazu der im Allgemeinen dickere Dioden-Chip es würde. Ein anderer Grund ist der kleinere Flächenbedarf eines Dioden-Chips im Vergleich mit seinem IGBT-Gegenstück. Eine Anschlussfläche bleibt dann auf dem IGBT-Chip erreichbar, selbst wenn ein Teil dieser durch den Dioden-Chip abgedeckt ist. Die Konstruktion eines kleinen, dicken Chips auf einem größeren, dünneren Chip hat daher Vorteile.
  • In einer Ausführungsform kann eine weitere Flächeneinsparung auf der anderen Seite dadurch erreicht werden, dass nicht nur Halbleiter teilweise vertikal angeordnet werden, sondern auch das Kontaktieren der Halbleiter vorwiegend in der Vertikalrichtung stattfindet. Es sollte deshalb angestrebt werden, dass so viele Halbleiteranschlüsse wie möglich anfänglich nach unten in Richtung des Substrats geführt werden. Dies kann insbesondere vorteilhaft durch den unterhalb angeordneten IGBT-Chip erreicht werden, der mit seiner Oberseite, die den Emitter-Anschluss, den Gate-Anschluss und möglicherweise weitere Anschlüsse trägt, zum Substrat hin, das entsprechende Anschlussflächen aufweist, angeordnet ist.
  • Falls der Dioden-Chip auf dem IGBT-Chip angeordnet ist, kann einer seiner Anschlüsse mit dem Emitter des IGBT-Halbleiters mittels direkter Flip-Chip-Kontaktierung verbunden sein. Alle weiteren Anschlüsse der zwei Halbleiter, die aufeinander liegen, bleiben weiterhin von oben auf gewöhnliche Weise erreichbar und könnten mit dem Substrat ähnlich in der üblichen Weise mittels Drahtbonden verbunden sein und von dem Substrat in die Umgebung des Leistungsmoduls geführt werden, wobei dies die Fläche nicht optimal ausnutzen würde. Wenn mindestens einige der anderen verbleibenden Anschlüsse ebenfalls in die Vertikalrichtung (das bedeutet aufwärts) geführt werden, kann weiterer Raum gespart werden.
  • Daher wird vorgeschlagen, den nach oben hin freiliegenden zweiten Hauptanschluss des IGBT-Chips, der unterhalb angeordnet ist und weiterhin gleichzeitig auch den nach unten liegenden ersten Hauptanschluss des Dioden-Chips, der obenauf angeordnet ist, vertikal nach oben zu führen. Das Gleiche gilt für den aufwärts liegenden zweiten Hauptanschluss der Diode und, in dem Fall einer Face-Up-Anordnung anstelle einer Flip-Chip-Anordnung des IGBT-Chips, auch für seine Gate- und Auxiliary-Anschlüsse.
  • Es hat sich für die vertikal aufwärts gerichtete Kontaktierung als hilfreich erwiesen, wenn die Anschlüsse der Halbleiter, die auf diese Weise kontaktiert werden sollen, mit einer Schutzbeschichtung versehen sind, die beispielsweise die Form eines Kupferblocks oder einer biegsamen Leiterplatte mit einem organischen Träger und einer Kupferfolie, die auf den Anschlüssen bereitgestellt sind, aber nicht über die Halbleiter hinaus stehen, annimmt. Mittels solch einer Einrichtung können viele Möglichkeiten vertikaler Kontaktierung in der Aufwärtsrichtung umgesetzt werden, ohne den Halbleiter und seine empfindlichen Strukturen zu beschädigen.
  • Möglichkeiten für vertikal aufwärts gerichtetes Kontaktieren sind beispielsweise gelötete, gesinterte, mikrogeschweißte, klebverbundene oder aufgedrückte Verbindungseinrichtungen, die einen Anschlusskontakt auf der Oberseite des Leistungsmoduls darstellen. Wenn die vertikal aufwärts gerichteten Kontaktkörper elastische Federkontakte sind, die möglicherweise gleichzeitig einen federnden Kontakt in Bezug auf eine Leiterplatine, die gegen die Oberseite des Moduls montiert ist, darstellen, dann ist eine Schutzbeschichtung des Halbleiteranschlusses von besonderem Vorteil.
  • Die Auswahl der Verbindungstechnik bezogen auf das Substrat oder zwischen den Halbleitern, die aufeinander angeordnet sind, und den Kupferblöcken, die optional dazwischen und auf ihnen angeordnet sind, kann beispielsweise durch Lot-, Klebebindungs-, Sinter- und Schweißverbindungstechniken erzeugt werden. Die Sintertechnik kann besonders vorteilhaft für die Zuverlässigkeit und positionsgenaue Platzierung der Halbleiter auf dem Substrat und aufeinander sein.
  • Kurzbeschreibung der Zeichnungen
  • Die obigen und andere Merkmale der vorliegenden Erfindung werden deutlicher, indem beispielhafte Ausführungsformen dieser unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:
  • 1 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst;
  • 2 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst;
  • 3 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst;
  • 4 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst;
  • 5 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung umfasst; und
  • 6 eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe ist, die ein Leistungshalbleitermodul gemäß einer sechsten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • Detaillierte Beschreibung von beispielhaften Ausführungsformen der Erfindung
  • Beispielhafte Ausführungsformen der vorliegenden Offenbarung werden im Folgenden im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugszeichen sich auf gleiche Elemente beziehen. Die vorliegende Offenbarung kann allerdings in vielen unterschiedlichen Formen verwirklicht sein und sollte nicht so ausgelegt werden, dass sie auf die hier gezeigte Ausführungsform beschränkt ist; vielmehr sind diese Ausführungsformen deshalb bereitgestellt, damit die vorliegende Offenbarung eingehend und vollständig ist und dem Durchschnittsfachmann das Konzept der Offenbarung vollständig vermittelt.
  • In der folgenden detaillierten Beschreibung sind zum Zwecke der Erläuterung eine große Zahl spezifischer Details dargelegt, um ein tiefgehendes Verständnis der offenbarten Ausführungsformen zu ermöglichen. Es wird jedoch offensichtlich sein, dass eine oder mehrere Ausführungsformen ohne diese spezifischen Details umgesetzt werden können. In anderen Fällen sind bekannte Strukturen und Einrichtungen schematisch gezeigt, um die Zeichnung zu vereinfachen.
  • Gemäß einem allgemeinen Konzept der vorliegenden Erfindung ist ein Leistungshalbleitermodul bereitgestellt, umfassend: ein Substrat; und einen Halbleiter, der auf einer Oberseite des Substrats bereitgestellt ist, wobei eine Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen des Halbleiters auf einer Oberseite des Halbleiters gebildet ist.
  • Erste Ausführungsform
  • 1 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung ist ein Leistungshalbleitermodul offenbart. Wie in 1 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 110 und einen Halbleiter 120, der auf einer Oberseite des Substrats 110 bereitgestellt ist. Bezugnehmend auf 1 ist in dieser Ausführungsform eine Druckkontakttragschicht 130 auf einem oberseitigen Anschluss des Halbleiters 120 auf einer Oberseite des Halbleiters 120 gebildet.
  • In der veranschaulichten Ausführungsform, wie sie in 1 gezeigt ist, umfasst der oberseitige Anschluss einen Steueranschluss 101 und einen ersten Leistungsanschluss 102, die auf der Oberseite des Halbleiters 120 bereitgestellt sind; und der unterseitige Anschluss umfasst einen zweiten Leistungsanschluss 103, der auf der Unterseite des Halbleiters 120 bereitgestellt ist.
  • In einer beispielhaften Ausführungsform, wie sie in 1 gezeigt ist, ist die Druckkontakttragschicht 130 mit dem oberseitigen Anschluss 101, 102 des Halbleiters 120 mittels einer Oberseitenverbindungsschicht 121 zwischen der Druckkontakttragschicht 130 und dem Halbleiter 120 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 1 gezeigt ist, ist ein unterseitiger Anschluss 103 des Halbleiters 120 auf einer Unterseite des Halbleiters 120 mittels einer Unterseitenverbindungsschicht 121' zwischen dem Substrat 110 und dem Halbleiter 120 mit dem Substrat 110 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 1 gezeigt ist, kann die Unterseitenverbindungsschicht 121' eine Sinterschicht, eine Lötschicht oder eine Klebbindungsschicht sein, die durch Sintern, Verlöten oder Verkleben des Halbleiters 120 mit dem Halbleiter 120 gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 1 gezeigt ist, können sowohl die Oberseitenverbindungsschicht 121 als auch die Unterseitenverbindungsschicht 121' beide eine Silbersinterschicht, die durch Silbersintern gebildet ist, sein.
  • In einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe offenbart. Wie in 1 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 10, das obige Leistungshalbleitermodul und ein Druckkontaktelement 140. Bezogen auf 1 ist ein Druckkontaktelement 140 zwischen dem Steueranschluss 101 des Halbleiters 120 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 10 bereitgestellt, um eine elektrische Verbindung zwischen dem Steueranschluss 101 des Halbleiters 120 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 10 einzurichten. Auf ähnliche Weise ist ein anderes Druckkontaktelement 140 zwischen dem ersten Leistungsanschluss 102 des Halbleiters 120 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 10 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 102 des Halbleiters 120 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 10 einzurichten. In der Ausführungsform, die in 1 gezeigt ist, kontaktiert das Druckkontaktelement 140 physisch unter einer Druckkraft die Druckkontakttragschicht 130, die auf dem oberseitigen Anschluss 101, 102 des Halbleiters 120 gebildet ist.
  • Wie in 1 gezeigt ist, ist in dieser Ausführungsform das Druckkontaktelement 140 ein starres und gerades Druckkontaktelement.
  • In den obigen Ausführungsformen sind die oberseitigen Anschlüsse 101, 102 auf der Oberseite des Halbleiters 120 durch die Druckkontakttragschicht 130, die auf dem oberseitigen Anschluss des Halbleiters 120 gebildet ist, geschützt.
  • Zweite Ausführungsform
  • 2 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung ist ein Leistungshalbleitermodul offenbart. Wie in 2 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 210 und einen Halbleiter 220, der auf einer Oberseite des Substrats 210 bereitgestellt ist. Unter Verweis auf 2 ist in dieser Ausführungsform eine Druckkontakttragschicht 230 auf einem oberseitigen Anschluss des Halbleiters 220 auf einer Oberseite des Halbleiters 220 gebildet.
  • In der veranschaulichten Ausführungsform, die in 2 gezeigt ist, umfasst der oberseitige Anschluss einen Steueranschluss 201 und einen ersten Leistungsanschluss 202, die auf der Oberseite des Halbleiters 220 bereitgestellt sind; und der unterseitige Anschluss umfasst einen zweiten Leistungsanschluss 203, der auf der Unterseite des Halbleiters 220 bereitgestellt ist.
  • In einer beispielhaften Ausführungsform, wie sie in 2 gezeigt ist, ist die Druckkontakttragschicht 230 mittels einer Oberseitenverbindungsschicht 221 zwischen der Druckkontakttragschicht 230 und dem Halbleiter 220 mit dem oberseitigen Anschluss 201, 202 des Halbleiters 220 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 2 gezeigt ist, ist ein unterseitiger Anschluss 203 des Halbleiters 220 auf einer Unterseite des Halbleiters 220 mittels einer Unterseitenverbindungsschicht 221' zwischen dem Substrat 210 und dem Halbleiter 220 mit dem Substrat 210 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 2 gezeigt ist, kann die Unterseitenverbindungsschicht 221' eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht sein, die durch Sintern, Verlöten oder Verkleben des Halbleiters 220 mit dem Halbleiter 220 gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 2 gezeigt ist, können sowohl die Oberseitenverbindungsschicht 221 als auch die Unterseitenverbindungsschicht 221' beide eine Silbersinterschicht sein, die durch Silbersintern gebildet ist.
  • In einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe offenbart. Wie in 2 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 20, das obige Leistungshalbleitermodul und ein Druckkontaktelement 240. Bezogen auf 2 ist ein Druckkontaktelement 240 zwischen dem Steueranschluss 201 des Halbleiters 220 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 20 bereitgestellt, um eine elektrische Verbindung zwischen dem Steueranschluss 201 des Halbleiters 220 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten. Auf ähnliche Weise ist ein anderes Druckkontaktelement 240 zwischen dem ersten Leistungsanschluss 202 des Halbleiters 220 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 20 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 202 des Halbleiters 220 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten. In der Ausführungsform, die in 2 gezeigt ist, kontaktiert das Druckkontaktelement 240 unter einer Druckkraft physisch die Druckkontakttragschicht 230, die auf dem oberseitigen Anschluss 201, 202 des Halbleiters 220 gebildet ist.
  • Wie in 2 gezeigt ist, ist in dieser Ausführungsform das Druckkontaktelement 240 ein federndes und gekrümmtes Druckkontaktelement.
  • In den obigen Ausführungsformen sind die oberseitigen Anschlüsse 201, 202 auf der Oberseite des Halbleiters 220 durch die Druckkontakttragschicht 230 geschützt, die auf dem oberseitigen Anschluss des Halbleiters 220 gebildet ist.
  • Dritte Ausführungsform
  • 3 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung ist ein Leistungshalbleitermodul offenbart. Wie in 3 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 310 und einen Halbleiter 320, der auf einer Oberseite des Substrats 310 bereitgestellt ist. Unter Bezugnahme auf 3 ist in dieser Ausführungsform eine Druckkontakttragschicht 330 auf einem oberseitigen Anschluss des Halbleiters 320 auf einer Oberseite des Halbleiters 320 gebildet.
  • In der veranschaulichten Ausführungsform, die in 3 gezeigt ist, umfasst der oberseitige Anschluss einen ersten Leistungsanschluss 302, der an der Oberseite des Halbleiters 320 bereitgestellt ist; und der unterseitige Anschluss umfasst einen Steueranschluss 301 und einen zweiten Leistungsanschluss 303, die an der Unterseite des Halbleiters 320 bereitgestellt sind.
  • In einer beispielhaften Ausführungsform, wie sie in 3 gezeigt ist, ist die Druckkontakttragschicht 330 mittels einer Oberseitenverbindungsschicht 321 zwischen der Druckkontakttragschicht 330 und dem Halbleiter 320 mit dem oberseitigen Anschluss 302 des Halbleiters 320 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 3 gezeigt ist, ist der unterseitige Anschluss 301, 303 des Halbleiters 320 an einer Unterseite des Halbleiters 320 mittels einer Unterseitenverbindungsschicht 321' zwischen dem Substrat 310 und dem Halbleiter 320 mit dem Substrat 310 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 3 gezeigt ist, kann die Unterseitenverbindungsschicht 321' eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht sein, die durch Sintern, Verlöten oder Verkleben des Halbleiters 320 mit dem Halbleiter 320 gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 3 gezeigt ist, können sowohl die Oberseitenverbindungsschicht 321 als auch die Unterseitenverbindungsschicht 321' beide eine Silbersinterschicht sein, die durch Silbersintern gebildet ist.
  • In einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe offenbart. Wie in 3 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 30, das obige Leistungshalbleitermodul und ein Druckkontaktelement 340. Unter Bezugnahme auf 3 ist ein Druckkontaktelement 340 zwischen dem ersten Leistungsanschluss 302 des Halbleiters 320 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 30 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 302 des Halbleiters 220 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten. In der Ausführungsform, die in 3 gezeigt ist, kontaktiert das Druckkontaktelement 340 physisch unter einer Druckkraft die Druckkontakttragschicht 330, die auf dem oberseitigen Anschluss 302 des Halbleiters 320 gebildet ist.
  • Wie in 3 gezeigt ist, ist in dieser Ausführungsform das Druckkontaktelement 340 ein federndes und gekrümmtes Druckkontaktelement.
  • In den obigen Ausführungsformen ist der oberseitige Anschluss 302 an der Oberseite des Halbleiters 320 durch die Druckkontakttragschicht 330, die auf dem oberseitigen Anschluss des Halbleiters 320 gebildet ist, geschützt.
  • Vierte Ausführungsform
  • 4 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung ist ein Leistungshalbleitermodul offenbart. Wie in 4 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 110 und eine Vielzahl von Halbleitern 120, 160, die auf dem Substrat 110 bereitgestellt sind.
  • Unter Bezugnahme auf 4 sind in dieser Ausführungsform die Halbleiter 120, 160 auf dem Substrat 110 aufeinander gestapelt und einander kontaktierend in einer Vertikalrichtung senkrecht zu dem Substrat 110 angeordnet. Eine Druckkontakttragschicht 130, 130' ist auf einem oder mehreren oberseitigen Anschlüssen von jedem der Halbleiter 120, 160 gebildet.
  • In der veranschaulichten Ausführungsform, die in 4 gezeigt ist, umfasst das Leistungshalbleitermodul einen ersten Halbleiter 120, der auf der Oberseite des Substrats 110 bereitgestellt ist, und einen zweiten Halbleiter 160, der auf dem ersten Halbleiter 120 in der vertikalen Richtung senkrecht zu dem Substrat 110 angeordnet ist.
  • In der veranschaulichten Ausführungsform, die in 4 gezeigt ist, kann der erste Halbleiter 120 ein Insulated Gate Bipolar Transistor IGBT sein und der zweite Halbleiter 160 kann eine Diode sein.
  • In der veranschaulichten Ausführungsform, die in 4 gezeigt ist, umfasst der oberseitige Anschluss des ersten Halbleiters 120 einen Steueranschluss 101 (siehe 1) und einen ersten Leistungsanschluss 102 (siehe 1), die auf der Oberseite des Halbleiters 120 bereitgestellt sind; und der unterseitige Anschluss des ersten Halbleiters 120 umfasst einen zweiten Leistungsanschluss 103 (siehe 1), der an der Unterseite des Halbleiters 120 bereitgestellt ist.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, ist die Druckkontakttragschicht 130 mittels einer Oberseitenverbindungsschicht 121 zwischen der Druckkontakttragschicht 130 und dem Halbleiter 120 mit dem oberseitigen Anschluss 101, 102 des ersten Halbleiters 120 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, ist die Druckkontakttragschicht 130' mittels einer Oberseitenkontaktschicht 161 zwischen der Druckkontakttragschicht 130' und dem zweiten Halbleiter 160 mit einem oberseitigen Anschluss des zweiten Halbleiters 160 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, ist ein unterseitiger Anschluss 103 des ersten Halbleiters 120 auf einer Unterseite des ersten Halbleiters 120 mittels einer Unterseitenverbindungsschicht 121' zwischen dem Substrat 110 und dem Halbleiter 120 mit dem Substrat 110 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, ist ein unterseitiger Anschluss des zweiten Halbleiters 160 auf einer Unterseite des zweiten Halbleiters 160 mittels einer Unterseitenverbindungsschicht 161' zwischen dem ersten Halbleiter 120 und dem zweiten Halbleiter 160 mit dem ersten Halbleiter 120 verbunden. In einer Ausführungsform kann der unterseitige Anschluss des zweiten Halbleiters 160 mittels einer Unterseitenverbindungsschicht 161' mit dem ersten Leistungsanschluss 102 des ersten Halbleiters 120 oder der Druckkontakttragschicht 130 des ersten Leistungsanschlusses 102 des ersten Halbleiters 120 verbunden sein.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, ist die Oberseitenverbindungsschicht 121, 161 und/oder die Unterseitenverbindungsschicht 121', 161' eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht, die durch Sintern, Verlöten oder Verkleben gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 4 gezeigt ist, sind sowohl die Oberseitenverbindungsschicht 121, 161 als auch die Unterseitenverbindungsschicht 121', 161' eine Silbersinterschicht, die durch Silbersintern gebildet ist.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe offenbart. Wie in 4 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 10, das obige Leistungshalbleitermodul und ein Druckkontaktelement 140. Unter Bezugnahme auf 4 ist ein Druckkontaktelement 140 zwischen dem Steueranschluss 101 (siehe 1) des ersten Halbleiters 120 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 10 bereitgestellt, um eine elektrische Verbindung zwischen dem Steueranschluss 101 (siehe 1) des Halbleiters 120 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 10 einzurichten. Auf ähnliche Weise ist ein anderes Druckkontaktelement 140 zwischen dem ersten Leistungsanschluss 102 (siehe 1) des Halbleiters 120 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 10 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 102 des Halbleiters 120 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 10 einzurichten.
  • Auf ähnliche Weise ist wiederum noch ein anderes Druckkontaktelement 140 zwischen dem oberseitigen Anschluss des zweiten Halbleiters 160 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 10 bereitgestellt, um eine elektrische Verbindung zwischen dem oberseitigen Anschluss des zweiten Halbleiters 160 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 10 einzurichten.
  • In der Ausführungsform, die in 4 gezeigt ist, kontaktiert das Druckkontaktelement 140 physisch unter einer Druckkraft die Druckkontakttragschicht 130, 130', die auf dem oberseitigen Anschluss des ersten und zweiten Halbleiters 120, 160 gebildet ist.
  • Wie in 4 gezeigt ist, ist in dieser Ausführungsform das Druckkontaktelement 140 ein starres und gerades Druckkontaktelement.
  • In den obigen Ausführungsformen sind die oberseitigen Anschlüsse an der Oberseite des ersten und zweiten Halbleiters 120, 160 durch die Druckkontakttragschicht 130, 130', die auf den oberseitigen Anschlüssen der ersten und zweiten Halbleiter 120, 160 gebildet ist, geschützt.
  • Fünfte Ausführungsform
  • 5 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung wird ein Leistungshalbleitermodul offenbart. Wie in 5 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 210 und eine Vielzahl von Halbleitern 220, 260, die auf dem Substrat 210 bereitgestellt sind.
  • Unter Bezugnahme auf 5 sind in dieser Ausführungsform die Halbleiter 220, 260 auf dem Substrat 210 aufeinander gestapelt und einander kontaktierend in einer vertikalen Richtung senkrecht zu dem Substrat 210 angeordnet. Eine Druckkontakttragschicht 230, 230' ist auf einem oberseitigen Anschluss von jedem der Halbleiter 220, 260 gebildet.
  • In der veranschaulichten Ausführungsform, die in 5 gezeigt ist, umfasst das Leistungshalbleitermodul einen ersten Halbleiter 220, der auf der Oberseite des Substrats 210 bereitgestellt ist, und einen zweiten Halbleiter 260, der auf dem ersten Halbleiter 220 in der Vertikalrichtung senkrecht zu dem Substrat 210 angeordnet ist.
  • In der veranschaulichten Ausführungsform, die in 5 gezeigt ist, kann der erste Halbleiter 220 ein Insulated Gate Bipolar Transistor IGBT sein und der zweite Halbleiter 260 kann eine Diode sein.
  • In der veranschaulichten Ausführungsform, die in 5 gezeigt ist, umfasst der oberseitige Anschluss des ersten Halbleiters 220 einen Steueranschluss 201 (siehe 2) und einen ersten Leistungsanschluss 202 (siehe 2), die auf der Oberseite des Halbleiters 220 bereitgestellt sind; und der unterseitige Anschluss des ersten Halbleiters 220 umfasst einen zweiten Leistungsanschluss 203 (siehe 2), der auf der Unterseite des Halbleiters 220 bereitgestellt ist.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, ist die Druckkontakttragschicht 230 mittels einer Oberseitenverbindungsschicht 221 zwischen der Druckkontakttragschicht 230 und dem ersten Halbleiter 220 mit dem oberseitigen Anschluss 201, 202 des ersten Halbleiters 220 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, ist die Druckkontakttragschicht 230' mittels einer Oberseitenverbindungsschicht 261 zwischen der Druckkontakttragschicht 230' und dem zweiten Halbleiter 260 mit einem oberseitigen Anschluss des zweiten Halbleiters 260 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, ist ein unterseitiger Anschluss 203 des ersten Halbleiters 220 auf einer Unterseite des ersten Halbleiters 220 mittels einer Unterseitenverbindungsschicht 221' zwischen dem Substrat 210 und dem ersten Halbleiter 220 mit dem Substrat 210 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, ist ein unterseitiger Anschluss des zweiten Halbleiters 260 auf einer Unterseite des zweiten Halbleiters 260 mittels einer Unterseitenverbindungsschicht 261' zwischen dem ersten Halbleiter 220 und dem zweiten Halbleiter 260 mit dem ersten Halbleiter 220 verbunden. In einer Ausführungsform kann der unterseitige Anschluss des zweiten Halbleiters 260 mittels einer Unterseitenverbindungsschicht 261' mit dem ersten Leistungsanschluss 202 des ersten Halbleiters 220 oder der Druckkontakttragschicht 230 des ersten Leistungsanschlusses 202 des ersten Halbleiters 220 verbunden sein.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, ist die Oberseitenverbindungsschicht 221, 261 und/oder die Unterseitenverbindungsschicht 221', 261' eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht, die durch Sintern, Verlöten oder Verkleben gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 5 gezeigt ist, sind sowohl die Oberseitenverbindungsschicht 221, 261 als auch die Unterseitenverbindungsschicht 221', 261' beide eine Silbersinterschicht, die durch Silbersintern gebildet ist.
  • In einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung ist eine Leistungshalbleiterbaugruppe offenbart. Wie in 5 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 20, das obige Leistungshalbleitermodul und ein Druckkontaktelement 240.
  • Unter Bezugnahme auf 5 ist ein Druckkontaktelement 240 zwischen dem Steueranschluss 201 (siehe 2) des ersten Halbleiters 220 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 20 bereitgestellt, um eine elektrische Verbindung zwischen dem Steueranschluss 201 (siehe 2) des Halbleiters 220 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten. Auf ähnliche Weise ist ein anderes Druckkontaktelement 240 zwischen dem ersten Leistungsanschluss 202 (siehe 2) des Halbleiters 220 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 20 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 202 des Halbleiters 220 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten. Auf ähnliche Weise ist noch ein anderes Druckkontaktelement 240 zwischen dem oberseitigen Anschluss des zweiten Halbleiters 260 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 20 bereitgestellt, um eine elektrische Verbindung zwischen dem oberseitigen Anschluss des zweiten Halbleiters 260 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 20 einzurichten.
  • In der Ausführungsform, die in 5 gezeigt ist, kontaktiert das Druckkontaktelement 240 unter einer Druckkraft physisch die Druckkontakttragschicht 230, 230', die auf dem oberseitigen Anschluss des ersten und zweiten Halbleiters 220, 260 gebildet ist.
  • Wie in 5 gezeigt ist, ist in dieser Ausführungsform das Druckkontaktelement 240 ein federndes und gekrümmtes Druckkontaktelement.
  • In den obigen Ausführungsformen sind die oberseitigen Anschlüsse an der Oberseite des ersten und zweiten Halbleiters 220, 260 durch die Druckkontakttragschicht 230, 230', die auf den oberseitigen Anschlüssen des ersten und zweiten Halbleiters 220, 260 gebildet ist, geschützt.
  • Sechste Ausführungsform
  • 6 ist eine veranschaulichende Querschnittsansicht einer Leistungshalbleiterbaugruppe, die ein Leistungshalbleitermodul gemäß einer sechsten beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
  • In einer beispielhaften Ausführungsform der vorliegenden Erfindung wird ein Leistungshalbleitermodul offenbart. Wie in 6 gezeigt ist, umfasst das Leistungshalbleitermodul hauptsächlich ein Substrat 310 und eine Vielzahl von Halbleitern 320, 360, die auf dem Substrat 310 bereitgestellt sind.
  • Unter Bezugnahme auf 6 sind in dieser Ausführungsform die Halbleiter 320, 360 auf dem Substrat 310 aufeinander gestapelt und einander kontaktierend in einer Vertikalrichtung senkrecht zu dem Substrat 310 angeordnet. Eine Druckkontakttragschicht 330, 330' ist auf einem oberseitigen Anschluss von jedem der Halbleiter 320, 360 gebildet.
  • In der veranschaulichten Ausführungsform, die in 6 gezeigt ist, umfasst das Leistungshalbleitermodul einen ersten Halbleiter 320, der auf der Oberseite des Substrats 310 bereitgestellt ist, und einen zweiten Halbleiter 360, der auf dem ersten Halbleiter 320 in der Vertikalrichtung senkrecht zu dem Substrat 310 angeordnet ist.
  • In der veranschaulichten Ausführungsform, die in 6 gezeigt ist, kann der erste Halbleiter 320 ein Insulated Gate Bipolar Transistor IGBT sein und der zweite Halbleiter 360 kann eine Diode sein.
  • In der veranschaulichten Ausführungsform, die in 6 gezeigt ist, umfasst der oberseitige Anschluss des ersten Halbleiters 320 einen ersten Leistungsanschluss 302 (siehe 3), der auf der Oberseite des Halbleiters 320 bereitgestellt ist; und der unterseitige Anschluss des ersten Halbleiters 320 umfasst einen Steueranschluss 301 (siehe 3) und einen zweiten Leistungsanschluss 303 (siehe 3), die auf der Unterseite des Halbleiters 320 bereitgestellt sind.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, ist die Druckkontakttragschicht 330 mittels einer Oberseitenverbindungsschicht 321 zwischen der Druckkontakttragschicht 330 und dem ersten Halbleiter 320 mit dem oberseitigen Anschluss 302 des ersten Halbleiters 320 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, ist der unterseitige Anschluss 301, 303 des ersten Halbleiters 320 auf einer Unterseite des ersten Halbleiters 320 mittels einer Unterseitenverbindungsschicht 321' zwischen dem Substrat 310 und dem Halbleiter 320 mit dem Substrat 310 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, ist die Druckkontakttragschicht 330' mittels einer Oberseitenverbindungsschicht 361 zwischen der Druckkontakttragschicht 330' und dem zweiten Halbleiter 360 mit einem oberseitigen Anschluss des zweiten Halbleiters 360 verbunden.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, ist ein unterseitiger Anschluss des zweiten Halbleiters 360 auf einer Unterseite des zweiten Halbleiters 360 mittels einer Unterseitenverbindungsschicht 361' zwischen dem ersten Halbleiter 320 und dem zweiten Halbleiter 360 mit dem ersten Halbleiter 320 verbunden. In einer Ausführungsform kann der unterseitige Anschluss des zweiten Halbleiters 360 mittels einer Unterseitenverbindungsschicht 361 mit dem ersten Leistungsanschluss 302 des ersten Halbleiters 320 oder der Druckkontakttragschicht 330 des ersten Leistungsanschlusses 302 des ersten Halbleiters 320 verbunden sein.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, ist die Oberseitenverbindungsschicht 331, 361 und/oder die Unterseitenverbindungsschicht 331', 361' eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht, die durch Sintern, Verlöten oder Verkleben gebildet ist.
  • In einer beispielhaften Ausführungsform, wie sie in 6 gezeigt ist, sind die Oberseitenverbindungsschicht 331, 361 und die Unterseitenverbindungsschicht 331', 361' eine Silbersinterschicht, die durch Silbersintern gebildet ist.
  • In einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung wird eine Leistungshalbleiterbaugruppe offenbart. Wie in 6 gezeigt ist, umfasst die Leistungshalbleiterbaugruppe hauptsächlich eine Steuerschaltkreisplatte 30, das obige Leistungshalbleitermodul und ein Druckkontaktelement 340. Unter Bezugnahme auf 6 ist ein Druckkontaktelement 340 zwischen dem ersten Leistungsanschluss 302 des ersten Halbleiters 320 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 30 bereitgestellt, um eine elektrische Verbindung zwischen dem ersten Leistungsanschluss 302 (siehe 3) des Halbleiters 320 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 30 bereitzustellen. In ähnlicher Weise ist ein anderes Druckkontaktelement 340 zwischen dem oberseitigen Anschluss des zweiten Halbleiters 360 und einem entsprechenden Anschluss (nicht gezeigt) der Steuerschaltkreisplatte 30 bereitgestellt, um eine elektrische Verbindung zwischen dem oberseitigen Anschluss des zweiten Halbleiters 360 und dem entsprechenden Anschluss der Steuerschaltkreisplatte 30 einzurichten.
  • In der Ausführungsform, die in 6 gezeigt ist, kontaktiert das Druckkontaktelement 340 unter einer Druckkraft physisch die Druckkontakttragschicht 330, 330', die auf einem oberseitigen Anschluss des ersten und zweiten Halbleiters 320, 360 gebildet ist.
  • Wie in 6 gezeigt ist, ist das Druckkontaktelement 340 in dieser Ausführungsform ein federndes und gekrümmtes Druckkontaktelement.
  • In den obigen Ausführungsformen sind die oberseitigen Anschlüsse an der Oberseite des ersten und zweiten Halbleiters 320, 360 durch die Druckkontakttragschicht 330, 330', die auf den oberseitigen Anschlüssen der ersten und zweiten Halbleiter 320, 360 gebildet sind, geschützt.
  • Es sollte durch den Fachmann zur Kenntnis genommen werden, dass die obigen Ausführungsformen zum Zwecke der Erläuterung dienen und nicht einschränkend sind. Beispielsweise können durch den Fachmann an den obigen Ausführungsformen vielfältige Veränderungen vorgenommen werden und eine Vielzahl von Merkmalen, die in unterschiedlichen Ausführungsformen beschrieben sind, können miteinander frei kombiniert werden, ohne in Konfiguration oder Prinzip in Konflikt zu geraten.
  • Obwohl eine Vielzahl unterschiedlicher Ausführungsformen gezeigt und beschrieben worden sind, wird der Durchschnittsfachmann erkennen, dass an diesen Ausführungsformen verschiedene Änderungen oder Anpassungen vorgenommen werden können, ohne dadurch von den Prinzipien oder dem Geist der Offenbarung, deren Umfang in den Patentansprüchen definiert ist, und ihren Äquivalenten abzuweichen.
  • So wie es hierin verwendet wird, sollte ein Element, das im Singular genannt ist und dem das Wort ”ein” voransteht, nicht so verstanden werden, dass es den Plural dieses Elements oder dieser Schritte ausschließt, außer ein solcher Ausschluss wird explizit genannt. Außerdem soll eine Bezugnahme auf ”eine Ausführungsform” der vorliegenden Erfindung nicht die Absicht haben, so verstanden zu werden, dass die Existenz zusätzlicher Ausführungsformen ausgeschlossen wird, die gleichfalls die genannten Merkmale enthalten. Darüber hinaus können Ausführungsformen, solange dies nicht explizit anders festgestellt ist, die ”etwas umfassen” oder ”etwas aufweisen”, also ein Element oder eine Vielzahl von Elementen mit einer bestimmten Eigenschaft enthalten, weitere solche Elemente enthalten, die nicht diese Eigenschaft aufweisen.

Claims (15)

  1. Leistungshalbleitermodul, umfassend: ein Substrat (110); und einen Halbleiter (120), der auf einer Oberseite des Substrats (110) bereitgestellt ist, wobei eine Druckkontakttragschicht (130) auf einem oder mehreren oberseitigen Anschlüssen des Halbleiters (120) auf einer Oberseite des Halbleiters (120) gebildet ist.
  2. Leistungshalbleitermodul gemäß Anspruch 1, wobei die Druckkontakttragschicht (130) mittels einer Oberseitenverbindungsschicht (121) zwischen der Druckkontakttragschicht (130) und dem Halbleiter (120) mit dem oberseitigen Anschluss des Halbleiters (120) verbunden ist.
  3. Leistungshalbleitermodul gemäß Anspruch 1 oder 2, wobei ein oder mehrere unterseitige Anschlüsse des Halbleiters (120) auf einer Unterseite des Halbleiters (120) mittels einer Unterseitenverbindungsschicht (121') zwischen dem Substrat (110) und dem Halbleiter (120) mit dem Substrat (110) verbunden sind.
  4. Leistungshalbleitermodul gemäß Anspruch 3, wobei der oberseitige Anschluss einen Steueranschluss (101, 201) und einen ersten Leistungsanschluss (102, 202) umfasst, die auf der Oberseite des Halbleiters (120, 220) bereitgestellt sind; und wobei der unterseitige Anschluss einen zweiten Leistungsanschluss (103, 203) umfasst, der auf der Unterseite des Halbleiters (120, 220) bereitgestellt ist.
  5. Leistungshalbleitermodul gemäß Anspruch 3, wobei der oberseitige Anschluss einen ersten Leistungsanschluss (302) umfasst, der auf der Oberseite des Halbleiters (320) bereitgestellt ist; und wobei der unterseitige Anschluss einen Steueranschluss (301) und einen zweiten Leistungsanschluss (303) umfasst, die auf der Unterseite des Halbleiters (320) bereitgestellt sind.
  6. Leistungshalbleitermodul gemäß Anspruch 1, wobei das Leistungshalbleitermodul eine Vielzahl von Halbleitern (120, 160) umfasst, die auf dem Substrat (110) aufeinandergestapelt und einander kontaktierend in einer Vertikalrichtung senkrecht zu dem Substrat (110) angeordnet sind, und wobei die Druckkontakttragschicht (130, 130') auf einem oder mehreren oberseitigen Anschlüssen von jedem aus der Vielzahl von Halbleitern (120, 160) gebildet ist.
  7. Leistungshalbleitermodul gemäß Anspruch 6, wobei das Leistungshalbleitermodul einen ersten Halbleiter (120), der auf dem Substrat (110) bereitgestellt ist, und einen zweiten Halbleiter (160), der auf dem ersten Halbleiter (120) in der Vertikalrichtung senkrecht zu dem Substrat (110) angeordnet ist, umfasst; und wobei der erste Halbleiter (120) ein Insulated Gate Bipolar Transistor (IGBT) und der zweite Halbleiter (160) eine Diode ist.
  8. Leistungshalbleitermodul gemäß Anspruch 7, wobei die Druckkontakttragschicht (130, 130') mittels einer Oberseitenverbindungsschicht (121, 161) zwischen der Druckkontakttragschicht (130, 130') und dem Halbleiter (120, 160) mit dem oberseitigen Anschluss des Halbleiters (120, 160) verbunden ist.
  9. Leistungshalbleitermodul gemäß Anspruch 8, wobei ein oder mehrere unterseitige Anschlüsse des ersten Halbleiters (120) auf einer Unterseite des ersten Halbleiters (120) mittels einer Unterseitenverbindungsschicht (121') zwischen dem Substrat (110) und dem ersten Halbleiter (120) mit dem Substrat (110) verbunden sind; und wobei ein unterseitiger Anschluss des zweiten Halbleiters (160) auf einer Unterseite des zweiten Halbleiters (160) mittels einer Unterseitenverbindungsschicht (161') zwischen dem zweiten Halbleiter (160) und dem ersten Halbleiter (120) mit dem ersten Halbleiter (120) verbunden ist.
  10. Leistungshalbleitermodul gemäß Anspruch 9, wobei der oberseitige Anschluss des ersten Halbleiters (120, 220) einen Steueranschluss (101, 201) und einen ersten Leistungsanschluss (102, 202) umfasst, die auf der Oberseite des ersten Halbleiters (120, 220) bereitgestellt sind; und wobei der unterseitige Anschluss des ersten Halbleiters (120, 220) einen zweiten Leistungsanschluss (103, 203) umfasst, der auf der Unterseite des ersten Halbleiters (120, 220) bereitgestellt ist.
  11. Leistungshalbleitermodul gemäß Anspruch 9, wobei der oberseitige Anschluss des ersten Halbleiters (320) einen ersten Leistungsanschluss (302) umfasst, der auf der Oberseite des ersten Halbleiters (320) bereitgestellt ist; und wobei der unterseitige Anschluss des ersten Halbleiters (320) einen Steueranschluss (301) und einen zweiten Leistungsanschluss (303) umfasst, die auf der Unterseite des ersten Halbleiters (320) bereitgestellt sind.
  12. Leistungshalbleitermodul gemäß Anspruch 3 oder 9, wobei die Oberseitenverbindungsschicht (121, 161) und/oder die Unterseitenverbindungsschicht (121', 161') eine Sinterschicht, eine Lötschicht oder eine Klebebindungsschicht ist, die durch Sintern, Verlöten oder Verkleben gebildet ist.
  13. Leistungshalbleitermodul gemäß einem der vorhergehenden Ansprüche, wobei die Druckkontakttragschicht ein Kupferblock oder eine Kupferfolie ist.
  14. Leistungshalbleiterbaugruppe, umfassend: eine Steuerschaltkreisplatte (10, 20, 30); und das Leistungshalbleitermodul gemäß einem der vorhergehenden Ansprüche; und ein oder mehrere Druckkontaktelemente (140, 240, 340), die zwischen dem oberseitigen Anschluss des Halbleiters (120, 220, 320, 160, 260, 360) und einem entsprechenden Anschluss der Steuerschaltkreisplatte (10, 20, 30) bereitgestellt sind, um eine elektrische Verbindung zwischen dem oberseitigen Anschluss des Halbleiters (120, 220, 320, 160, 260, 360) und dem entsprechenden Anschluss der Steuerschaltkreisplatte (10, 20, 30) einzurichten, wobei das Druckkontaktelement (140, 240, 340) die Druckkontakttragschicht (130, 130', 230, 230', 330, 330'), die auf dem oberseitigen Anschluss des Halbleiters (120, 220, 320, 160, 260, 360) gebildet ist, unter einer Druckkraft physisch kontaktiert.
  15. Verfahren zum Herstellen eines Leistungshalbleitermoduls, umfassend: Bilden einer Druckkontakttragschicht auf einem oder mehreren oberseitigen Anschlüssen eines Halbleiters in dem Leistungshalbleitermodul.
DE102015112452.1A 2015-07-30 2015-07-30 Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung Active DE102015112452B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015112452.1A DE102015112452B4 (de) 2015-07-30 2015-07-30 Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015112452.1A DE102015112452B4 (de) 2015-07-30 2015-07-30 Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
DE102015112452A1 true DE102015112452A1 (de) 2017-02-02
DE102015112452B4 DE102015112452B4 (de) 2020-10-15

Family

ID=57795703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015112452.1A Active DE102015112452B4 (de) 2015-07-30 2015-07-30 Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung

Country Status (1)

Country Link
DE (1) DE102015112452B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019007625A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050534A1 (de) * 2005-10-21 2007-04-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
WO2015086184A1 (en) * 2013-12-13 2015-06-18 Abb Technology Ag Semiconductor stack arrangement and semiconductor module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529208B2 (ja) * 2011-08-25 2014-06-25 トヨタ自動車株式会社 パワーモジュールの構造及び成形方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050534A1 (de) * 2005-10-21 2007-04-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
WO2015086184A1 (en) * 2013-12-13 2015-06-18 Abb Technology Ag Semiconductor stack arrangement and semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019007625A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement

Also Published As

Publication number Publication date
DE102015112452B4 (de) 2020-10-15

Similar Documents

Publication Publication Date Title
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102011085282A1 (de) Korrosionsgeschütztes Halbleitermodul und Verfahren zur Herstellung eines korrosionsgeschützten Halbleitermoduls
DE102008051965A1 (de) Bauelement mit mehreren Halbleiterchips
AT514085A4 (de) Leistungsmodul
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102010016566A1 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102014117523A1 (de) Elektronische Vorrichtung
DE102017129563B4 (de) Halbleiterbauelemente mit freiliegenden entgegengesetzten chip-pads und herstellungverfahren dafür
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE112020003763T5 (de) Halbleiterbauteil
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102014114933A1 (de) Halbleiterbauelement
DE102015112452B4 (de) Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
DE102007002807B4 (de) Chipanordnung
DE102021105264A1 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: KEIL & SCHAAFHAUSEN PATENTANWAELTE PARTGMBB, DE

Representative=s name: KEIL & SCHAAFHAUSEN PATENT- UND RECHTSANWAELTE, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final