JP2005514846A - 構造高の小さいカプセル化された構成素子およびその製造方法 - Google Patents

構造高の小さいカプセル化された構成素子およびその製造方法 Download PDF

Info

Publication number
JP2005514846A
JP2005514846A JP2003559014A JP2003559014A JP2005514846A JP 2005514846 A JP2005514846 A JP 2005514846A JP 2003559014 A JP2003559014 A JP 2003559014A JP 2003559014 A JP2003559014 A JP 2003559014A JP 2005514846 A JP2005514846 A JP 2005514846A
Authority
JP
Japan
Prior art keywords
chip
support substrate
component
frame
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003559014A
Other languages
English (en)
Inventor
クリスティアン ホフマン
ポルトマン ユルゲン
クリューガー ハンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2005514846A publication Critical patent/JP2005514846A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/058Holders; Supports for surface acoustic wave devices
    • H03H9/059Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0101Neon [Ne]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01076Osmium [Os]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01088Radium [Ra]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

構成素子を簡単かつ確実にカプセル化するため、チップと支持体基板との間の接続部を、板部接続を用いて形成することが提案される。この接続部は支持体基板の上にある切欠部に降下される。ここで構成素子は支持体基板の上に直接載置する。とりわけチップ上の構成素子構造体を取り囲むフレームの上に載置する。

Description

本発明は、構造高の小さいカプセル化された構成素子、とりわけ音響波により動作する構成素子に関するものであり、この構成素子は圧電基板に取り付けられている。
電気構成素子では、固体ケーシングを備えない構成素子がますます増える傾向にある。構成素子を環境影響から保護するために、構成素子を簡単にカプセル化する種々の方法がすでに提案されている。1つの手段では、構成素子に完全に被覆を設け、例えばプラスチックに完全に埋め込む。この場合、単に構成素子に対する電気端子だけが引き出される。しかしこのようなカプセル化の問題は、表面に構成素子構造を有する構成素子の場合、これが直接的な埋め込みに対して脆弱なことである。
例えば表面波構成素子に対してはすでに、圧電基板の表面に配置された構成素子構造体を簡単でとりわけプラスチックからなるキャップにより覆い、それから構成素子をさらにカプセル化することが提案されている。本出願人によりPROTECの名称の下で使用されるこのようなカプセル化方法とこのようなカプセルは、例えばEP0759231B1から公知である。構成素子構造に対して統合して製作可能なこの種のキャップ自体は僅かな保護作用しか有していないから、例えばDE19806818Aでは構成素子を支持体の上にフリップチップ構成でハンダ付けし、続いてシートにより覆い、このシートが構成素子間を密に支持体と密閉する構成が提案されている。このような構成素子のシート密閉の変形では、金属層をこのシートの上に取り付けることによりさらに気密に密閉し、これを金属化することにより導電性を増強することが提案されている。しかしこの方法の欠点はシートを取り付けるための面倒なラミネートプロセスと、湿化学的ないし電解的な金属化部である。このような金属化部ではシート密閉度が僅かに低下しただけで湿気が構成素子構造体に浸入し得る。
本発明の課題は、簡単ではあるが気密なカプセルを有する構成素子を提供すること、およびその製造方法を提供することである。
この課題は本発明により、請求項1記載の構成素子により解決される。本発明の有利な構成並びに構成素子の製造方法はさらなる請求項に記載されている。
本発明は構成素子カプセルを提案するものであり、ここで構成素子構造体を支持するチップは同様にフリップチップ技術でバンプ接続を用いて支持体基板に取り付けられる。しかしこの支持体基板上でチップはこれまでのように支持体基板に対して間隔をおいてその上に配置されるのではなく、チップの表面が本発明では支持体基板に当接する。このことは本発明の構成素子では次のようにして達成される。すなわち、バンプ接続が支持体基板の表面に直接配置されるのではなく、支持体基板の切欠部に配置されるようにして達成される。この切欠部は実質的に窪んだバンプである。切欠部の底部には支持体基板のハンダ付け可能な端子面が設けられており、この端子面はバンプを介してチップ表面上の相応にハンダ付け可能な金属化部と電気的に接続されている。
有利にはハンダ付け可能な端子面は、少なくとも2層の支持体基板の下側層の表面に取り付けられ、この端子面は上側層の切欠部に露出される。ここで端子面は配線構造体と接続することができ、この配線構造体は最終的に構成素子の外部端子に至る。外部端子は有利には支持体基板の下側に配置されており、とりわけSMD機能を有するように構成されている。
支持体基板が単層の場合でも端子面を、SMD機能を有するように構成された外部端子(SMDパッド)により形成することができ、この端子面は支持体基板の下側で切欠部をこの中に配置されたバンプと共に閉鎖する。
本発明の構成素子は従来公知のカプセル化構成素子に対して構造高が小さいという利点を有する。なぜならチップと支持体基板との間の間隔が最小化されているからである。というのもチップの表面がすでに支持体基板に当接しているからである。
この構成素子はさらに、バンプの位置と相対的配置を切欠部によって正確に設定できるという利点を有する。このようにして構成素子を小型で面積を節約するように設計することができる。この構成素子は、従来のものより小さい断面積を有する本発明のバンプによりさらに改善される。
チップを載置することのさらなる利点は、チップ上に作用する機械的力、例えば熱的負荷の際に発生し得る機械的力が載置面によって良好に分散され、バンプ接続がこれにより機械的に負荷軽減されることである。これによりバンプの大きさを最小化することができる。なぜなら本発明によりバンプの機械的支持機能が最小化されるからである。
チップ表面を支持体基板に載置することのさらなる利点は、すでに載置によってチップと支持体基板との間の密閉が行われることである。いずれの場合でもこのことによりチップと支持体基板との間の空隙は最小となり、この空隙は簡単な手段によりさらに密閉することができる。
特に有利には本発明のカプセルは、音響波により動作する構成素子に対して使用され、この構成素子は例えばSAW構成素子(表面波構成素子)、FBARレゾネータ、BAWレゾネータまたはSCFフィルタとして構成されている。これらの構成素子では共通して、構成素子の物理的特性と中央周波数または共振周波数を機械的力により調整することができる。この機械的力はチップの圧電基板に作用する。この構成素子の特性は、構成素子構造体に析出される表面層に鋭敏に応答する。
チップの構成素子構造体に力が直接作用するのを回避するため本発明は別の構成において、構成素子の構成素子構造体を中空空間に配置することを提案する。このためにフレームが設けられており、このフレームはチップの表面またはチップ側の支持体基板の表面に固定されており、構成素子内の構成素子構造体を取り囲む。このフレームにはそれぞれ対向部材(ここでは支持体基板またはチップ)がカバーとして載置される。こうしてフレームと支持体基板およびチップ表面の相互に対向する2つの表面とにより形成される中空空間に配置された構成素子構造体はすべての側から保護される。
有利にはチップまたは支持体基板をフレームの上に単に載置したことにより残る空隙を、チップを周回する閉じたハンダフレームにより密閉する。このようなハンダフレームによって、コンタクト個所での支持体基板およびチップ上でハンダフレームに取り付けられる金属化部が良好に気密に密閉された端子を形成する。これに対して支持体基板またはチップ上のフレームは、構成素子構造体に対する中空空間を幾何学的に規定する凹部を取り囲む。これにより、構成素子構造体が支持体基板に対して正確な間隔で配置されることが保証され、構成素子構造体への機械的作用が確実に阻止される。ここでこのフレームは、支持体基板またはチップの表面を越えて隆起することができる。しかしフレームが凹部の内側縁部により形成されることも可能であり、フレームの下方底部は他の表面のレベルよりも下にあり、構成素子構造体を収容するための中空空間を形成する。
隆起構造体としてプラスチックからなるフレームまたは金属化部が形成され、構成素子の他のコンポーネントまたは構造体または支持体基板と統合して形成することができる。とりわけフレームが金属化部としてチップ上に構成されていれば、このフレームを少なくとも部分的に構成素子構造体となる他の金属化部と共に形成することができる。金属化部からなるフレームまたは金属化部の設けられたフレームは、とりわけこれがチップに載置される際に別の金属化部と接触するならば、コンタクト表面ないしは支持体基板とチップとの間に残る空隙を良好に密閉するという利点を有する。金属化部はまた良好なコンタクト、良好な密着、およびハンダフレームへの良好な濡れを提供する。これにより構成素子全体ないし構成素子構造体の中空空間内での気密な密閉が保証される。しかし2つのコンタクト面、すなわちフレームの表面とフレームに載置されたコンタクト面とに付加的被覆を設けないことも可能である。相応にして、支持体基板上のコンタクト面は上側層の材料からなる。これに対してチップ上のコンタクト面は基板材料からなる。しかしそれには依存せずに、支持体基板とチップとの間の分離面の外側領域に金属化部を設ければ、これにより前記のハンダフレームを両方の部材で閉鎖することができる。
支持体基板は有利には、必然ではないが少なくとも2層の多層セラミックである。これは例えばLTCCセラミック、HTCCセラミック、またはHTCCないしLTCCと場合によりポリマー層との化合物とすることができる。セラミックは有利には収縮の少ないセラミック(非収縮)として構成することができる。このことは焼成の際に、寸法が僅かしか変化しないことを保証し、グリーンシートに設けられた幾何形状を焼成の際にほぼ維持することができる。または少なくとも再現可能な程度に僅かな収縮プロセスだけが焼成収縮により生じる。LTCCセラミックにより、グリーンシートにコスト的に有利な金属化部を設けることができる。この金属化部の耐久性はLTCCセラミックの低い焼成温度に対して保証されていなければならない。
しかし支持体基板をPCBとして構成することも可能である。このPCBは単層または多層の導体路基板としてプラスチックベースの上に形成される。
多層支持体基板の材料に依存しないで、支持体基板の個々の層を個別に金属化することができる。個々の層は少なくとも多層支持体基板の内側にある表面で金属化することができる。内側にある貫通接触接続部も個々の層を多層基板に接合する前に設けることができる。外側に向かい、多層支持体基板の表面に至る貫通接触接続部は個々の層を接合した後に取り付け、金属化することができる。個々の層の間で適切にミラー層として金属化部が作用する場合、この金属化部をレーザ処理に対するストップ総として用いることができる。このレーザ処理によりこの金属化部を露出させるための切欠部を形成することができる。しかし貫通接触接続部を切欠部の形態で個々の層にすでに焼成の前に形成することも可能である。この場合、この貫通接触接続部は有利にはまず補助物質により充填される。この補助物質は簡単に焼成後に再び除去することができる。
支持体基板が2層である場合には、第1の層と第2の層の間にある金属化部導体路を2つの層の接合前に取り付けるだけでよい。この金属化部に至る貫通接触接続部は後から切欠部の形態で設けることができ、この切欠部内で金属化部は2つの層の間で露出される。
とりわけ端子面が露出される切欠部に対しては、切欠部の直径が下側層の表面にあるハンダ付け可能な端子面の直径よりも大きいと有利である。ハンダ付け可能な端子面の直径は後でのバンプの直径を決めるものであるから、このようにして小さなバンプ直径が可能になる。これによりバンプを接触なしで切欠部に配置することができ、従って切欠部の壁に接触することはない。このような直径の制限された端子金属化部を実現するために、有利には支持体基板の下側層に配置された貫通接触接続部を、下側層の表面のハンダ付け可能な端子面を定義するために利用する。このようなハンダ付け可能な材料により満たされた下側層の貫通接触接続部はその「表面」と共に、上側層の切欠部にある端子金属化部を形成することができる。この実施形態に対して、下側層の貫通接触接続部には有利には銀パラジウムが充填される。この貫通接触接続部にはハンダ付け可能な端子の作製に続いてさらに導電性の銅または銅金層を設けることができる。この銅金層は無電流でも析出することができる。終結層としてはニッケル金層も適する。ここではとりわけ薄く構成された終結層として金層が特に有利であることが判明した。なぜなら金層はハンダと良好に濡れ、従ってハンダ接続、とりわけバンプの自動的構造化を可能にするからである。ハンダを施す際に、金層はハンダとの良好な濡れ性を示す個所に付着する。すなわちこの個所は薄い金被覆の設けられた面である。
下側層の表面での端子面は後で切欠部に露出する。この端子面は矩形とすることもでき、例えばストライプ状の導体路からの切り抜きでも良い。切欠部もまた矩形とすることができ、ここでも有利には切欠部内に露出され、端子面となる導体路の幅よりも大きな直径を有する。
バンプの作製は種々の方法で行われる。ここで本発明により提案された切欠部内のバンプの配置は、バンプを作製するのにこれまで知られていなかったさらなる可能性を提供する。従来のようにバンプを端子面の上に電解析出によって形成することができる。これは例えばSnPb,SnAg,AnCu,SnAgCuまたはSnAuの析出により行われる。電解析出に続いて溶解を行うことができる。これにより相応の合金が形成される。
従来のようにバンプをハンダペーストのステンシルプリントまたはスクリーンプリントにより形成し、続いてリフロープロセスを実行することができる。このリフロープロセスでバンプはボール状の幾何形状を得る。とりわけ切欠部での本発明の端子面の形成には次のような方法が適する。すなわち、ハンダペーストを切欠部に塗布し、圧延または平滑化し、引き続きリフロープロセスを実行するのである。この方法の利点は、バンプを形成するのに構造化が必要ないことである。なぜなら、ハンダの析出は自動的に切欠部内で行われるからである。本発明の別の変形方法では、本発明によるバンプの降下が可能であり、これはハンダボールの振動圧縮により行われる。このときにハンダボールの大きさが設定され、これによりバンプの大きさも正確に規定される。
バンプを形成するためのさらなる手段は、リフローハンドの代わりにレーザバンピングを実行することである。このレーザバンピングではハンダボールが点状の加熱により溶解し、これは所望の個所で行われる。
バンプをハンダシートから円筒状に打ち抜くことにより切欠部の上に形成することもできる。
択一的にバンプをチップ表面上にあるハンダ付け可能な金属化部に形成することもできる。このことも同様に電解析出によって相応の金属化部の上に行うことができる。ハンダポットを金属化部にスクリーンプリントし、引き続き溶解プロセスを実行することもできる。ここでもハンダ付け可能な金属化部の濡れ性が構造化を容易にするから、金属構造体の種々異なる濡れ性を、バンプをウェハないしチップの上に構造化するに使用することができる。例えばチップ上に存在する金属化部の大部分を、例えばアノード酸化層の形成によりパッシブ化することができ、このアノード酸化層は付加的にさらに被着された鉱物層、例えば薄い酸化シリコン層または薄い窒化シリコン層により覆うことができる。このパッシブ化層により覆われなかった表面はハンダにより濡れ可能のままである。または適切な別の層、いわゆるアンダーバンプ金属化(UBM)によりハンダと濡れ性にすることができる。一方パッシブ化された金属化部の表面はハンダストップマスクとなる。
チップ表面にもバンプをレーザバンピングにより作製することができる。
構造素子構造体とハンダ付け可能な金属化部の他に、チップの表面に本発明によりさらに別の金属化部を備えることができ、この金属化部は本発明の構成素子とハンダフレームとの密閉を容易にする。このためにチップはその下部エッジの領域で金属化部が設けられている。この下部エッジは構成素子構造体を支持する表面と端面により形成され、構成素子の場合は支持体基板を指す。前記金属化部は同時にハンダ付け可能な金属化部と共に形成することができ、例えばスパッタプロセスにより形成される。ここではまずチタン(付着性を改善するため)と銅の層シーケンスが形成される。この層の十分な厚さはすでにスパッタリングにより達成できる。これは例えば100から200nmのチタンと6μm以上の銅である。しかし薄いチタン/銅層(1〜2μmの銅)を形成し、これを引き続き電解的に増強することもできる。ここで銅層は約10〜20μmの厚さに厚くすることができる。有利には支持体基板上のフレームも同様に相応の金属化によって実現され、フレームの構造化はフォトレジマスクを用いスパッタリングにより達成される。このマスクは、電解厚膜化プロセスの間、支持体基板に留まることができるように構成することもできる。
フレームは有利には、チップがその下部チップエッジの領域でフレームに載置され、フレーム領域はチップにより覆われずに留まるように構造化される。ここでチップ上の金属化は、有利にはチップの端面が金属化されるように構成される。
流体ハンダを塗布するための有利な組成は、SnAg,SnAgCu,SnCuAgまたはSnAuである。有利にはハンダフレームを作製するために高温融解性のハンダを使用する。このことの利点は、高温溶融性ハンダからなるハンダ接続部が構成素子のハンダ付けの際にも変化せず、軟化することも他のものに変化することもない。これによりハンダ接続部が張引されたり、構成素子が元の状態からずれるようなことがない。このことは構成素子の寿命を延長させ、構成素子のさらなる処理の際にハンダ個所が軟化することによる構成素子の損傷が回避される。
本発明のさらなる構成では、ハンダフレームとの接触接続のために設けられる金属化が、チップエッジの領域で、少なくとも支持体基板上のチップエッジ下方のストライプ状領域でチップのハンダ付け後に行われる。このことはスパッタプロセスにより行うこともできる。この場合、チップの裏側全体に金属化部を設けることができ、後でアースへの接続のために設けられる金属化部は有利には支持体基板上の端子と接続される。相応にして有利には金属から構成されたフレームもチップの裏側の金属化部およびアースと接続することができる。これにより構成素子の電磁シールドが達成される。
さらなる利点として、アースと接続されたフレームは有利には熱張力を放出するのに適する。この熱張力は例えば製造プロセス中およびチップの圧電基板に温度が作用するときに発生する。有利にはフレームは金属化部とも接続されており、この金属化部はチップ表面上の構成素子構造体に並んで、熱負荷だけが発生し得る空き面に配置されている。フレームがこのような空き面を覆うように構造化することも可能である。この金属化または相応に構造化されたフレームにより、非アクティブな空き面で熱電的に形成された電荷を吸収し、フレームおよびひいてはアースに無害に放出することができる。
熱電荷の放出はさらに有利な手段により支援することができる。この手段は、チップの表面が、構成素子構造体によって占有されない空き面で粗化されることである。チップ表面の粗化および/または構造化により、チップ表面にできるだけ近在するフレームへのフラッシュオーバにより放電され、空き面がこれにより放電される。
表面を粗化することのさらなる利点は、これに取り付けられる金属化部が良好な付着性を有することである。ここでチップ表面の粗化はビームプロセスにより実行することができる。ビームプロセスでは、粒子流がチップに向けられる。チップ表面の脆弱な領域、とりわけ構成素子構造体はこのときラッカーまたは構造化されたシートにより保護される。なぜならこれらの表面はビームプロセスの際に除去されないからである。表面を選択的なエッチングプロセスにより粗化することもできる。このエッチングプロセスは脆弱な構造体、とりわけ構成素子構造体には侵襲せず、チップの材料、すなわち圧電基板だけをエッチングする。このために例えばフロアプラズマを使用することができる。このプラズマは構成素子構造体を損傷しない。
チップの裏側に取り付けられた金属化部は本発明により構成素子のラベルを作製するために使用することができる。このためにこの金属化部の上にはラッカー層が取り付けられ、ラッカー層は金属化部に対して色的コントラストを有するように構成されている。レーザライトによりラッカー層を選択的に除去し、これにより文字効果が得られる。コントラスト作用を達成するために他の補助層を金属化部の上に形成することもでき、この補助層はレーザにより際立たされる。種々異なる金属化層も、これらが相互に光学的コントラストを形成するならば適する。このコントラストは金属化部の種々の反射作用または種々異なる金属色であっても良い。コントラスト手段としてとりわけブラックニッケルが適する。ブラックニッケルは金属性の光沢のある金属化部または銅と良好なコントラストを形成する。
以下本発明、とりわけ本発明の構成素子の製造方法を実施例に基づき詳細に説明する。図面は概略的に示されており、縮尺通りではない。
図1は、本発明の構成素子の概略的横断面を示す。
図2は、種々の変形実施例での概略的横断面の一部を示す。
図3は、チップを載置する前の支持体基板を示す。
図4は、チップとハンダフレームが載置された支持体基板を示す。
図5は、ハンダ付け可能な端子面を有する切欠部の種々の実施例を示す。
図6は、チップを支持体基板上に載置する間の種々の方法ステップを概略的横断面で示す図である。
図7は、ハンダフレームを接続するためのさらなる金属化部の横断面を示す図である。
図8は、金属化部の上に取り付けられたハンダフレームの概略的横断面である。
図9は、ビーム法によりチップの層厚と支持体基板の層厚をチップ間の領域でどのように低減するかを概略的横断面に示す図である。
図10は、チップが斜め切りされたエッジにより直接ハンダフレームにどのように載置されるかを概略的横断面に示す図である。
図11は、単層支持体基板を有する本発明の実施例を概略的横断面に示す図である。
図1は、本発明の構成素子の第1実施例を概略的横断面に示す。構成素子は実質的にチップCH、例えば圧電基板からなり、チップの一方の表面には構成素子構造体BSが取り付けられている。これは例えば表面波構成素子(SAW構成素子)のストライプ状金属化部である。チップは支持体基板TSに取り付けられており、支持体基板は少なくとも1つの上側層OSと下側層USを有する。
支持体基板の上側層OSには切欠部ANが設けられている。切欠部の底部にはハンダ付け可能な端子面LAが配置されている。この端子面の上にはバンプ接続部BUが配置されている。バンプBUはハンダ付け可能な端子面LAをチップCHの表面にあるハンダ付け可能な金属化部LMと接続する。チップ自体はここではフレームRAを有する。このフレームは上側層OSの表面とチップCHの表面との間の間隔を規定し、構成素子構造体BSが支持体基板TSに直接接触するのを阻止する。チップ下側エッジと支持体基板の隣接する表面領域との直接的コンタクト部には、チップ全体を取り囲むハンダフレームLRが配置されている。このハンダフレームはチップCHを支持体基板USに対して密閉する。上側層OSと下側層USとの間には導体路LBが設けられており、この導体路は配線面を形成することができる。下側層または場合により別の層を通る別の貫通接触接続部は、電気端子への導電接続を形成する。この導電接続は構成素子を外部へ、例えばSMD機能付き接点KOへ、支持体基板の下側でコンタクト接続する。
図2は、本発明の構成素子の別の変形実施例を示す。この変形実施例は、フレームの配置の点で図1の実施例と異なる。
図2Aは、フレームが支持体基板の表面ないしその上側層OSの上で、チップがフレームRAの内側部分でだけ載置されるように構成された実施例の断面を概略的に示す。フレームRAの空き領域上にはハンダフレームLRが配置されており、このハンダフレームはここでは基板とではなく、フレームおよびチップCHと気密に密閉している。フレームRAも気密に支持体基板と密閉している。
図2Bは、凹部VTが支持体基板の上側層OSに設けられている実施例を示す。凹部VTの縁部はフレームRAを形成し、このフレームにはチップCHが載置されている。ここでフレームは上側層OSの他の表面と同じレベルにある。凹部VTの高さh2はチップ表面から支持体基板ないしは凹部VTの上側層までの間隔を規定する。
図2Cは、チップが前面で支持体基板の上側層OSに載置されている構成を示す。この実施形態では、構成素子構造体BS(図示されていない)は有利にはパッシブ化層により保護されている。このパッシブ化層は機械的に十分に安定しており、十分な硬度を有する。このようなパッシブ化層はアノード酸化層とすることができ、通常はアルミニウムからなる構成素子構造体の上にある。このパッシブ化部は付加的にSiO層またはSi層により覆うことができる。この実施例は特に簡単に製造できることを特徴とする。なぜならフレームまたは凹部の作製を省略することができるからである。
図3は、チップCHを取り付ける前の支持体基板TSの表面幾何形状を概略的に示す平面図である。フレームRAは有利にはチップCHの外側形状に続く。従ってとりわけ矩形に構成されている。場合により斜め切りされたチップエッジがフレームの相応に変形された形状に続く。フレーム内には切欠部ANが示されている。この切欠部内に、チップCHをハンダ付けおよびコンタクト接続するためのバンプBUが配置されている。
図4は、チップCHとハンダフレームLRを取り付けた後の構成素子の実施例の概略的平面図である。図から、ハンダフレームLRがチップCHを完全に取り囲んでおり、構成素子構造体と場合により存在する中空空間を、チップと支持体基板との間で良好に密閉していることが明かである。
図5は、どのようにハンダ付け可能な端子面LAを切欠部AN内でこれに対して相対的に構造化することができるかを種々異なる実施例で概略的平面図に示す。
図5Bは、ハンダ付け可能な端子面LAの基面が円形ではなく例えば矩形である構成を示す。このような形状は、切欠部AN内で下側層の表面に配置された導体路LBが露出している場合に得られる。
図5Cは、同様に矩形のハンダ付け可能な端子面LAを示す。しかしこの端子面は図5Aと5Bとは異なり同様に矩形の切欠部Anに配置されている。切欠部は他の横断面形状、例えば楕円形であってもよい。
図6には、概略的断面図に基づいて、どのようにチップを支持体基板TSにハンダ付けするのかが示されている。図示の実施例では、バンプがハンダ付けの前に上側層の切欠部内に形成される。バンプBUはこのために場合によりフラックス剤により濡らされ、それからチップCHが載置される。この載置は、ハンダ付け可能な金属化部LMがチップの表面でバンプBUとコンタクトし、このバンプの上に図6Bに示すように載置されるよう行われる。ここでこの載置は高精度で行うことができ、その標準的偏差は僅か数μmである。図6Bは、バンプがフレームRAのレベルを越えて突出していることを示している。その結果、チップはバンプへの載置後、基板に対して高さh5を有する。この高さはフレームの高さh2よりも大きい。
ハンダ付けは例えばリフロープロセスによって実行される。このときバンプBUは軟化し、これに基づいてハンダ付け可能な端子面LAもハンダ付け可能な金属化部LMもチップの表面で濡らし、これらと固定的に接合する。このときに横断面が拡大し、その結果、バンプの高さが低下し、チップを下方に引っ張り、フレームRAの上に載置させる。この状態でチップの確実な固定が、フレームRAにより提供される大きな載置面によって保証され、チップと支持体基板との間でいっての間隔h2が調整される。バンプの収縮程度は、相応の下部バンプ金属化部UBMの面積(ここではハンダ付け可能な端子面LAとハンダ付け可能な金属化部LM)とバンプの容積との比によって決められる。UBMがバンプの質量に対して大きければ大きいほど、収縮の程度も大きい。しかし有利にはこの比は、収縮がチップを支持体基板ないしはフレームRAに載置するのにちょうど十分な程度に調整する。これによりハンダ付け後に最小の張引力がハンダ個所ないしゃバンプに作用する。
図7は次のステップ後の構成素子を示す。このステップでは、基板とチップの表面全面に裏側から薄い金属化部Mが取り付けられる。これは例えばスパッタリングにより行われる。この層は有利には表面を、次のステップで取り付けられるハンダフレームLRと良好に濡らすために用いられる。この金属化部Mは電解的または無電流で増強される。これは例えばCuおよび/またはNiまたはPtにより、そして引き続き薄いAu層を設けることにより行われる。
図8は、ハンダフレームLRを取り付けた後の構成素子を示す。このハンダフレームは金属化部Mに対して良好な気密閉鎖を形成する。
本発明の別の構成では、チップがハンダフレームLRの取り付け後に薄くされる。これは構成全体をビーム法で粒子流に曝すことにより行われる。このとき表面には微細で相応に堅い固体粒子、例えば酸化アルミニウム粒子または石英粒子が照射される。粒子流の表面が堅ければ堅いほど、粒子流により生じる材料除去の程度が大きい。反対に柔らかい表面被覆をマスクまたは粒子流に対する保護として用い、この個所での材料の除去を阻止することができる。金属化部、例えばハンダフレームも構造化のために使用することができる。例えば図7で形成された金属化部Mが適切な方法によってハンダフレームの取り付け後にこの周囲で再び除去され、引き続き全面でビーム法に曝されるならば、チップCHもハンダフレームLR外の基板も薄くすることができる。このハンダフレームはここではマスクとして用いられる。この薄化方法では、ウェハの厚さが例えば元の約250μmから50〜100μmまたはそれ以下に薄くされる。この薄化は本発明によりとりわけ簡単に可能となる。なぜならチップが張力なしでフレームないし支持体基板に載置しているので、チップは一方ではビーム法により過度に高い機械的負荷に曝されることがなく、他方では薄くした後に十分に確実に支持体基板ないしはフレームRAにより安定化されるからである。ビーム法はまた、ハンダフレームの周囲で支持体基板TSが切断されるように実行することができる。このとき共通の支持体基板に配置された個々の構成素子は個別化される。構成素子の個別化の前に、相応に柔らかく構造化されたレジストマスクを設け、これによりチップを覆い、場合より生じる過度の薄化を保護することも可能である。
図9には、ビーム法により除去すべき領域が斜線により示されている。
図11は、単層の支持体基板を有する本発明の構成を示す。ここではまず、支持体基板の下側にSMDコンタクトKOに対するハンダパッドを切欠部ANの設けられる個所で形成することができる。この切欠部は上方からの材料除去により、例えばレーザまたは粒子ビーム法を使用して形成できる。レーザが使用されるならば、SMDコンタクトKOにミラー層をレーザストップ層として設けることができる。これは例えば薄い金層である。切欠部ANに露出されたSMDコンタクトKOは端子面AFとして用いられる。この端子面にはバンプBUが載置され、これにバンプはハンダ付けされる。ここで単層の支持体基板TSはセラミックまたは導体基板材料から作製することができる。相応にしてSMDコンタクトKOを場合により電解または無電流で補強されたスクリーンプリントペースト、ないしは後者の場合、銅から形成することができる。約20〜35μmの厚さがここではコンタクトKOの機械的機能に対して十分である。
以下、個々の方法ステップについてさらに詳細に説明する。
セラミック製支持体基板の作製
多層支持体基板TSはセラミックのグリーンシートから作製される。グリーンシートには所要の金属化部がプリントされ、この金属化部は後で多層基板の個々の層の間に来る。このためには例えばAg/Pd含有ペーストが適する。貫通接触接続のための開口部(ビア)と、バンプBUを収容するための切欠部ANは例えば打ち抜きによりすでにグリーンシートに形成しておくことができる。電極パターンの設けられたグリーンシートは引き続きラミネートされ、焼成される。実施例ではすでにグリーンシートに取り付けられたビアを充填剤により閉鎖し、この充填剤を焼成後に再び除去することができる。このために以下の方法コンビネーションが可能である。
a)ビアに酸化アルミニウムを充填し、焼成後に酸化アルミニウムをビームプロセスにより除去する。
b)ビアに酸化鉛を充填し、焼成後に酸化鉛を酢酸による溶解によって除去する。
c)ビアに炭素含有物質を充填し、焼成後にこの物質または残留物を酢酸による溶解によって除去する。
焼成後に外部金属化部、導体路、および端子面/コンタクトも形成される。これは例えば導電性ペーストをプリントし、引き続き無電流または電解的に補強することにより行うことができる。補強のためにニッケルおよび/または銅および/またはプラチナを析出し、有利には薄い金層を、ハンダとの濡れ性を改善するため被覆することができる。
チップ上への金属化部の作製
構成素子構造体BSの設けられたチップCHはすでに、ハンダ付け可能な金属化部およびアース被覆部も含めて、構成素子構造体BSの材料でもある物質から予め形成されている。この物質はとりわけアルミニウム、アルミニウム含有合金またはアルミニウムと銅層を含む多層構造体である。ハンダ付け可能な金属化部LMをチップの上に作製するため、予め形成された構造体そのために設けられた個所で補強され、このために有利にはまずフォトラッカーマスクが被着され、構造化される。続いてハンダ付け可能な金属化部LMが層構造体Ti/Pt/Auの形態で例えばスパッタリングまたは蒸着により被着される。ハンダ付け可能な金属化部LMの全体構造は続いて例えば400nmの層厚を有する。これはその下にある、構成素子構造体に対するアルミニウム含有金属化部と同じ厚さである。
この方法の変形実施例では、フォトラッカーマスクが次のように構造化される。すなわちマスクがハンダ付け可能な金属化部LMに対して設けられた面に残るように構造化される。マスクにより覆われない金属化領域、とりわけ構成素子構造体は続いてパッシブ化され、例えばアノード酸化される。マスクの除去後、ハンダ付け可能な金属化部LMは簡単に選択的に、露出された金属面に電解的に形成することができる。なぜなら構成素子構造体のパッシブ化された表面は導電性でないからである。
ハンダ付け可能な金属化部に対する金属化シーケンス:チタン/プラチナ/金の代わりに、チタン/銅/金またはチタン/ニッケル/金を析出することもできる。ここで個々の層は電解的または無電流で形成することができ、薄い層は有利にはスパッタリングにより形成される。
有利な構成では、バンプのハンダ付け可能な金属化部への付着は以下のステップaまたはbにより改善される:
a)金属化部を取り付ける前にチップ表面をハンダ付け可能な金属化部の領域で粗化する。
b)金属化部を構造化して、ハンダ付け可能な金属化部に打ち抜き構造、ストライプ構造、格子構造、またはふるい状構造が発生するように取り付け、それらの亀裂部にチップの表面が露出されるようにする。
チップ表面の粗化はビームプロセスにより実行することができる。このビームプロセスでは、構成素子構造体のような脆弱な構造体をレジストマスク、ラッカーまたはシートにより保護することができる。
金属化部を構造化して取り付けることは構成素子構造体の定義と共に行うことができる。これは例えば剥離技術により行われる。差し当たり大面積に取り付けられた金属化部の亀裂部を後から構造化された材料除去により形成することも可能である。
フレームの作製
実施例の一部分で設けられるフレームRAは支持体へのチップ間隔h2を保証する。このフレームRAはチップCHの表面または支持体基板TSの上側層OSの表面に取り付けることができる。チップに取り付けられるフレームは有利にはプラスチックフレームとして構成され、支持体基板に構成されるフレームは有利には金属化部またはスクリーンプリントペーストの形態で実現される。スクリーンプリントペーストは導電性とすることができる。支持体基板上のこの金属化部に対しては、ハンダ付け可能な端子金属化部に対して適する前記の金属層シーケンスが有利である。薄いチタン層を介して無電流で銅を約1〜2μmの厚さで被着することができる。銅を電解的に補強することも可能である。これは10〜20μmの厚さの銅層および/または10μmまでの厚さの中間層により行われる。
フレームはその外側寸法においてチップ外側エッジに続き、内側に向かって構造体を有する。これは空き面をチップの圧電基板上で接触接続するため、または空き面に存在するアース被覆をフレームと接触接続するためである。
チップ上のプラスチックからなるフレームはフォトラッカーから形成することができる。またはフォトリソグラフにより他の層から構造化することができる。
ハンダ付け可能な端子面の作製
ハンダ付け可能な端子面AFは上側層OSの切欠部の底部に作製される。ベース金属化部は銀/パラジウムペーストを用いてプリントされた導体路、ないしは上側層と下側層との間の配線構造体とすることができる。または択一的に下側層USを通る貫通接触接続部DKの上側端子から形成することもできる。貫通接触接続部DKは通常、同じように銀/パラジウムペーストにより閉鎖されている。ハンダ付け可能な端子面AFは次に金属化部の露出後に、切欠部へ電解的にまたは無電流で、銅/金層またはニッケル/金層により補強して作製される。金属化部の補強は切欠部ANを貫通して行うことができる。
バンプの作製
バンプは上側層OSの切欠部に形成することができる。この場合、以下の方法ステップが適する:
a)SnPb,SnAg,SnCu,SnAgCu,SnAuを電解的に析出し、引き続き溶解する。このとき相応の合金が発生する。
b)ハンダペーストをスクリーンプリントまたはステンシルプリントし、引き続きリフロープロセスによりハンダを溶解する。
c)ハンダペーストをドクターで均すことによりハンダを充填することのできる切欠部をステンシルとして使用し、これを引き続きリフロープロセスで溶解する。
d)適切な大きさのハンダボールを振動圧縮し、引き続きリフロープロセスを実行する。このときハンダボールは、溶解されたハンダボールが切欠部ANの底部まで降下し、そこに存在する端子面に接触接続するように選定される。
e)レーザバンピングする。
f)ハンダシートからシリンダを切欠部の上に配向して直接打ち抜く。
択一的にバンプをチップCHの上に形成することもできる。ここでは以下の方法ステップが適する:
a)すでに上に述べたハンダ塊を電解的に析出し、続いて溶解する。
b)ハンダデポをハンダ付け可能な金属層LMにステンシルプリントし、引き続き溶解する。このとき他の金属化部(構成素子構造体)の電極パッシブ化をハンダストップマスクとして用いる。
c)レーザバンピングする。
チップの支持体基板への載置
チップまたは支持体基板上でのバンプの配置に応じて、バンプされたチップは、このバンプが切欠部に配置されるように支持体基板の上に載置される。択一的にチップを切欠部に存在するバンプに載置し、これによりバンプがハンダ付け可能な金属化部と接触するようにする。続いてリフロープロセスが実行される。このときバンプ容積とUBMの面積(ハンダ付け可能な金属化部LMおよび/または切欠部AN)との比は、ハンダ付けがバンプの収縮を引き起こし、この収縮がチップを支持体基板ないしフレームに載置するのに十分であるように調整する。支持体基板ないしフレームに載置した後、チップは安定化され、チップ、バンプおよび支持体基板の種々異なる熱膨張によるバンプの負荷が格段に低減され、バンプ直径が縮小される。その際にハンダ付けおよび構成素子の安定性が損なわれることはない。同様に有利にはフレームの厚さと上側層OSの厚さは、2つの層が共に1つの熱膨張特性を生じるように相互に整合されており、この熱膨張特性はバンプの熱膨張特性とほぼ同じである。このようにしてさらにバンプの有害な引っ張り負荷が回避される。
ハンダフレームの取り付け
チップを支持体基板上にハンダ付けした後、チップ裏側の全面および支持体基板の表面に金属化部が例えばスパッタリングにより取り付けられる。このためにとりわけ厚さ100〜200μmのチタンが適する。この層は引き続き銅および/またはニッケルにより約2〜20μmの厚さに補強される。耐酸化性があり、ハンダと良好に濡れる表面層としてここでは薄い金層を閉鎖層として取り付けることができる。これは例えば蒸着またはスパッタリングにより行われる。続いてこの金属化部を構造化することができ、これにより金属化部はハンダフレームに当接すべき個所にだけ残る。
続いてハンダフレームが形成される。これは例えばハンダ粉末を全面に散布し、引き続きリフロープロセスを実行することにより行われる。溶融してハンダを流体とすることにより、ハンダはもっぱら表面により濡らされた個所に集中する。すなわち剥き出しの金属層が設けられた表面領域に集中する。例えばフレーム状の部材をハンダシートから打ち抜き、チップの周囲またはチップの上に置くことも可能である。ハンダシート部材を、ハンダフレーム全体を取り囲む面に相応する大きさで打ち抜く、チップの上に配置することも可能である。
ここでもリフロープロセスが実行され、ハンダは剥き出しの金属表面により覆われた領域に集中する。ハンダフレームを取り付ける前にこの領域をフォトラッカー技術により相応に構造化することによって、金属化部の濡れるべき領域が狭いストライプの上で、チップエッジおよびこれに隣接する、支持体基板の表面のストライプ状領域に沿って画定される。
図10は本発明の択一的実施形態を示す。ここではハンダフレームLRが支持体基板に、チップCHを載置する前に形成される。このためにまず金属化部RMSがアンダーバンプ金属化部(UBM)と同じように支持体基板の上で、ハンダフレームに対して設けられた個所に形成される。次にハンダフレームはプリントまたはUBMの電解的補強により、または同様にフレーム状のハンダシート部材として取り付けられる。この実施例では、チップの側面エッジが次のように斜め切りされている。すなわちチップが構成素子構造体を有する表面に向かって先細になるよう斜め切りされている。次にチップは側面エッジで有利にはハンダ付け可能な金属化部LM(ないしはUBM)と共に金属化されるRMC。これは例えばスパッタリングにより行われる。チップエッジでの有利なエッジ角KWは45゜よりも小さい。なぜならこの場合に金属化部RMCはUBMと共にチップ上に形成することができるからである。
次にチップを支持体基板に載置することができる。ここでチップは斜め切りされた側面エッジを以てハンダフレームLRの上に配置され、ハンダ付けの際に同時にハンダ接続部が金属化部RMCへと、チップの側面エッジで移行する。
セラミック上でのチップの薄化
ハンダ付けの後、チップを薄くして全体でさらに低い構造高を達成することができる。取り扱いの理由から構成素子機能に対して不要な250μmの大きな厚さを有するチップ(圧電結晶)を50〜100μmまでの厚さに薄くすることができる。薄化のためにはとりわけ直径<50μmの酸化アルミニウム粒子による粒子流が適する。チップを研磨することも可能である。フレームまたは支持体基板上のチップの確実な載置は、薄化の間にチップの損傷が発生しないことを保証する。なぜならチップはフレームによって十分に安定化されているからである。粒子流により処理する前に、柔らかいレジストマスク、例えばフォトラッカーマスクにより除去を阻止すべき領域を覆うことができる。しかしチップの薄化と同時に支持体基板の領域を取り除くか、またはこの領域をビーム法によって完全に分離することも可能である。この場合はチップを前もって同様にマスクにより覆うことができる。
本発明を少数の実施例に基づいてだけ説明したが、本発明はこれに限定されるものではない。本発明の構成素子ないしその製造方法の変形実施例では他の幾何形状を取ることができ、使用される材料とは別の材料、または同じ作用を達成することのできる同様のプロセスを使用することができる。しかし本発明の要点は常に、バンプが支持体基板の切欠部に配置されていることであり、この切欠部により本発明の構造高の小さい構成素子を簡単にかつ構成素子の良好な密閉を以て達成することができる。
本発明の方法により有利には複数のチップを平行に、1つの相応に面積の大きな支持体基板に取り付け、接続し、カプセル化することができる。個々のチップ間では引き続き支持体基板が分離される。これは個々の構成素子または相互にモジュールとして接続された構成素子群を個別化するためである。分離および個別化はビームプロセスまたは切り出しにより行うことができる。表面層およびとりわけ分離すべき金属化部は前もって場合により湿式化学的に構造化されるか、またはプラズマエッチングにより取り除かれる。
図1は、本発明の構成素子の概略的横断面を示す。
図2は、種々の変形実施例での概略的横断面の一部を示す。
図3は、チップを載置する前の支持体基板を示す。
図4は、チップとハンダフレームが載置された支持体基板を示す。
図5は、ハンダ付け可能な端子面を有する切欠部の種々の実施例を示す。
図6は、チップを支持体基板上に載置する間の種々の方法ステップを概略的横断面で示す図である。
図7は、ハンダフレームを接続するためのさらなる金属化部の横断面を示す図である。
図8は、金属化部の上に取り付けられたハンダフレームの概略的横断面である。
図9は、ビーム法によりチップの層厚と支持体基板の層厚をチップ間の領域でどのように低減するかを概略的横断面に示す図である。
図10は、チップが斜め切りされたエッジにより直接ハンダフレームにどのように載置されるかを概略的横断面に示す図である。
図11は、単層支持体基板を有する本発明の実施例を概略的横断面に示す図である。

Claims (26)

  1. 構成素子構造体を支持するチップ(CH)と、支持体基板(TS)とを有し、
    前記チップは、表面で構成素子構造体(BS)と接続されたハンダ付け可能な金属化部(LM)を有し、
    前記支持隊基板は下側表面に端子面(AF)を、チップの構成素子構造体および導体路との導電接続のために有し、
    該導体路は端子面(AF)と接続されており、
    前記端子面はそれぞれ少なくとも部分的に支持体基板(TS)にある切欠部(AN)の底部に露出されている形式の構成素子において、
    チップ(CH)はフリップチップ構成で、切欠部(AN)に配置されたバンプ接続部(BU)によって取り付けられており、
    該バンプ接続部は、チップ上のハンダ付け可能な金属化部(LM)と支持体基板(TS)上の端子面(AF)を電気的に接続し、
    チップは少なくとも部分的に支持体基板上に載置されている、
    ことを特徴とする構成素子。
  2. 多層支持体基板(TS)を有し、該多層支持体基板は少なくとも1つの上側層(OS)および下側層(US)を有し、
    端子面(AF)は下側層の表面に配置されている、請求項1記載の構成素子。
  3. 支持体基板(TS)の切欠部(AN)は下方からハンダ付け可能なコンタクト(KO)により閉鎖されており、
    該コンタクトは、支持体基板の下側で切欠部の上に配置されている、請求項1記載の構成素子。
  4. チップ(CH)は圧電基板上で、SAW構成素子、FBABレゾネータ、BAWレゾネータ、またはSCFフィルタとして構成されている、請求項1から3までのいずれか1項記載の構成素子。
  5. チップ(CH)または支持体基板(TS)の上にはフレーム(RA)が設けられており、
    構成素子構造体(BS)の一部は中空空間に配置されており、
    該中空空間は、フレームおよび相互に向き合うチップと支持体基板の2つの表面により取り囲まれており、
    フレームはチップと支持体基板に対する窪みを形成し、
    支持体基板とチップとの間の接触面は閉鎖されたハンダフレーム(LR)により周回されて密閉されている、請求項4記載の構成素子。
  6. フレーム(RA)はプラスチックまたは金属化部から形成されており、該金属化部はチップ(CH)または支持体基板(TS)に設けられている、または
    フレームは、支持体基板(TS)に設けられた凹部(VT)への境界であり、該凹部の深さ(h2)は中空空間に配置された構成素子構造体の高さに少なくとも相当する、請求項5記載の構成素子。
  7. フレーム(RA)は支持体基板(TS)の表面に金属化部として構成されており、支持体基板を指すチップエッジに沿ってかつその下方に周回して配置されており、
    フレームとチップ(CH)との間の境界面は閉鎖されたハンダフレーム(LR)により周回されて密閉されている、請求項5または6記載の構成素子。
  8. 支持体基板(TS)の下側層(US)には貫通接触接続部(DK)が設けられており、
    該貫通接触接続部には導電物質が充填されており、
    貫通接続部の表面は端子面(AF)を形成する、請求項1から7までのいずれか1項記載の構成素子。
  9. 支持体基板(TS)は反りの小さいLTCCセラミックである、請求項1から8までのいずれか1項記載の構成素子。
  10. 支持体基板(TS)の下側にはSMD機能を有する端子金属化部(KO)が設けられており、
    該端子金属化部は貫通接触接続部(DK)を介して、少なくとも2層の支持体基板の2つの層(US,OS)の間に配置された配線部と個々の端子面(AF)の間で接続されているか、または端子面と直接接続されている、請求項1から9までのいずれか1項記載の構成素子。
  11. チップ(CH)は少なくともその下側エッジの領域で金属化されており、支持体基板(TS)は少なくともチップの下側エッジ下方のストライプにおいて金属化されており、
    当該金属化部は、金属Al,Ni,Cu,Pt,またはAuの少なくとも1つを含む、請求項1から10までのいずれか1項記載の構成素子。
  12. チップ(CH)の裏側にラッカー層が全面で被着されており、該ラッカー層は文字を形成するために選択的に除去される、請求項1から11までのいずれか1項記載の構成素子。
  13. ラッカー層の下方には、該ラッカー層に対して光学的にコントラストを形成する付加的層が設けられている、請求項12記載の構成素子。
  14. チップ(CH)の外側エッジは斜め切りされており、チップは支持体基板8TS)に向かって先細になっている、請求項1から13までのいずれか1項記載の構成素子。
  15. カプセル化された構成素子の製造方法において、
    ・多層の支持体基板(TS)を設け、該多層支持体基板は深さ(h1)のある切欠部(AN)を有し、当該切欠部内にハンダ付け可能な端子面(AF)が露出されており、
    ・構成素子構造体の表面に、これと接続されたハンダ付け可能な金属化部(LM)を有するチップ(CH)を設け、
    ・チップまたは支持体基板の表面に深さh2のある凹部(VT)を、高さh3のある構成素子構造体を収容するために形成し
    ・ハンダ付け可能な端子面またはハンダ付け可能な金属化部に高さh4のあるバンプを形成し、ここで
    h4>(h1+h2) であり、
    ・チップ(CH)をフリップ築港湖Usウェイで支持体基板(TS)に載置し、ハンダ付けし、ハンダ付け可能な端子面(AF)がバンプ(BU)を介してハンダ付け可能な金属化部(LM)と接続されるようにし、
    ここでチップは、溶融に起因してバンプが高さh1+h2に焼成される際に支持体基板まで降下し、そこに当接し、
    構成素子構造体(BS)は、凹部(VT)により形成され、チップまたは支持体基板により覆われた高さh2の中空空間内に配置されている、
    ことを特徴とする製造方法。
  16. 支持体基板(TS)上には第1のコンタクト金属化部(M)がチップ下側エッジの領域に形成され、
    チップ(CH)上には載置面とチップ端面との間の領域に第2のコンタクト金属化部が形成され、
    チップを周回するハンダフレーム(LR)が第1のコンタクト金属化部と第2のコンタクト金属化部を接続するために形成される、請求項15記載の方法。
  17. 構成素子構造体との表面に向かって先細になっており、斜め切りされた側面エッジを有するチップを使用し、
    ハンダフレームを、チップを支持体基板に載置する前に形成し、
    ハンダ付けの際にチップの側面エッジをそこに存在する金属化部と共にハンダフレームに載置し、該ハンダフレームとハンダ付けする、請求項15または16記載の方法。
  18. バンプ(BU)をチップ(CH)のハンダ付け可能な金属化部(LM)の上、または支持体基板(TS)のハンダ付け可能な端子面(AF)の上に形成し、当該形成は
    a)電解的析出、
    b)スクリーンプリントまたはステンシルプリント、
    c)ハンダペーストを支持体基板の切欠部に均す、
    d)ハンダボールを切欠部へ振動圧縮する、
    e)レーザバンピング、
    f)ハンダシートを切欠部の上に打ち抜く、
    により行う、請求項15から17までのいずれか1項記載の方法。
  19. 少なくとも1つの上側層(OS)と下側層(US)を有する支持体基板(TS)を使用し、ハンダ付け可能な端子面(AF)に対して下側層に切欠部を形成し、該切欠部に導電物質を充填し、ないしはハンダ付け可能な被覆を設け、該ハンダ付け可能な被覆はハンダ付け可能な端子面(AF)であり、該端子面を上側層(OS)の切欠部(AN)に露出させる、請求項15から18までのいずれか1項記載の方法。
  20. 上側層における切欠部(AN)の底面積は、下側層(US)の表面上のハンダ付け可能な端子面(AF)の面積よりも大きく選択されており、
    バンプ(BU)の断面積は切欠部(AN)の断面積よりも小さく選択されている、請求項15から19までのいずれか1項記載の方法。
  21. ハンダ付けし、ハンダフレーム(LR)を形成した後、チップ(CH)の裏側から粒子流法を用い、または研磨により材料を除去し、チップを薄くする、請求項15から20までのいずれか1項記載の方法。
  22. チップ(CH)を面積の大きな支持体基板(TS)に取り付け、続いて支持体基板をチップ間で分離することにより構成素子またはモジュールに個別化する、請求項15から21までのいずれか1項記載の方法。
  23. 個別化をビーム法によって行い、その際にハンダフレーム(LR)をマスクとして用いる、請求項22記載の方法。
  24. 支持体基板(TS)として多層セラミックを使用し、
    切欠部を多層セラミックの上側層(OS)に、焼成前に形成し、充填剤を充填し、
    充填剤を焼成後に再び除去する、請求項15から23までのいずれか1項記載の方法。
  25. 切欠部(AN)に充填剤を充填し、再び除去するために以下の方法コンビネーションを選択する:
    a)Alを充填し、ビームプロセスによりAlを除去する、
    b)PbOを充填し、酢酸による溶解によってPbOを除去する、
    c)炭素含有物質を充填し、酢酸による溶解によって炭素含有物質を除去する、
    請求項24記載の方法。
  26. ハンダ付け可能な金属化部(LM)上でのバンプ(BU)の付着性を次のステップaまたはbにより改善する:
    a)金属化部を取り付ける前に、チップ表面をハンダ付け可能な金属化部の領域で粗化する、
    b)金属化部を構造化して、ハンダ付け可能な金属化部に打ち抜き構造、ストライプ構造、格子構造、またはふるい状構造が発生するように取り付け、それらの亀裂部にチップの表面が露出されるようにする、
    請求項15から25までのいずれか1項記載の方法。
JP2003559014A 2001-12-28 2002-12-11 構造高の小さいカプセル化された構成素子およびその製造方法 Pending JP2005514846A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10164494.9A DE10164494B9 (de) 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
PCT/DE2002/004535 WO2003058810A1 (de) 2001-12-28 2002-12-11 Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung

Publications (1)

Publication Number Publication Date
JP2005514846A true JP2005514846A (ja) 2005-05-19

Family

ID=7711155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003559014A Pending JP2005514846A (ja) 2001-12-28 2002-12-11 構造高の小さいカプセル化された構成素子およびその製造方法

Country Status (5)

Country Link
US (1) US6982380B2 (ja)
JP (1) JP2005514846A (ja)
CN (1) CN100561860C (ja)
DE (1) DE10164494B9 (ja)
WO (1) WO2003058810A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
JP2010057146A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
JP2010526456A (ja) * 2007-04-30 2010-07-29 エプコス アクチエンゲゼルシャフト 電気部品
JP2010530686A (ja) * 2007-06-20 2010-09-09 エプコス アクチエンゲゼルシャフト Mems部品及び製造方法
JP2012186761A (ja) * 2011-03-08 2012-09-27 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品
US9509276B2 (en) 2013-01-25 2016-11-29 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145363A1 (de) * 2001-09-14 2003-04-10 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TWI259564B (en) 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
DE102004050027B4 (de) * 2003-10-15 2008-02-21 Qimonda Ag Verfahren zum Herstellen eines Wafer Level Packages
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US7608789B2 (en) 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
CN101300913B (zh) * 2004-11-12 2012-01-25 阿纳洛格装置公司 带间隔、带凸块部件结构
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
CN100456635C (zh) * 2004-12-24 2009-01-28 富士通媒体部品株式会社 电子器件及其制造方法
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR20060115095A (ko) * 2005-05-04 2006-11-08 삼성전기주식회사 기밀특성이 우수한 표면탄성파 소자 패키지
DE102005029453B4 (de) 2005-06-24 2022-03-17 Snaptrack, Inc. Chipbauelement mit verbesserter thermischer Beständigkeit
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
NL1031465C2 (nl) * 2006-03-30 2007-10-03 C2V B V Werkwijze voor het opbouwen van een inrichting met fluïdische en elektrische functies.
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
US7662665B2 (en) * 2007-01-22 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US20090140419A1 (en) * 2007-11-29 2009-06-04 Kenneth Rhyner Extended plating trace in flip chip solder mask window
DE102008025202B4 (de) * 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8296940B2 (en) * 2010-04-19 2012-10-30 General Electric Company Method of forming a micro pin hybrid interconnect array
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
DE102010032506A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
DE102010056431B4 (de) 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
TWI739287B (zh) * 2014-10-28 2021-09-11 日商迪睿合股份有限公司 異向性導電膜、其製造方法及連接構造體
WO2016068083A1 (ja) * 2014-10-31 2016-05-06 デクセリアルズ株式会社 異方性導電フィルム
JP6746898B2 (ja) * 2014-11-17 2020-08-26 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法、並びに接続構造体及びその製造方法
DE102014223862A1 (de) * 2014-11-24 2016-05-25 Robert Bosch Gmbh Anordnung mit einem Trägersubstrat und einem Leistungsbauelement
DE102014118214B4 (de) * 2014-12-09 2024-02-22 Snaptrack, Inc. Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US9443810B1 (en) * 2015-09-14 2016-09-13 Qualcomm Incorporated Flip-chip employing integrated cavity filter, and related components, systems, and methods
DE102015121979B4 (de) * 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
CN107295746B (zh) 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
DE102016110539A1 (de) * 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
DE102016111911A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR20180022153A (ko) * 2016-08-23 2018-03-06 삼성전기주식회사 공통모드필터 및 그 제조방법
CN107834989B (zh) * 2017-11-08 2022-10-25 中电科技集团重庆声光电有限公司 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
KR102404058B1 (ko) 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
CN110039148A (zh) * 2019-05-14 2019-07-23 合肥晶澳太阳能科技有限公司 一种光伏组件接线盒的焊接结构和接线盒
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
CN110289218B (zh) * 2019-06-18 2021-09-28 北京猎户星空科技有限公司 一种集成电路板生产方法及集成电路板
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN111146093B (zh) * 2020-01-06 2021-08-24 亿芯微半导体科技(深圳)有限公司 一种半导体堆叠封装结构及其制备方法
CN111192863B (zh) * 2020-01-10 2021-07-13 广东汉岂工业技术研发有限公司 一种芯片堆叠封装结构及其制备方法
CN112670278B (zh) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577611A (en) * 1980-06-18 1982-01-14 Fujitsu Ltd Mounting method for elastic surface wave element
US4862247A (en) * 1987-11-24 1989-08-29 Texas Instruments Incorporated Contact joint for semiconductor chip carriers
JPH07221589A (ja) 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
KR100648751B1 (ko) 1994-05-02 2007-03-02 지멘스 마츠시타 컴포넌츠 게엠베하 운트 콤파니 카게 전자부품용밀봉장치
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2943764B2 (ja) * 1997-05-16 1999-08-30 日本電気株式会社 フリップチップ実装型半導体素子の樹脂封止構造
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
DE19806818C1 (de) 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP2001094390A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
DE10016867A1 (de) 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
DE10104574A1 (de) 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
JP2010526456A (ja) * 2007-04-30 2010-07-29 エプコス アクチエンゲゼルシャフト 電気部品
US8558356B2 (en) 2007-04-30 2013-10-15 Epcos Ag Electrical Component
JP2010530686A (ja) * 2007-06-20 2010-09-09 エプコス アクチエンゲゼルシャフト Mems部品及び製造方法
JP2010057146A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
JP2012186761A (ja) * 2011-03-08 2012-09-27 Murata Mfg Co Ltd 電子部品およびその製造方法
US9426897B2 (en) 2011-03-08 2016-08-23 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品
US9509276B2 (en) 2013-01-25 2016-11-29 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス

Also Published As

Publication number Publication date
DE10164494B9 (de) 2014-08-21
DE10164494A1 (de) 2003-07-17
DE10164494B4 (de) 2014-06-18
US20050034888A1 (en) 2005-02-17
CN1611002A (zh) 2005-04-27
CN100561860C (zh) 2009-11-18
WO2003058810A1 (de) 2003-07-17
US6982380B2 (en) 2006-01-03

Similar Documents

Publication Publication Date Title
JP2005514846A (ja) 構造高の小さいカプセル化された構成素子およびその製造方法
US6969945B2 (en) Surface acoustic wave device, method for manufacturing, and electronic circuit device
JP3859403B2 (ja) 半導体装置及びその製造方法
TWI248143B (en) Semiconductor package and method of fabricating the same
US7673386B2 (en) Flip-chip component production method
US7129576B2 (en) Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
TWI431701B (zh) 可熔i/o互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
JP4847415B2 (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
JP2004214469A (ja) 電子デバイスおよびその製造方法
US20070008051A1 (en) Electronic component and manufacturing method thereof
JP2004194290A (ja) 電子部品の製造方法
JP2010528881A (ja) Memsパッケージの製造方法
TW201225223A (en) Sealing member for electronic component package and electronic component package
JPWO2008023826A1 (ja) 半導体装置及びその製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JPH053183A (ja) 半導体装置及びその製造方法
JP2006202974A (ja) 電子装置及びその製造方法
JP3931749B2 (ja) 突起電極を有する半導体装置の製造方法
JP5970744B2 (ja) 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JP4078760B2 (ja) チップ型電子部品の製造方法
TWI556369B (zh) A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JP2003142972A (ja) 電子部品装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090729