TWI739287B - 異向性導電膜、其製造方法及連接構造體 - Google Patents

異向性導電膜、其製造方法及連接構造體 Download PDF

Info

Publication number
TWI739287B
TWI739287B TW109102233A TW109102233A TWI739287B TW I739287 B TWI739287 B TW I739287B TW 109102233 A TW109102233 A TW 109102233A TW 109102233 A TW109102233 A TW 109102233A TW I739287 B TWI739287 B TW I739287B
Authority
TW
Taiwan
Prior art keywords
conductive particles
anisotropic conductive
conductive film
grid points
particles
Prior art date
Application number
TW109102233A
Other languages
English (en)
Other versions
TW202022895A (zh
Inventor
石松朋之
尾怜司
Original Assignee
日商迪睿合股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪睿合股份有限公司 filed Critical 日商迪睿合股份有限公司
Publication of TW202022895A publication Critical patent/TW202022895A/zh
Application granted granted Critical
Publication of TWI739287B publication Critical patent/TWI739287B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/02—Ingredients treated with inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesive Tapes (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

「絕緣性接著基底層上導電粒子被配置於平面格子圖案之格子點」之結構的異向性導電膜，於其基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例未達20%，平面格子圖案中凝聚配置有複數個導電粒子之格子點相對於所有格子點之比例為15%以下，缺漏與凝聚之合計未達25%。

Description

異向性導電膜、其製造方法及連接構造體
本發明係關於一種異向性導電膜。
目前，是使導電粒子分散於絕緣性樹脂黏合劑中而成之異向性導電膜被廣泛使用於將IC晶片等電子零件安裝於配線基板等時，但於此種異向性導電膜中，有導電粒子彼此以連結或凝聚之狀態存在之情況。因此，於將異向性導電膜應用於伴隨電子機器之輕量小型化而窄間距化之IC晶片之端子與配線基板之端子之連接之情形時，有因於異向性導電膜中以連結或凝聚之狀態存在之導電粒子而於鄰接之端子間產生短路之情形。
習知，作為對應於此種窄間距化之異向性導電膜，提出有使導電粒子規則排列於膜中者。例如，提出有以如下方法獲得之異向性導電膜：於可延伸之膜形成黏著層，於該黏著層表面以單層密集填充導電粒子之後，對該膜進行雙軸延伸處理直至導電粒子間距離成為所期望之距離為止而使導電粒子規則排列，然後，對導電粒子抵壓成為異向性導電膜之構成要素之絕緣性接著基底層而使導電粒子轉印至絕緣性接著基底層而獲得（專利文獻1）。又，亦提出有以如下方法獲得之異向性導電膜：於在表面具有凹部之轉印型之凹部形成面散佈導電粒子，刮擦凹部形成面而使導電粒子保持於凹部，將形成有轉印用黏著層之黏著膜自該凹部形成面之上方抵壓於該該凹部形成面而使導電粒子一次轉印至黏著層，然後，對附著於黏著層之導電粒子抵壓成為異向性導電膜之構成要素之絕緣性接著基底層，使導電粒子轉印至絕緣性接著基底層而獲得（專利文獻2）。關於該等異向性導電膜，一般而言，於導電粒子側表面以覆蓋導電粒子之方式積層有絕緣性接著覆蓋層。
專利文獻1：WO2005／054388號 專利文獻2：日本專利特開2010－33793號公報
然而，由於導電粒子容易因靜電等凝聚而二次粒子化，故而難以使導電粒子作為一次粒子而經常單獨存在。因此，專利文獻1或專利文獻2之技術產生如下之問題。即，於專利文獻1之情形時存在如下問題：難以於可延伸之膜之整個表面無缺陷地以單層密集填充導電粒子，導電粒子會以凝聚狀態填充至可延伸之膜，成為短路之原因，或產生未填充之區域（亦即「缺漏」），成為導通不良之原因。又，於專利文獻2之情形時，存在如下問題：若轉印型之凹部由粒徑較大之導電粒子覆蓋，則藉由之後的刮擦導電粒子會被去除，產生未保持導電粒子之凹部，於異向性導電膜產生導電粒子之「缺漏」而成為導通不良之原因，或者，相反地，若於凹部壓入多數之較小之導電粒子，則於轉印至絕緣性接著基底層時，產生導電粒子之凝聚，又，位於凹部之底部側之導電粒子不與絕緣性接著基底層接觸，故而分散在絕緣性接著基底層之表面，損及規則排列，而成為短路或導通不良之原因。
如此，事實上於專利文獻1或2中，對於應如何控制“應於異向性導電膜以規則性圖案排列之導電粒子”之「缺漏」與「凝聚」未充分考慮。
本發明之目的在於解決以上之習知技術之問題點，在於提供一種就應以規則性圖案排列之導電粒子之「缺漏」與「凝聚」之觀點而言，大幅抑制短路或導通不良之產生之異向性導電膜。
本發明人發現，藉由在平面格子之格子點配置導電粒子時，控制相對於於異向性導電膜之基準區域所假定之平面格子圖案中所有格子點之「未配置導電粒子之格子點之比例」與「複數個導電粒子凝聚配置之格子點之比例」，及根據需要控制「凝聚之導電粒子之凝聚方向」，可達成上述目的。又，本發明人發現，藉由控制相對於於異向性導電膜之基準區域所假定之平面格子圖案中，所有格子點之「未配置導電粒子之格子點之比例」與「複數個導電粒子凝聚配置之格子點之比例」，而且使凝聚之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏移地配置，亦可達成上述目的。而且，根據所獲得之見解以至完成本發明。又，發現此種異向性導電膜可藉由並非於轉印體之凹部配置導電粒子，而是於表面形成有柱狀之凸部之轉印體之該凸部之前端附著導電粒子進行轉印而製造，從而完成本發明之製造方法。
即，本發明提供一種異向性導電膜，其為如下結構：絕緣性接著基底層上導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例（導電粒子「缺漏」之格子之比例）未達20%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例（導電粒子「凝聚」之格子之比例）為15%以下，缺漏與凝聚之合計為25%以下。
本發明之異向性導電膜更具體而言提供以下之第1～第4模式之異向性導電膜。
即，本發明作為第1模式，提供一種異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例未達20%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為5%以下。該第1模式中，較佳為缺漏與凝聚之合計未達25%。
又，本發明作為第2模式，提供一種異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例未達5%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例超過10%且未達15%。該第2模式中，較佳為缺漏與凝聚之合計未達20%。
又，本發明作為第3模式，提供一種異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例為15%以下， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為10%以下， 凝聚配置之導電粒子彼此於異向性導電膜之面方向凝聚。該第3模式中，較佳為缺漏與凝聚之合計為25%以下。
即，本發明作為第4模式，提供一種異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例未達10%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為15%以下， 凝聚配置之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏斜向地配置。該第4模式中，較佳為缺漏與凝聚之合計未達25%。
又，本發明提供一種製造方法，具體而言為第1、第2、第3或第4模式之異向性導電膜之製造方法，其中，該異向性導電膜為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置在平面格子圖案之格子點；並且，該製造方法具有以下之步驟（1）～（5）： ＜步驟（1）＞ 準備於表面形成有相當於平面格子圖案之格子點之柱狀凸部的轉印體； ＜步驟（2）＞ 將該轉印體之凸部之至少頂面設為微黏著層； ＜步驟（3）＞ 使導電粒子附著於該轉印體之凸部之微黏著層； ＜步驟（4）＞ 藉由將絕緣性接著基底層重疊按壓於該轉印體之附著有導電粒子之側之表面，而使導電粒子轉移接著於絕緣性接著基底層；及 ＜步驟（5）＞ 相對於轉移接著有導電粒子之絕緣性接著基底層，自導電粒子轉移接著面側將絕緣性接著覆蓋層積層。
進而，本發明提供一種連接構造體，其係第1電子零件之端子與第2電子零件之端子藉由上述異向性導電膜，具體而言第1、第2、第3或第4模式之異向性導電膜而異向性導電連接而成者。 [發明之效果]
於本發明之異向性導電膜中，將於基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例（導電粒子缺漏之格子之比例）設定為未達20%，將「複數個導電粒子凝聚配置之格子點」之比例（導電粒子凝聚之格子之比例）設定為15%以下，而且將缺漏與凝聚之合計設定為25%以下。因此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化（aging）後之良好導通可靠性，且亦可抑制短路之產生。又，不僅對COG，而且對凸塊面積或距離相對較大之電子零件，例如FOG等而言，經濟性優異。
又，於本發明之異向性導電膜之製造方法中，使用表面形成有相當於平面格子圖案之格子點之柱狀之凸部的轉印體，且使導電粒子附著於形成於該凸部之頂面之微黏著層之後，將該導電粒子轉印至絕緣性接著基底層。因此，可使於異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例未達20%，且使平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例為15%以下。因此，本發明之製造方法可於經濟上有利地製造異向性導電膜，若使用該異向性導電膜，則可大幅抑制短路或導通不良之產生，且將窄間距化之IC晶片與配線基板異向性導電連接。
於本發明之第1模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定為未達20%，而且「複數個導電粒子凝聚配置之格子點」之比例為5%以下。因此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。又，不僅對COG，而且對凸塊面積或距離相對較大之電子零件，例如FOG等而言，經濟性優異。
又，於本發明之第1模式之異向性導電膜之製造方法中，使用表面形成有相當於平面格子圖案之格子點之柱狀凸部的轉印體，且使導電粒子附著於形成於該凸部之頂面之微黏著層之後，將該導電粒子轉印至絕緣性接著基底層。因此，可使於異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例未達20%，且使平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例為5%以下。因此，本發明之製造方法可於經濟上有利地製造異向性導電膜，若使用該異向性導電膜，則可大幅抑制短路或導通不良之產生，且將窄間距化之IC晶片與配線基板異向性導電連接。
於本發明之第2模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定為未達5%，而且將「複數個導電粒子凝聚配置之格子點」之比例設定為超過10%且未達15%。因此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。又，不僅對COG，而且對凸塊面積或距離相對較大之電子零件，例如FOG等而言，經濟性優異。
又，於本發明之第2模式之異向性導電膜之製造方法中，使用表面形成有相當於平面格子圖案之格子點之柱狀凸部的轉印體，且使導電粒子附著於形成於該凸部之頂面之微黏著層之後，將該導電粒子轉印至絕緣性接著基底層。因此，可使於異向性導電膜之任意之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例未達5%，且使平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例超過10%且未達15%。因此，本發明之製造方法可於經濟上有利地製造異向性導電膜，若使用該異向性導電膜，則可大幅抑制短路或導通不良之產生，且將窄間距化之IC晶片與配線基板異向性導電連接。
又，於本發明之第3模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定為15%以下，而且將「複數個導電粒子凝聚配置之格子點」之比例設定為10%以下，而且，凝聚配置之導電粒子彼此於異向性導電膜之面方向凝聚。因此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。又，不僅對COG，而且對凸塊面積或距離相對較大之電子零件，例如FOG等而言，經濟性優異。
又，於本發明之第3模式之異向性導電膜之製造方法中，使用表面形成有相當於平面格子圖案之格子點之柱狀凸部的轉印體，且使導電粒子附著於形成於該凸部之頂面之微黏著層之後，將該導電粒子轉印至絕緣性接著基底層。因此，可使於異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例為15%以下，使平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例為10%以下，且使凝聚配置之導電粒子彼此於異向性導電膜之面方向凝聚。因此，本發明之製造方法可於經濟上有利地製造異向性導電膜，若使用該異向性導電膜，則可大幅抑制短路或導通不良之產生，且將窄間距化之IC晶片與配線基板異向性導電連接。
於本發明之第4模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定為未達10%，將「複數個導電粒子凝聚配置之格子點」之比例設定為15%以下，而且凝聚配置之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏斜向地配置。因此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。又，不僅對COG，而且對凸塊面積或距離相對較大之電子零件，例如FOG等而言，經濟性優異。
又，於本發明之第4模式之異向性導電膜之製造方法中，使用表面形成有相當於平面格子圖案之格子點之柱狀凸部的轉印體，且使導電粒子附著於形成於該凸部之頂面之微黏著層之後，將該導電粒子轉印至絕緣性接著基底層。因此，可使於異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例未達10%，且使平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例為15%以下，而且使凝聚配置之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏斜向地配置。因此，本發明之製造方法可於經濟上有利地製造異向性導電膜，若使用該異向性導電膜，則可大幅抑制短路或導通不良之產生，且將窄間距化之IC晶片與配線基板異向性導電連接。
本發明之異向性導電膜具有下述結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點。於該異向性導電膜中，於其基準區域所假定之平面格子圖案中未配置導電粒子之格子點相對於所有格子點之比例（導電粒子「缺漏」之格子之比例）未達20%，平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例（導電粒子「凝聚」之格子之比例）為15%以下，而且缺漏與凝聚之合計為25%以下。該基準區域為異向性導電膜之平面中央部之大致方形之區域，該區域係由滿足以下之關係式（A）、（2）及（3）之邊X及邊Y構成。此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
100D≦X＋Y≦400D     （A） X≧5D                 （2） Y≧5D                 （3）
以下，對本發明之異向性導電膜之每個模式具體地進行說明。具體而言，首先，一面參照圖式一面對本發明之第1模式之異向性導電膜及其製造方法詳細地進行說明。
＜第1模式之異向性導電膜＞ 如圖1（剖視圖）與圖2（平面透視圖）所示，本發明之異向性導電膜10具有如下結構：絕緣性接著基底層11與絕緣性接著覆蓋層12積層，且於其等之界面附近導電粒子13被配置於平面格子圖案（圖2之虛線）之格子點。於圖1及圖2中，假定平面格子圖案為：沿著異向性導電膜10之長邊方向及與其正交之方向（短邊方向），但亦可假定為：相對於長邊方向與短邊方向整體傾斜。此處，箭頭A表示平面格子之格子點上未配置導電粒子之位置，亦即導電粒子「缺漏」之位置。再者，箭頭B表示導電粒子彼此接觸而凝聚之位置，箭頭C表示導電粒子彼此非接觸而凝聚之位置。此處，所謂「非接觸而凝聚」，係指導電粒子彼此以不超過導電粒子之平均粒徑之25%之範圍接近。
（導電粒子之「缺漏」） 於本發明之異向性導電膜中，將於異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點（圖2之A）之比例（導電粒子缺漏之格子之比例）設定為未達20%，較佳為18%以下，更佳為10～18%。藉此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。
（平面格子圖案） 作為平面格子圖案，可列舉斜方格子、六方格子、正方格子、矩形格子、平行體格子。其中，較佳為能夠最密填充之六方格子。
此處，作為異向性導電膜之基準區域，亦可選擇異向性導電膜整個表面，通常，較佳為選擇異向性導電膜之平面中央部之大致方形之區域作為基準區域，該大致方形之區域係由滿足以下之關係式（A）、較佳為關係式（1）、與關係式（2）及（3）之邊X及邊Y構成。
100D≦X＋Y≦400D     （A） X＋Y＝100D            （1） X≧5D                 （2） Y≧5D                 （3）
再者，於應用於採用相對較大之連接面積之FOG連接之情形時，可使膜中之導電粒子之存在量減少，於此種情形時，如以下所示，較佳為分別增大X與Y之值，較佳為設為20D以上，較佳為「X＋Y」之數值亦設為100D至400D左右之數值，最終設為400D。
X＋Y＝400D X≧20D Y≧20D
於式（A）及（1）～（3）、上述式中，D為導電粒子之平均粒徑。導電粒子之平均粒徑可藉由影像型或雷射式之粒度分佈計而測定。亦可根據表面觀察而測量。又，邊Y為相對於異向性導電膜之長邊方向（參照圖2）未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
藉由如此規定基準區域，可使基準區域與按壓導電粒子之凸塊之形狀相似或近似，結果可增大導電粒子自平面格子圖案之偏移之容許範圍，從而可經濟地且穩定地進行異向性導電連接。換言之，藉由使該基準區域之最小之邊為導電粒徑之5倍以上，即便在假定為該範圍內之範圍內存在導電粒子之位置偏移或缺漏、接近，亦會被任一之凸塊捕捉，且不會於凸塊間空間過度地凝聚，故而可確實地進行異向性導電連接。
再者，使最小之邊為導電粒徑之5倍以上之理由為：一般而言，為了於異向性導電連接之凸塊之至少1邊確實地進行捕捉而必須較導電粒子之平均粒徑更大，而且對於凸塊間空間而言，因防止短路之理由而亦較理想的是必須設為導電粒子之平均粒徑之2倍以上之大小。換言之，此係因為當著眼於成為一個基準之圓形之導電粒子時，將該導電粒子之平均粒徑D加上其直徑之4倍之長度（4D）所得之長度（即5D）設為直徑之同心圓，只要在該同心圓內不產生假定以外之不良，則可認為滿足上述必要條件。又，亦係因為設為微間距之情形時之凸塊間之最小距離在一例子中未達導電粒徑之4倍。
（導電粒子之凝聚） 又，於本發明之異向性導電膜中，平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點（圖2之B及C）之比例較佳為15%以下，更佳為5%以下。理論上成為0%最佳，故而亦可未達0.1%。若凝聚配置格子點之比例為5%以下，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，相對於一個格子點之導電粒子之凝聚之程度就抑制短路之觀點而言較佳為較小者，較佳為不超過2個。再者，如圖2C，於凝聚之導電粒子彼此不相互接觸之情形時，其間隔較佳為導電粒子之平均粒徑之25%以內，更佳為15%以內。
再者，於該第1模式中，較佳為缺漏與凝聚之合計未達25%。
（導電粒子之配置） 較佳為導電粒子於與膜之長邊方向垂直之方向，連續配置11個以上，更佳為連續配置13個以上。此係因為，若於凸塊之長邊方向產生導電粒子之缺漏，則產生對異向性導電連接帶來障礙之虞。於該情形時，較佳為沿著膜之長邊方向而連續之3行全部滿足以上條件，更佳為5行全部滿足以上條件。藉此，可使凸塊所捕捉之導電粒子數量在固定以上，可進行穩定之異向性導電連接。
於導電粒子凝聚之情形時，於2個凝聚之導電粒子之周圍，2個連結之導電粒子之組較佳為3個以下，更佳為2個以下，進而更佳為1個以下。此係因為，若2個凝聚之導電粒子密集存在，則成為短路產生之要因。
又，導電粒子之缺漏較佳為於膜之長邊方向連續4個以上者與於與膜之長邊方向垂直之方向連續4個以上者不相交，更佳為任一連續4個以上之缺漏不隔著一個以上之格子點之導電粒子而鄰接，進而更佳為任一連續4個以上之缺漏不隔著兩個以上之格子點之導電粒子而鄰接。此種缺漏之交叉即便是「在一個方向之缺漏甚至同時與3行相交」亦無問題。此係因為，缺漏只要不連續其以上，則藉由其附近之導電粒子而被凸塊捕捉。
再者，如此連續之缺漏相交之區域於附近存在複數個之情況一般而言欠佳，但若隔著與缺漏之區域為相同數量以上的導電粒子之排列則異向性導電連接之穩定性無問題。
（粒子面積佔有率） 進而，相對於異向性導電膜之基準區域之面積中存在於該面積中之所有導電粒子之粒子面積佔有率，對於如FOG連接般凸塊尺寸或凸塊間距離相對較大者而言，通常為0.15%以上，較佳為0.35%以上，更佳為1.4%以上為有效。該情形時之上限較佳為35%以下，更佳為32%以下。又，於凸塊尺寸或凸塊間距離相對較小之情形時（例如COG連接），較佳為15～35%，更佳為16～20%。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，粒子面積佔有率為：相對於基準區域之面積S，存在於該基準區域內之所有導電粒子佔有之面積之比例。所謂“所有導電粒子佔有之面積”，係指於將導電粒子之平均粒徑設為R，將導電粒子之數量設為n時由（R／2）2 ×π×n表示。因此，表示為粒子面積佔有率（%）＝[{（R／2）2 ×π×n}／S]×100。
附帶一提，導電粒子之平均粒徑為2 µm，個數密度為500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.157%。導電粒子之平均粒徑為3 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.35325%。導電粒子之平均粒徑為3 µm，個數密度2000個／mm2 （0.002個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為1.413%。又，導電粒子之平均粒徑為30 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為35.325%。
（導電粒子） 導電粒子可適當選擇於公知之異向性導電膜中使用之導電粒子而使用。例如，可列舉鎳、銅、銀、金、鈀等金屬粒子、由鎳等金屬將聚醯胺、聚苯并胍胺等樹脂粒子之表面被覆之金屬被覆樹脂粒子等。又，導電粒子之平均粒徑就製造時之操作性之觀點而言，較佳為1～30 µm，更佳為1～10 µm，特佳為2～6 µm。平均粒徑如上所述，可藉由影像型粒度分佈計而測定。亦可根據表面觀察而測量。
異向性導電膜中之導電粒子之存在量取決於平面格子圖案之格子間距以及導電粒子之平均粒徑，通常為300～40000個／mm2 。
（鄰接格子點間距離） 又，假定於異向性導電膜之平面格子圖案中鄰接格子點間距離較佳為大於導電粒子之平均粒徑之0.5倍，更佳為1倍以上，進而較佳為1～20倍。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性實現，亦可更加抑制短路之產生。
（絕緣性接著基底層） 絕緣性接著基底層11可適當選擇於公知之異向性導電膜中用作絕緣性接著基底層者來使用。例如，可使用含丙烯酸酯化合物與光自由基聚合起始劑之光自由基聚合性樹脂層、含丙烯酸酯化合物與熱自由基聚合起始劑之熱自由基聚合性樹脂層、含環氧化合物與熱陽離子聚合起始劑之熱陽離子聚合性樹脂層、含環氧化合物與熱陰離子聚合起始劑之熱陰離子聚合性樹脂層等、或其等之硬化樹脂層。又，該等樹脂層中，可根據需要適當選擇含有矽烷偶合劑、顏料、抗氧化劑、紫外線吸收劑等。
再者，絕緣性接著基底層11可藉由如下方式形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著基底層11之厚度較佳為1～30 µm，更佳為2～15 µm。
（絕緣性接著覆蓋層） 絕緣性接著覆蓋層12可適當選擇於公知之異向性導電膜中用作絕緣性接著覆蓋層者來使用。又，亦可使用由與上文說明之絕緣性接著基底層11相同之材料而形成者。
再者，絕緣性接著覆蓋層12可藉由如下方式而形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著覆蓋層12之厚度較佳為1～30 µm，更佳為2～15 µm。
進而，亦可根據需要，對絕緣性接著基底層11或絕緣性接著覆蓋層12添加氧化矽微粒子、氧化鋁、氫氧化鋁等絕緣性填料。絕緣性填料之摻合量較佳為相對於構成其等之層之樹脂100質量份為3～40質量份。藉此，即便於異向性導電連接時絕緣接著劑層10熔融，亦可抑制「因熔融之樹脂而使導電粒子2不必要地移動」。
（絕緣性接著基底層與絕緣性接著覆蓋層之積層、導電粒子之埋入） 再者，於挟著導電粒子13而將絕緣性接著基底層11與絕緣性覆蓋層12積層之情形時，可藉由公知之方法而進行。於該情形時，導電粒子13存在於該等層之界面附近。此處，「存在於界面附近」，係表示導電粒子之一部分陷入一方之層，剩餘部分陷入至另一方之層。又，亦可將導電粒子埋入絕緣性接著基底層。於該情形時，可不積層絕緣性接著覆蓋層而形成。
＜第1模式之異向性導電膜之製造＞ 其次，對「絕緣性接著基底層與絕緣性接著覆蓋層積層且於其等之界面附近將導電粒子配置於平面格子圖案之格子點」之結構之本發明之第1模式之異向性導電膜之製造方法進行說明。該製造方法具有以下之步驟（1）～（5）。一面參照圖式，一面逐個步驟詳細地說明。再者，並不限定於該製造方法。
（步驟（1）） 首先，如圖3A所示，準備於表面形成有相當於平面格子圖案之格子點之柱狀之凸部101之轉印體100。此處，所謂柱狀，係指圓柱狀或角柱狀（三角柱、四角柱、6角柱等）。該柱狀包含錐體。較佳為圓柱狀。凸部101之高度可根據應異向性導電連接之端子間距、端子寬度、空間寬度、導電粒子之平均粒徑等而決定，較佳為所使用之導電粒子之平均粒徑之1.2倍以上未達2倍。又，凸部101之半高寬（於一半高度之寬度）較佳為導電粒子之平均粒徑之0.7倍以上1.3倍以下。若該高度與寬度在該等範圍，則獲得避免脫落與缺漏連續地產生之效果。
進而，凸部101具有如使導電粒子穩定地附著般之水準的平坦頂面。
*轉印體之具體例 該步驟（1）中應準備之轉印體可利用公知之方法而製成，例如，可對金屬板進行加工而製成母盤，然後塗佈硬化性樹脂組成物，使之硬化而製成。具體而言，對平坦之金屬板進行切削加工，亦製成形成有與凸部對應之凹部之轉印體母盤，於該母盤之凹部形成面塗佈構成轉印體之樹脂組成物，使之硬化後，自母盤分離，藉此獲得轉印體。
（步驟（2）） 其次，如圖3B所示，將複數個凸部101以平面格子圖案形成於表面之轉印體100之凸部101之至少頂面設為微黏著層102。
*轉印體之微黏著層 微黏著層102係於導電粒子轉移接著於構成異向性導電膜之絕緣性接著基底層之前顯示可暫時性地保持導電粒子之黏著力之層，形成於凸部101之至少頂面。因此，凸部101整體亦可為微黏著性。微黏著層102之厚度可根據微黏著層102之材質、導電粒子之粒徑等而適當決定。又，所謂“微黏著”，係指於將導電粒子轉移接著於絕緣性接著基底層時，黏著力較絕緣性接著基底層弱。
此種微黏著層102可應用公知之異向性導電膜中所使用之微黏著層。例如，可藉由將與聚矽氧系之黏著劑組成物、或與絕緣性接著基底層或絕緣性接著覆蓋層為相同材質之黏著層塗佈於凸部101之頂面而形成。
（步驟（3）） 其次，如圖3C所示，使導電粒子103附著於轉印體100之凸部101之微黏著層102。具體而言，自轉印體100之凸部101之上方散佈導電粒子103，使用鼓風機將未附著於微黏著層102之導電粒子103吹散即可。或者，亦可自圖3C使面之方向反轉，使突起之頂面附著於一面鋪滿有導電粒子之面。此係因為，對導電粒子不施加不必要之應力。藉由僅將如此配置所需要之導電粒子附著於突起頂面，而容易將導電粒子回收再利用，與將導電粒子填充於開口部並取出之方法相比，經濟性亦優異。再者，於將導電粒子填充於開口部並取出之方法之情形時，可能會容易對未填充之導電粒子施加不需要之應力。
再者，於圖3C中，將左半部分之凸部101之寬度調整為較右半部分之凸部101窄。該結果為，於左半部分與右半部分中，如圖3C所示，存在導電粒子103之凝聚之態樣產生不同點之情況。
（步驟（4）） 其次，如圖3D所示，藉由將應構成異向性導電膜之絕緣性接著基底層104重疊按壓於轉印體100之附著有導電粒子103之側之表面，而使導電粒子103轉移接著於絕緣性接著基底層104之單面（圖3E）。於該情形時，較佳為將轉印體100以其凸部101朝下之方式重疊按壓於絕緣性接著基底層104。此係因為，藉由朝下並進行吹風，而容易將未貼附於凸部之頂面之導電粒子去除。
（步驟（5）） 如圖3F所示，對轉移接著有導電粒子103之絕緣性接著基底層104，自導電粒子轉移接著面側積層絕緣性接著覆蓋層105。藉此，獲得本發明之異向性導電膜200。
再者，於該異向性導電膜200中存在如下情形：於平面格子圖案之一個格子點複數個導電粒子彼此水平方向地接觸或接近而凝聚配置。此係因為，於使導電粒子附著於轉印體之凸部之微黏著層時，凸部之寬度（微黏著層之寬度）與導電粒子之平均粒徑為大致同等之大小，故而認為於一個凸部上難以存在複數個導電粒子，但是可存在多餘之導電粒子附著於微黏著層之端部，或自凸部未完全經吹風而脫落者殘存於轉印體之凸部間隙之情形。
其次，一面參照圖式一面對本發明之第2模式之異向性導電膜及其製造方法詳細地進行說明。
＜第2模式之異向性導電膜＞ 如圖4（剖視圖）與圖5A、圖5B（平面透視圖）所示，本發明之異向性導電膜10具有如下結構：絕緣性接著基底層11與絕緣性接著覆蓋層12積層，且於其等之界面附近導電粒子13被配置於平面格子圖案（圖5A、圖5B之虛線）之格子點。於圖4及圖5A、圖5B中，假定平面格子圖案為：沿著異向性導電膜10之長邊方向及與其正交之方向（短邊方向），但亦可假定為：相對於長邊方向與短邊方向而整體傾斜。此處，箭頭A表示平面格子之格子點上未配置導電粒子之位置，亦即導電粒子「缺漏」之位置。再者，箭頭B表示導電粒子彼此接觸而凝聚（連結）之位置，箭頭C表示導電粒子彼此非接觸而凝聚之位置。此處，所謂「非接觸而凝聚」，係指導電粒子彼此以不超過導電粒子之平均粒徑之25%之範圍接近。
（導電粒子之「缺漏」） 於本發明之異向性導電膜中，將於異向性導電膜之任意之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點（圖5A之A）之比例（導電粒子缺漏之格子之比例）設定為未達5%，較佳為4%以下，更佳為1%以上4%以下。藉此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。
（平面格子圖案） 作為平面格子圖案，可列舉斜方格子、六方格子、正方格子、矩形格子、平行體格子。其中，較佳為能夠最密填充之六方格子。
此處，作為異向性導電膜之基準區域，亦可選擇異向性導電膜整個表面，通常，較佳為選擇異向性導電膜之平面中央部之大致方形之區域作為基準區域，該大致方形之區域係由滿足以下之關係式（A）、較佳為關係式（1）、與關係式（2）及（3）之邊X及邊Y構成。
100D≦X＋Y≦400D     （A） X＋Y＝100D            （1） X≧5D                 （2） Y≧5D                 （3）
再者，於應用於採用相對較大之連接面積之FOG連接之情形時，可使膜中之導電粒子之存在量減少，於此種情形時，如以下所示，較佳為分別增大X與Y之值，較佳為設為20D以上，較佳為「X＋Y」之數值亦設為100D至400D左右之數值，最終設為400D。
X＋Y＝400D X≧20D Y≧20D
於式（A）及（1）～（3）、上述式中，D為導電粒子之平均粒徑。導電粒子之平均粒徑可藉由影像型或雷射式之粒度分佈計而測定。亦可根據表面觀察而測量。又，邊Y為相對於異向性導電膜之長邊方向（參照圖5A）未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
藉由如此規定基準區域，可使基準區域與按壓導電粒子之凸塊之形狀相似或近似，結果可增大導電粒子自平面格子圖案之偏移之容許範圍，從而可經濟地且穩定地進行異向性導電連接。換言之，藉由使該基準區域之最小之邊為導電粒徑之5倍以上，即便在假定為該範圍內之範圍內存在導電粒子之位置偏移或缺漏、接近，亦會被任一之凸塊捕捉，且不會於凸塊間空間過度地凝聚，故而可確實地進行異向性導電連接。
再者，使最小之邊為導電粒徑之5倍以上之理由為：一般而言，為了於異向性導電連接之凸塊之至少1邊確實地進行捕捉而必須較導電粒子之平均粒徑更大，而且對於凸塊間空間而言，因防止短路之理由而亦較理想的是必須設為導電粒子之平均粒徑之2倍以上之大小。換言之，此係因為當著眼於成為一個基準之圓形之導電粒子時，將該導電粒子之平均粒徑D加上其直徑之4倍之長度（4D）所得之長度（即5D）設為直徑之同心圓，只要在該同心圓內不產生假定以外之不良，則可認為滿足上述必要條件。又，亦係因為設為微間距之情形時之凸塊間之最小距離在一例子中，未達導電粒徑之4倍。
（導電粒子之凝聚） 又，於本發明之異向性導電膜中，平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點（圖5A之箭頭B及箭頭C）之比例較佳為15%以下，亦可為超過10%且未達15%，只要為11%以上且14%以下則於實用上無問題。若凝聚配置格子點之比例在該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，所謂導電粒子彼此凝聚之狀態，不僅為如圖5A之箭頭B般直接連結之情形，亦包含如圖5A之箭頭C般導電粒子彼此不直接連結但相互非常接近之情形。其接近之間隔較佳為導電粒子之平均粒徑之25%以內。又，相對於一個格子點之導電粒子之凝聚之程度可存在超過2個之導電粒子鏈狀地連結之情形，但就抑制短路之觀點而言較佳為凝聚較小者，較佳為超過2個之導電粒子不凝聚。
再者，於該第2模式中，缺漏與凝聚之合計較佳為未達20%。
於本發明中，凝聚配置之導電粒子之凝聚之方向（通常，將凝聚之2個各導電粒子之重心連結之線方向）於厚度方向偏移，如圖4之箭頭B或箭頭C般，成為於異向性導電膜之平面方向傾斜之方向。為了不阻礙連接時壓入，傾斜之程度較佳為5～45°，更佳為10～40°。再者，產生此種傾斜之理由為：於連接時存在於凸塊之端部之情形時亦可僅由一方捕捉（因為若不傾斜而重複，則會影響壓入）。再者，凝聚即便為水平亦無特別問題。
（導電粒子之配置） 較佳為導電粒子於與膜之長邊方向垂直之方向，連續配置11個以上，更佳為連續配置13個以上。此係因為，若於凸塊之長邊方向產生導電粒子之缺漏，則產生對異向性導電連接帶來障礙之虞。於該情形時，較佳為沿著膜之長邊方向而連續之3行全部滿足以上條件，更佳為5行全部滿足以上條件。藉此，可使凸塊所捕捉之導電粒子數量在固定以上，可進行穩定之異向性導電連接。
於導電粒子凝聚之情形時，於2個凝聚之導電粒子之周圍，2個連結之導電粒子之組較佳為3個以下，更佳為2個以下，進而更佳為1個以下。此係因為，若2個凝聚之導電粒子密集存在，則成為短路產生之要因。較佳為2個凝聚之導電粒子滿足上述條件，並且於排列之一個方向上連續為3個以內。
又，導電粒子之缺漏較佳為於膜之長邊方向連續4個以上者與於與膜之長邊方向垂直之方向連續4個以上者不相交，更佳為任一連續4個以上之缺漏不隔著一個以上之格子點之導電粒子而鄰接，進而更佳為任一連續4個以上之缺漏不隔著兩個以上之格子點之導電粒子而鄰接。此種缺漏之交叉即便是「在一個方向之缺漏甚至同時與3行相交」亦無問題。此係因為，缺漏只要不連續其以上，則藉由其附近之導電粒子而被凸塊捕捉。
再者，如此連續之缺漏相交之區域於附近存在複數個之情況一般而言欠佳，但若隔著與缺漏之區域為相同數量以上的導電粒子之排列則異向性導電連接之穩定性無問題。
又，如圖5B所示，配置有凝聚之導電粒子13之格子點P1與將凝聚之導電粒子13內接之圓之中心P2之間的距離L，相對於導電粒子之平均粒徑為25%以下就抑制短路之方面而言較佳。
（粒子面積佔有率） 進而，相對於異向性導電膜之任意之基準區域之面積中存在於該面積中之所有導電粒子之粒子面積佔有率，對於如FOG連接般凸塊尺寸或凸塊間距離相對較大者而言，通常為0.15%以上，較佳為0.35%以上，更佳為1.4%以上為有效。該情形時之上限較佳為35%以下，更佳為32%以下。又，於凸塊尺寸或凸塊間距離相對較小之情形時（例如COG連接），更佳為15～35%，特佳為20～25%。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，粒子面積佔有率為：相對於基準區域之面積S，存在於該基準區域內之所有導電粒子佔有之面積之比例。所謂“所有導電粒子佔有之面積”，係指於將導電粒子之平均粒徑設為R，將導電粒子之數量設為n時由（R／2）2 ×π×n表示。因此，表示為粒子面積佔有率（%）＝[{（R／2）2 ×π×n}／S]×100。
附帶一提，導電粒子之平均粒徑為2 µm，個數密度為500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.157%。導電粒子之平均粒徑為3 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.35325%。導電粒子之平均粒徑為3 µm，個數密度2000個／mm2 （0.002個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為1.413%。又，導電粒子之平均粒徑為30 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為35.325%。
（導電粒子） 導電粒子可適當選擇於公知之異向性導電膜中使用之導電粒子來使用。例如，可列舉鎳、銅、銀、金、鈀等金屬粒子、由鎳等金屬將聚醯胺、聚苯并胍胺等樹脂粒子之表面被覆之金屬被覆樹脂粒子等。又，導電粒子之平均粒徑就製造時之操作性之觀點而言，較佳為1～30 µm，更佳為1～10 µm，特佳為2～6 µm。平均粒徑如上所述，可藉由影像型或雷射式之粒度分佈計而測定。
異向性導電膜中之導電粒子之存在量取決於平面格子圖案之格子間距以及導電粒子之平均粒徑，通常為300～40000個／mm2 。
（鄰接格子點間距離） 又，異向性導電膜所假定之平面格子圖案中鄰接格子點間距離較佳為大於導電粒子之平均粒徑之0.5倍，更佳為1倍以上，進而較佳為1～20倍。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性實現，亦可更加抑制短路之產生。
（絕緣性接著基底層） 絕緣性接著基底層11可適當選擇於公知之異向性導電膜中用作絕緣性接著基底層者來使用。例如，可使用含丙烯酸酯化合物與光自由基聚合起始劑之光自由基聚合性樹脂層、含丙烯酸酯化合物與熱自由基聚合起始劑之熱自由基聚合性樹脂層、含環氧化合物與熱陽離子聚合起始劑之熱陽離子聚合性樹脂層、含環氧化合物與熱陰離子聚合起始劑之熱陰離子聚合性樹脂層等、或其等之硬化樹脂層。又，該等樹脂層中，可根據需要適當選擇含有矽烷偶合劑、顏料、抗氧化劑、紫外線吸收劑等。
再者，絕緣性接著基底層11可藉由如下方式形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著基底層11之厚度較佳為1～30 µm，更佳為2～15 µm。
（絕緣性接著覆蓋層） 絕緣性接著覆蓋層12可適當選擇於公知之異向性導電膜中用作絕緣性接著覆蓋層者來使用。又，亦可使用由與上文說明之絕緣性接著基底層11相同之材料而形成者。
再者，絕緣性接著覆蓋層12可藉由如下方式而形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著覆蓋層12之厚度較佳為1～30 µm，更佳為2～15 µm。
進而，亦可根據需要，對絕緣性接著基底層11或絕緣性接著覆蓋層12添加氧化矽微粒子、氧化鋁、氫氧化鋁等絕緣性填料。絕緣性填料之摻合量較佳為相對於構成其等之層之樹脂100質量份為3～40質量份。藉此，即便於異向性導電連接時絕緣接著劑層10熔融，亦可抑制「因熔融之樹脂而造成之導電粒子2之不必要地移動」。
（絕緣性接著基底層與絕緣性接著覆蓋層之積層、導電粒子之埋入） 再者，於挟著導電粒子13而將絕緣性接著基底層11與絕緣性覆蓋層12積層之情形時，可藉由公知之方法而進行。於該情形時，導電粒子13存在於該等層之界面附近。此處，設為「存在於界面附近」，係表示導電粒子之一部分陷入一方之層，剩餘部分陷入另一方之層。又，亦可將導電粒子埋入絕緣性接著基底層。於該情形時，可不積層絕緣性接著覆蓋層而形成。
＜第2模式之異向性導電膜之製造＞ 其次，對「積層絕緣性接著基底層與絕緣性接著覆蓋層且於其等之界面附近將導電粒子配置於平面格子圖案之格子點」之結構之本發明之第2模式之異向性導電膜之製造方法進行說明。該製造方法具有以下之步驟（1）～（5）。一面參照圖式，一面逐個步驟地詳細說明。再者，並不限定於該製造方法。
（步驟（1）） 首先，圖6A所示，準備於表面形成有相當於平面格子圖案之格子點之柱狀之凸部101之轉印體100。該柱狀包含錐體。較佳為圓柱狀。凸部101之高度可根據應異向性導電連接之端子間距、端子寬度、空間寬度、導電粒子之平均粒徑等而決定，但較佳為所使用之導電粒子之平均粒徑之2倍以上且未達4倍。又，凸部101之半高寬（於一半高度之寬度）較佳為導電粒子之平均粒徑之1.4倍以上且3.6倍以下。若該高度與寬度在該等範圍，則可獲得不會過度地產生脫落，而是僅零散地產生缺漏之效果。
進而，凸部101具有如使導電粒子穩定地附著般之水準的大致平坦之頂面。
*轉印體之具體例 該步驟（1）中應準備之轉印體可利用公知之方法而製成，例如，可藉由對金屬板進行加工而製成母盤，並於其上塗佈硬化性樹脂組成物且使之硬化而製成。具體而言，對平坦之金屬板進行切削加工而亦製成形成有與凸部對應之凹部之轉印體母盤，於該母盤之凹部形成面塗佈構成轉印體之樹脂組成物並使之硬化後，自母盤分離，藉此獲得轉印體。
（步驟（2）） 其次，如圖6B所示，將複數個凸部101以平面格子圖案形成於表面之轉印體100之凸部101之至少頂面設為微黏著層102。
*轉印體之微黏著層 微黏著層102係於導電粒子轉移接著於構成異向性導電膜之絕緣性接著基底層之前顯示可暫時性地保持導電粒子之黏著力之層，且形成於凸部101之至少頂面。因此，凸部101整體亦可為微黏著性。微黏著層102之厚度可根據微黏著層102之材質、導電粒子之粒徑等而適當決定。又，所謂“微黏著”係指於將導電粒子轉移接著於絕緣性接著基底層時黏著力較絕緣性接著基底層弱。
此種微黏著層102可應用公知之異向性導電膜中所使用之微黏著層。例如，可藉由將與聚矽氧系之黏著劑組成物、或與絕緣性接著基底層或絕緣性接著覆蓋層為相同材質之黏著層塗佈於凸部101之頂面而形成。
（步驟（3）） 其次，如圖6C所示，使導電粒子103附著於轉印體100之凸部101之微黏著層102。具體而言，自轉印體100之凸部101之上方散佈導電粒子103，使用鼓風機將未附著於微黏著層102之導電粒子103吹散即可。於該情形時，於一部分之凸部101，在某程度之頻率下產生因靜電等之作用而導電粒子附著於其側面，而且無法藉由鼓風機去除之情況。
再者，亦可自圖6C使面之方向反轉，使突起之頂面附著於一面鋪滿有導電粒子之面。此係因為，不對導電粒子施加不必要之應力。藉由僅將如此配置所需要之導電粒子附著於突起頂面而容易將導電粒子加以回收而再利用，與將導電粒子填充於開口部並取出之方法相比，經濟性亦優異。再者，於將導電粒子填充於開口部並取出之方法之情形時，可能會容易對未填充之導電粒子施加不必要之應力。
再者，於圖6C中，將左半部分之凸部101之微黏著層102之寬度調整為較右半部分之凸部101之微黏著層102窄。其結果為，於左半部分與右半部分中，如圖6C所示，會有於導電粒子103之凝聚之態樣產生不同點之情況。
（步驟（4）） 其次，如圖6D所示，藉由將應構成異向性導電膜之絕緣性接著基底層104重疊並按壓於轉印體100之附著有導電粒子103之側之表面，而使導電粒子103轉移接著於絕緣性接著基底層104之單面（圖6E）。於該情形時，較佳為將轉印體100以其凸部101朝下之方式重疊並按壓於絕緣性接著基底層104。藉由朝下並進行吹風，而容易將未貼附於凸部之頂面之導電粒子去除。
（步驟（5）） 如圖6F所示，對轉移接著有導電粒子103之絕緣性接著基底層104，自導電粒子轉移接著面側積層絕緣性接著覆蓋層105。藉此，獲得本發明之異向性導電膜200。
其次，一面參照圖式一面對本發明之第3模式之異向性導電膜及其製造方法詳細地進行說明。
＜第3模式之異向性導電膜＞ 如圖7（剖視圖）與圖8（平面透視圖）所示，本發明之異向性導電膜10具有如下結構：絕緣性接著基底層11與絕緣性接著覆蓋層12積層，且於其等之界面附近導電粒子13被配置於平面格子圖案（圖8之虛線）之格子點。於圖7及圖8中，假定平面格子圖案為：沿著異向性導電膜10之長邊方向及與其正交之方向（短邊方向），但亦可假定為：相對於長邊方向與短邊方向而整體傾斜。此處，箭頭A表示未於平面格子之格子點配置導電粒子之位置，亦即導電粒子「缺漏」之位置。再者，箭頭B表示導電粒子彼此接觸而凝聚之位置。
（導電粒子之「缺漏」） 於本發明之異向性導電膜中，將異向性導電膜之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點（圖8之A）之比例（導電粒子缺漏之格子之比例）設定為15%以下，較佳為10%以下，更佳為6～10%。藉此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。
（平面格子圖案） 作為平面格子圖案，可列舉斜方格子、六方格子、正方格子、矩形格子、平行體格子。其中，較佳為能夠最密填充之六方格子。
此處，作為異向性導電膜之基準區域，亦可選擇異向性導電膜之整個表面，通常，較佳為選擇異向性導電膜之平面中央部之大致方形之區域作為基準區域，該大致方形之區域係由滿足以下之關係式（A）、較佳為關係式（1）與關係式（2）及（3）之邊X及邊Y構成。
100D≦X＋Y≦400D     （A） X＋Y＝100D            （1） X≧5D                 （2） Y≧5D                 （3）
再者，於應用於採用相對較大之連接面積之FOG連接之情形時，可使膜中之導電粒子之存在量減少，於此種情形時，如以下所示，較佳為分別增大X與Y之值，較佳為設為20D以上，較佳為「X＋Y」之數值亦設為100D至400D左右之數值，最終設為400D。
X＋Y＝400D X≧20D Y≧20D
於式（A）及（1）～（3）、上述式中，D為導電粒子之平均粒徑。導電粒子之平均粒徑可藉由影像型或雷射式之粒度分佈計而測定。亦可根據表面觀察而測量。又，邊Y為相對於異向性導電膜之長邊方向（參照圖8）未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
藉由如此規定基準區域，可使基準區域與按壓導電粒子之凸塊之形狀相似或近似，結果可增大導電粒子自平面格子圖案之偏移之容許範圍，從而可經濟地且穩定地進行異向性導電連接。換言之，藉由使該基準區域之最小之邊為導電粒徑之5倍以上，即便在假定為該範圍內之範圍內存在導電粒子之位置偏移或缺漏、接近，亦會被任一凸塊捕捉，且不會於凸塊間空間過度地凝聚，故而可確實地進行異向性導電連接。
再者，使最小之邊為導電粒徑之5倍以上之理由為：一般而言，為了於異向性導電連接之凸塊之至少1邊確實地進行捕捉而必須較導電粒子之平均粒徑更大，而且對於凸塊間空間而言，因防止短路之理由而亦較理想的是必須設為導電粒子之平均粒徑之2倍以上之大小。換言之，此係因為於著眼於成為一基準之圓形之導電粒子時，以該導電粒子之平均粒徑D加上其直徑之4倍之長度（4D）所得之長度（即5D）為直徑之同心圓，只要在該同心圓內不產生假定以外之不良，則可認為滿足上述必要條件。又，亦係因為設為微間距之情形時之凸塊間之最小距離在一例子中，未達導電粒徑之4倍。
（導電粒子之凝聚） 又，於本發明之異向性導電膜中，平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點（圖8之B）之比例為10%以下，較佳為9%以下，作為實用上無問題之範圍為5～9%。若凝聚配置格子點之比例在該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，相對於一個格子點之導電粒子之凝聚之程度就抑制短路之觀點而言較佳為較小者，較佳為不超過2個。
再者，於該第3模式中，缺漏與凝聚之合計較佳為25%以下。
（導電粒子之配置） 較佳為導電粒子於與膜之長邊方向垂直之方向，連續配置11個以上，更佳為連續配置13個以上。此係因為，若相對於凸塊之長邊方向產生導電粒子之缺漏，則產生對異向性導電連接帶來障礙之虞。於該情形時，較佳為沿著膜之長邊方向而連續之3行全部滿足以上條件，更佳為5行全部滿足以上條件。藉此，可使凸塊所捕捉之導電粒子數量在固定以上，可進行穩定之異向性導電連接。
於導電粒子凝聚之情形時，於2個凝聚之導電粒子之周圍，2個連結之導電粒子之組較佳為3個以下，更佳為2個以下，進而更佳為1個以下。此係因為，若2個凝聚之導電粒子密集存在，則成為短路產生之要因。
又，導電粒子之缺漏較佳為於膜之長邊方向連續4個以上者與於與膜之長邊方向垂直之方向連續4個以上者不相交，更佳為任一連續4個以上之缺漏不隔著一個以上之格子點之導電粒子而鄰接，進而更佳為任一連續4個以上之缺漏不隔著兩個以上之格子點之導電粒子而鄰接。此種缺漏之交叉即便是「在一個方向之缺漏甚至同時與3行相交」亦無問題。此係因為，若缺漏只要不連續其以上，則藉由其附近之導電粒子而被凸塊捕捉。
再者，如此連續之缺漏相交之區域於附近存在複數個之情況一般而言欠佳，但若隔著與缺漏之區域為相同數量以上的導電粒子之排列則異向性導電連接之穩定性無問題。具體而言，若於以缺漏之區域為中心之7×7之矩陣上，2個連結之導電粒子存在1個以上，則於實用上無問題。
（粒子面積佔有率） 進而，相對於異向性導電膜之基準區域之面積中存在於該面積中之所有導電粒子之粒子面積佔有率，對於如FOG連接般凸塊尺寸或凸塊間距離相對較大者而言，通常為0.15%以上，較佳為0.35%以上，更佳為1.4%以上為有效。該情形時之上限較佳為35%以下，更佳為32%以下。又，於凸塊尺寸或凸塊間距離相對較小之情形時（例如COG連接），更佳為15～35%，特佳為16～20%。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，粒子面積佔有率為：相對於基準區域之面積S，存在於該基準區域內之所有導電粒子佔有之面積之比例。所謂“所有導電粒子佔有之面積”，係指於將導電粒子之平均粒徑設為R，將導電粒子之數量設為n時由（R／2）2 ×π×n表示。因此，表示為粒子面積佔有率（%）＝[{（R／2）2 ×π×n}／S]×100。
附帶一提，導電粒子之平均粒徑為2 µm，個數密度為500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.157%。導電粒子之平均粒徑為3 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.35325%。導電粒子之平均粒徑為3 µm，個數密度2000個／mm2 （0.002個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為1.413%。又，導電粒子之平均粒徑為30 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為35.325%。
（導電粒子） 導電粒子可適當選擇於公知之異向性導電膜中使用之導電粒子來使用。例如，可列舉鎳、銅、銀、金、鈀等金屬粒子、由鎳等金屬將聚醯胺、聚苯并胍胺等樹脂粒子之表面被覆之金屬被覆樹脂粒子等。又，導電粒子之平均粒徑就製造時之操作性之觀點而言，較佳為1～30 µm，更佳為1～10 µm，進而較佳為2～6 µm。平均粒徑如上所述，可藉由影像型或雷射式之粒度分佈計而測定。
異向性導電膜中之導電粒子之存在量取決於平面格子圖案之格子間距以及導電粒子之平均粒徑，通常為300～40000個／mm2 。
（鄰接格子點間距離） 又，於異向性導電膜所假定之平面格子圖案中鄰接格子點間距離較佳為大於導電粒子之平均粒徑之0.5倍，更佳為1倍以上，進而較佳為1～20倍。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性實現，亦可更加抑制短路之產生。
（絕緣性接著基底層） 絕緣性接著基底層11可適當選擇於公知之異向性導電膜中用作絕緣性接著基底層者來使用。例如，可使用含丙烯酸酯化合物與光自由基聚合起始劑之光自由基聚合性樹脂層、含丙烯酸酯化合物與熱自由基聚合起始劑之熱自由基聚合性樹脂層、含環氧化合物與熱陽離子聚合起始劑之熱陽離子聚合性樹脂層、含環氧化合物與熱陰離子聚合起始劑之熱陰離子聚合性樹脂層等、或其等之硬化樹脂層。又，該等樹脂層中，可根據需要適當選擇含有矽烷偶合劑、顏料、抗氧化劑、紫外線吸收劑等。
再者，絕緣性接著基底層11可藉由如下方式形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著基底層11之厚度較佳為1～30 µm，更佳為2～15 µm。
（絕緣性接著覆蓋層） 絕緣性接著覆蓋層12可適當選擇於公知之異向性導電膜中用作絕緣性接著覆蓋層者而使用。又，亦可使用由與上文說明之絕緣性接著基底層11相同之材料而形成者。
再者，絕緣性接著覆蓋層12可藉由如下方式而形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著覆蓋層12之厚度較佳為1～30 µm，更佳為2～15 µm。
進而，亦可根據需要，對絕緣性接著基底層11或絕緣性接著覆蓋層12添加氧化矽微粒子、氧化鋁、氫氧化鋁等絕緣性填料。絕緣性填料之摻合量較佳為相對於構成其等之層之樹脂100質量份為3～40質量份。藉此，即便於異向性導電連接時絕緣接著劑層10熔融，亦可抑制「因熔融之樹脂所造成之導電粒子2不必要地移動」。
（絕緣性接著基底層與絕緣性接著覆蓋層之積層、導電粒子之埋入） 再者，於挟著導電粒子13而將絕緣性接著基底層11與絕緣性覆蓋層12積層之情形時，可藉由公知之方法而進行。於該情形時，導電粒子13存在於該等層之界面附近。此處，設為「存在於界面附近」，係表示導電粒子之一部分陷入一方之層，剩餘部分陷入另一方之層。又，亦可將導電粒子埋入絕緣性接著基底層。於該情形時，可不積層絕緣性接著覆蓋層而形成。
＜第3模式之異向性導電膜之製造＞ 其次，對「積層絕緣性接著基底層與絕緣性接著覆蓋層且於其等之界面附近將導電粒子配置於平面格子圖案之格子點」之結構之本發明之第3模式之異向性導電膜之製造方法進行說明。該製造方法具有以下之步驟（1）～（5）。一面參照圖式，一面逐個步驟詳細地說明。再者，並不限定於該製造方法。
（步驟（1）） 首先，如圖9A所示，準備於表面形成有相當於平面格子圖案之格子點之柱狀之凸部101之轉印體100。此處，作為凸部101之形狀，可列舉柱狀（例如，圓柱、三角柱、四角柱、六角柱等）、大致柱狀、半球狀、圓錐台狀、角錐台狀等。凸部101之高度可根據應異向性導電連接之端子間距、端子寬度、空間寬度、導電粒子之平均粒徑等而決定，較佳為所使用之導電粒子之平均粒徑之1.2倍以上且未達2倍。又，凸部101之半高寬（於一半高度之寬度）較佳為導電粒子之平均粒徑之1.4倍以上且3.6倍以下。若該高度與寬度為該等範圍，則獲得避免脫落與缺漏連續地產生之效果。
進而，凸部101具有如使導電粒子穩定地附著般之水準的平坦頂面。
*轉印體之具體例 該步驟（1）中應準備之轉印體可利用公知之方法而製成，例如，可對金屬板進行加工而製成母盤，然後塗佈硬化性樹脂組成物，使之硬化而製成。具體而言，對平坦之金屬板進行切削加工，亦製成形成有與凸部對應之凹部之轉印體母盤，於該母盤之凹部形成面塗佈構成轉印體之樹脂組成物，使之硬化後，自母盤分離，藉此獲得轉印體。
（步驟（2）） 其次，如圖9B所示，將複數個凸部101以平面格子圖案形成於表面之轉印體100之凸部101之至少頂面設為微黏著層102。
*轉印體之微黏著層 微黏著層102係於導電粒子轉移接著於構成異向性導電膜之絕緣性接著基底層之前顯示可暫時性地保持導電粒子之黏著力之層，形成於凸部101之至少頂面。因此，凸部101整體亦可為微黏著性。微黏著層102之厚度可根據微黏著層102之材質、導電粒子之粒徑等而適當決定。又，所謂“微黏著”，係指於將導電粒子轉移接著於絕緣性接著基底層時，黏著力較絕緣性接著基底層弱。
此種微黏著層102可應用於公知之異向性導電膜中所使用之微黏著層。例如，可藉由將與聚矽氧系之黏著劑組成物、或與絕緣性接著基底層或絕緣性接著覆蓋層為相同材質之黏著層塗佈於凸部101之頂面而形成。
（步驟（3）） 其次，如圖9C所示，使導電粒子103附著於轉印體100之凸部101之微黏著層102。具體而言，自轉印體100之凸部101之上方散佈導電粒子103，使用鼓風機將未附著於微黏著層102之導電粒子103吹散即可。於該情形時，於一部分之凸部101中，在某程度之頻率下產生因靜電等之作用而導電粒子附著於其側面，而且無法藉由鼓風機去除之情況。
再者，亦可自圖9C使面之方向反轉，使突起之頂面附著於一面鋪滿有導電粒子之面。此係因為，不對導電粒子施加不必要之應力。藉由僅將如此配置所需要之導電粒子附著於突起頂面而容易將導電粒子回收再利用，與將導電粒子填充於開口部並取出之方法相比，經濟性亦優異。再者，於將導電粒子填充於開口部並取出之方法之情形時，可能會容易對未填充之導電粒子施加不需要之應力。
（步驟（4）） 其次，如圖9D所示，藉由將應構成異向性導電膜之絕緣性接著基底層104重疊按壓於轉印體100之附著有導電粒子103之側之表面，而使導電粒子103轉移接著於絕緣性接著基底層104之單面（圖9E）。於該情形時，較佳為將轉印體100以其凸部101朝下之方式重疊按壓於絕緣性接著基底層104。此係因為，藉由朝下並進行吹風，而容易將未貼附於凸部之頂面之導電粒子去除。
（步驟（5）） 如圖9F所示，對轉移接著有導電粒子103之絕緣性接著基底層104，自導電粒子轉移接著面側積層絕緣性接著覆蓋層105。藉此，獲得本發明之異向性導電膜200。
再者，於該異向性導電膜200中，於平面格子圖案之一個格子點配置複數個導電粒子彼此之情形時，其等於水平方向接觸而配置。此係為了防止粒子個數密度過低。
其次，一面參照圖式一面對本發明之第4模式之異向性導電膜及其製造方法詳細地進行說明。
＜第4模式之異向性導電膜＞ 如圖10（剖視圖）與圖11（平面透視圖）所示，本發明之異向性導電膜10具有如下結構：絕緣性接著基底層11與絕緣性接著覆蓋層12積層，且於其等之界面附近導電粒子13被配置於平面格子圖案（圖11之虛線）之格子點。於圖10及圖11中，假定平面格子圖案為：沿著異向性導電膜10之長邊方向及與其正交之方向（短邊方向），但亦可假定為：相對於長邊方向與短邊方向而整體傾斜。此處，箭頭A表示平面格子之格子點上未配置導電粒子之位置，亦即導電粒子「缺漏」之位置。再者，箭頭B表示導電粒子彼此非接觸而凝聚之位置。此處，所謂「非接觸而凝聚」，係指導電粒子彼此以不超過導電粒子之平均粒徑之50%之範圍接近。
（導電粒子之「缺漏」） 於本發明之異向性導電膜中，將異向性導電膜之任意之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點（圖11之A）之比例（導電粒子缺漏之格子之比例）設定為未達10%，較佳為6%以下。藉此，於將本發明之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生。
（平面格子圖案） 作為平面格子圖案，可列舉斜方格子、六方格子、正方格子、矩形格子、平行體格子。其中，較佳為能夠最密填充之六方格子。
此處，作為異向性導電膜之基準區域，亦可選擇異向性導電膜整個表面，通常，較佳為選擇異向性導電膜之平面中央部之大致方形之區域作為基準區域，該大致方形之區域係由滿足以下之關係式（A）、較佳為關係式（1）、與關係式（2）及（3）之邊X及邊Y構成。
100D≦X＋Y≦400D     （A） X＋Y＝100D            （1） X≧5D                 （2） Y≧5D                 （3）
再者，於應用於採用相對較大之連接面積之FOG連接之情形時，可使膜中之導電粒子之存在量減少，於此種情形時，如以下所示，較佳為分別增大X與Y之值，較佳為設為20D以上，較佳為「X＋Y」之數值亦設為100D至400D左右之數值，最終設為400D。
X＋Y＝400D X≧20D Y≧20D
於式（A）及（1）～（3）、上述式中，D為導電粒子之平均粒徑。導電粒子之平均粒徑可藉由影像型或雷射式之粒度分佈計而測定。亦可根據表面觀察而測量。又，邊Y為相對於異向性導電膜之長邊方向（參照圖11）未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
藉由如此規定基準區域，可使基準區域與按壓導電粒子之凸塊之形狀相似或近似，結果可增大導電粒子自平面格子圖案之偏移之容許範圍，從而可經濟地且穩定地進行異向性導電連接。換言之，藉由使該基準區域之最小之邊為導電粒徑之5倍以上，即便在假定為該範圍內之範圍內存在導電粒子之位置偏移或缺漏、接近，亦會被任一之凸塊捕捉，且不會於凸塊間空間過度地凝聚，故而可確實地進行異向性導電連接。
再者，使最小之邊為導電粒徑之5倍以上之理由為：一般而言，為了於異向性導電連接之凸塊之至少1邊確實地進行捕捉而必須較導電粒子之平均粒徑更大，而且對於凸塊間空間而言，因防止短路之理由而亦較理想的是必須設為導電粒子之平均粒徑之2倍以上之大小。換言之，因為當著眼於成為一個基準之圓形之導電粒子時，將該導電粒子之平均粒徑D加上其直徑之4倍之長度（4D）所得之長度（即5D）設為直徑之同心圓，只要在該同心圓內不產生假定以外之不良，則可認為滿足上述必要條件。又，亦係因為設為微間距之情形時之凸塊間之最小距離在一例子中，未達導電粒徑之4倍。
（導電粒子之凝聚） 又，於本發明之異向性導電膜中，平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點（圖11之B）之比例較佳為15%以下，更佳為11%以下，進而更佳為9%以下。若凝聚配置格子點之比例在該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，相對於一個格子點之導電粒子之凝聚之程度就抑制短路之觀點而言較佳為較小者，較佳為不超過2個。再者，凝聚即便為水平亦無特別問題。
再者，作為導電粒子之凝聚之態樣，如圖10、11之箭頭B般，凝聚配置之至少一部分之導電粒子彼此不相互接觸，於異向性導電膜之厚度方向偏斜向地配置。此處，所謂「偏斜向地」，係指剖視時於傾斜方向隔開。藉此，於連接時可實現不阻礙壓入之狀態。進而，於俯視“厚度方向上偏斜向地配置”之導電粒子時，如圖11所示，看上去導電粒子彼此一部分重疊。藉此，於連接時即便產生樹脂流動亦可利用任一之導電粒子實現異向性導電連接。
又，於厚度方向偏移配置之導電粒子間距離（凝聚距離）較佳為導電粒子之平均粒徑之25～50%，更佳為30～45%。若在該範圍，則可實現於連接時即便碰撞端子端部，亦容易避免與存在於端子間之導電粒子之接觸之效果。如此，藉由發現連接時無不良影響之條件，可使因製造條件所引起之限制降低，兼備性能與生產性之兼顧。
再者，於該第4模式中，缺漏與凝聚之合計較佳為未達25%。
（導電粒子之配置） 較佳為導電粒子於與膜之長邊方向垂直之方向，連續配置11個以上，更佳為連續配置13個以上。此係因為，若於凸塊之長邊方向產生導電粒子之缺漏，則產生對異向性導電連接帶來障礙之虞。於該情形時，較佳為沿著膜之長邊方向而連續之3行全部滿足以上條件，更佳為5行全部滿足以上條件。藉此，可使凸塊所捕捉之導電粒子數量在固定以上，可進行穩定之異向性導電連接。沿著長邊方向之行只要於與長邊方向直行之方向導電粒子重複5個以上則滿足上述條件。
於導電粒子凝聚之情形時，於2個凝聚之導電粒子之周圍，2個連結之導電粒子之組較佳為3個以下，更佳為2個以下，進而更佳為1個以下。此係因為，若2個凝聚之導電粒子密集存在，則成為短路產生之要因。
又，導電粒子之缺漏較佳為於膜之長邊方向連續4個以上者與於與膜之長邊方向垂直之方向連續4個以上者不相交，更佳為任一連續4個以上之缺漏不隔著一個以上之格子點之導電粒子而鄰接，進而更佳為任一連續4個以上之缺漏不隔著兩個以上之格子點之導電粒子而鄰接。此種缺漏之交叉即便是「在一個方向之缺漏甚至同時與3行相交」亦無問題。此係因為，缺漏只要不連續其以上，則藉由其附近之導電粒子而被凸塊捕捉。
再者，如此連續之缺漏相交之區域於附近存在複數個之情況一般而言欠佳，但若隔著與缺漏之區域為相同數量以上之導電粒子之排列則異向性導電連接之穩定性無問題。亦可與連續之缺漏相交之區域鄰接，存在2個凝聚之導電粒子。
（粒子面積佔有率） 進而，相對於異向性導電膜之基準區域之面積中存在於該面積中之所有導電粒子之粒子面積佔有率，對於如FOG連接般凸塊尺寸或凸塊間距離相對較大者而言，通常為0.15%以上，較佳為0.35%以上，更佳為1.4%以上為有效。該情形時之上限較佳為35%以下，更佳為32%以下。又，於凸塊尺寸或凸塊間距離相對較小之情形時（例如COG連接），較佳為35%以下，更佳為32%以下，進而更佳為25%以下，特佳為18～23%。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性，亦可更加抑制短路之產生。此處，粒子面積佔有率為：相對於基準區域之面積S，存在於該基準區域內之所有導電粒子佔有之面積之比例。所謂“所有導電粒子佔有之面積”，係指於將導電粒子之平均粒徑設為R，將導電粒子之數量設為n時由（R／2）2 ×π×n表示。因此，表示為粒子面積佔有率（%）＝[{（R／2）2 ×π×n}／S]×100。
附帶一提，導電粒子之平均粒徑為2 µm，個數密度為500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.157%。導電粒子之平均粒徑為3 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為0.35325%。導電粒子之平均粒徑為3 µm，個數密度2000個／mm2 （0.002個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為1.413%。又，導電粒子之平均粒徑為30 µm，個數密度500個／mm2 （0.0005個／µm2 ），X＝Y＝200D，X＋Y＝400D之情形時，計算出之粒子面積佔有率為35.325%。
（導電粒子） 導電粒子可適當選擇於公知之異向性導電膜中使用之導電粒子而使用。例如，可列舉鎳、銅、銀、金、鈀等金屬粒子、由鎳等金屬將聚醯胺、聚苯并胍胺等樹脂粒子之表面被覆之金屬被覆樹脂粒子等。又，導電粒子之平均粒徑就製造時之操作性之觀點而言，較佳為1～30 µm，更佳為1～10 µm，進而更佳為2～6 µm。平均粒徑如上所述，可藉由影像型或雷射式之粒度分佈計而測定。
異向性導電膜中之導電粒子之存在量取決於平面格子圖案之格子間距以及導電粒子之平均粒徑，通常為300～40000個／mm2 。
（鄰接格子點間距離） 又，於異向性導電膜所假定之平面格子圖案中之鄰接格子點間距離較佳為大於導電粒子之平均粒徑之0.5倍，更佳為1倍以上，進而較佳為1～20倍。若為該範圍，則於將本發明之異向性導電膜應用於異向性導電連接之情形時，亦可實現更良好之初始導通性與老化後之導通可靠性實現，亦可更加抑制短路之產生。
（絕緣性接著基底層） 絕緣性接著基底層11可適當選擇於公知之異向性導電膜中用作絕緣性接著基底層者而使用。例如，可使用含丙烯酸酯化合物與光自由基聚合起始劑之光自由基聚合性樹脂層、含丙烯酸酯化合物與熱自由基聚合起始劑之熱自由基聚合性樹脂層、含環氧化合物與熱陽離子聚合起始劑之熱陽離子聚合性樹脂層、含環氧化合物與熱陰離子聚合起始劑之熱陰離子聚合性樹脂層等、或其等之硬化樹脂層。又，該等樹脂層中，可根據需要適當選擇含有矽烷偶合劑、顏料、抗氧化劑、紫外線吸收劑等。
再者，絕緣性接著基底層11可藉由如下方式而形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著基底層11之厚度較佳為1～30 µm，更佳為2～15 µm。
（絕緣性接著覆蓋層） 絕緣性接著覆蓋層12可適當選擇於公知之異向性導電膜中用作絕緣性接著覆蓋層者來使用。又，亦可使用由與上文說明之絕緣性接著基底層11相同之材料而形成者。
再者，絕緣性接著覆蓋層12可藉由如下方式而形成：將含有如上所述之樹脂之塗覆組成物藉由塗佈法而成膜並使之乾燥，或進而使之硬化，或者預先藉由公知之方法進行膜化。
此種絕緣性接著覆蓋層12之厚度較佳為1～30 µm，更佳為2～15 µm。
進而，亦可根據需要，對絕緣性接著基底層11或絕緣性接著覆蓋層12添加氧化矽微粒子、氧化鋁、氫氧化鋁等絕緣性填料。絕緣性填料之摻合量較佳為相對於構成其等之層之樹脂100質量份為3～40質量份。藉此，即便於異向性導電連接時絕緣接著劑層10熔融，亦可由熔融之樹脂抑制導電粒子2不需要地移動。
（絕緣性接著基底層與絕緣性接著覆蓋層之積層、導電粒子之埋入） 再者，於挟著導電粒子13而將絕緣性接著基底層11與絕緣性覆蓋層12積層之情形時，可藉由公知之方法而進行。於該情形時，導電粒子13存在於該等層之界面附近。此處，設為「存在於界面附近」，係表示導電粒子之一部分陷入一方之層，剩餘部分陷入另一方之層。又，亦可將導電粒子埋入絕緣性接著基底層。於該情形時，可不積層絕緣性接著覆蓋層而形成。
＜第4模式之異向性導電膜之製造＞ 其次，對「積層絕緣性接著基底層與絕緣性接著覆蓋層且於其等之界面附近將導電粒子配置於平面格子圖案之格子點」之結構之本發明之第4模式之異向性導電膜之製造方法進行說明。該製造方法具有以下之步驟（1）～（5）。一面參照圖式，一面逐個步驟詳細地說明。再者，並不限定於該製造方法。
（步驟（1）） 首先，如圖12A所示，準備於表面形成有相當於平面格子圖案之格子點之柱狀之凸部101之轉印體100。此處，所謂柱狀，係指圓柱狀或角柱狀（三角柱、四角柱、6角柱等）。該柱狀包含錐體。較佳為圓柱狀。凸部101之高度可根據應異向性導電連接之端子間距、端子寬度、空間寬度、導電粒子之平均粒徑等而決定，較佳為所使用之導電粒子之平均粒徑之2倍以上未達4倍。又，凸部101之半高寬（於一半高度之寬度）較佳為導電粒子之平均粒徑之0.7倍以上1.3倍以下。若該高度與寬度在該等範圍，則獲得避免脫落與缺漏連續地產生之效果。
進而，凸部101具有如使導電粒子穩定地附著般之水準的平坦頂面。
*轉印體之具體例 該步驟（1）中應準備之轉印體可利用公知之方法而製成，例如，可對金屬板進行加工而製成母盤，然後塗佈硬化性樹脂組成物，使之硬化而製成。具體而言，對平坦之金屬板進行切削加工，亦製成形成有與凸部對應之凹部之轉印體母盤，於該母盤之凹部形成面塗佈構成轉印體之樹脂組成物，使之硬化後，自母盤分離，藉此獲得轉印體。
（步驟（2）） 其次，如圖12B所示，將複數個凸部101以平面格子圖案形成於表面之轉印體100之凸部101之至少頂面設為微黏著層102。
*轉印體之微黏著層 微黏著層102係於導電粒子轉移接著於構成異向性導電膜之絕緣性接著基底層之前顯示可暫時性地保持導電粒子之黏著力之層，形成於凸部101之至少頂面。因此，凸部101整體亦可為微黏著性。微黏著層102之厚度可根據微黏著層102之材質、導電粒子之粒徑等而適當決定。又，所謂“微黏著”，係指於將導電粒子轉移接著於絕緣性接著基底層時，黏著力較絕緣性接著基底層弱。
此種微黏著層102可應用於公知之異向性導電膜中所使用之微黏著層。例如，可藉由將與聚矽氧系之黏著劑組成物、或與絕緣性接著基底層或絕緣性接著覆蓋層為相同材質之黏著層塗佈於凸部101之頂面而形成。
（步驟（3）） 其次，如圖12C所示，使導電粒子103附著於轉印體100之凸部101之微黏著層102。具體而言，自轉印體100之凸部101之上方散佈導電粒子103，使用鼓風機將未附著於微黏著層102之導電粒子103吹散即可。於該情形時，於一部分之凸部101中，在某程度之頻率下產生因靜電等之作用而導電粒子附著於其側面，而且無法藉由鼓風機去除之情況。
再者，亦可自圖12C使面之方向反轉，使突起之頂面附著於一面鋪滿有導電粒子之面。此係因為，不對導電粒子施加不必要之應力。藉由僅將如此配置所需要之導電粒子附著於突起頂面而容易將導電粒子回收再利用，與將導電粒子填充於開口部並取出之方法相比，經濟性亦優異。再者，於將導電粒子填充於開口部並取出之方法之情形時，可能會容易對未填充之導電粒子施加不需要之應力。
（步驟（4）） 其次，如圖12D所示，藉由將應構成異向性導電膜之絕緣性接著基底層104重疊按壓於轉印體100之附著有導電粒子103之側之表面，而使導電粒子103轉移接著於絕緣性接著基底層104之單面（圖12E）。於該情形時，較佳為將轉印體100以其凸部101朝下之方式重疊按壓於絕緣性接著基底層104。此係因為，藉由朝下並進行吹風，而容易將未貼附於凸部之頂面之導電粒子去除。
（步驟（5）） 如圖12F所示，對轉移接著有導電粒子103之絕緣性接著基底層104，自導電粒子轉移接著面側積層絕緣性接著覆蓋層105。藉此，獲得本發明之異向性導電膜200。
再者，於該異向性導電膜200中，步驟（3）中附著於凸部101之側面之狀態之導電粒子於在該凸部100之微黏著層102存在導電粒子103之情形時，成為於異向性導電膜200之厚度方向導電粒子凝聚者。又，於該凸部100之微黏著層102不存在導電粒子103之情形時，自格子點於水平方向且厚度方向偏移之導電粒子受到配置。
＜連接構造體＞ 本發明之第1、第2、第3或第4模式之異向性導電膜配置於第1電子零件（例如，IC晶片）之端子（例如凸塊）與第2電子零件（例如配線基板）之端子（例如凸塊、焊墊）之間，自第1或第2電子零件側藉由熱壓接正式硬化而異向性導電連接，藉此可獲得短路或導通不良得到抑制之所謂COG（chip on glass）或FOG（film on glass）等之連接構造體。 實施例
以下，對本發明之第1模式之異向性導電膜具體地進行說明。
實施例1A 準備厚度2 mm之鎳板，以四方格子圖案形成圓柱狀之凹部（內徑5 µm，深度6 µm），製成轉印體母盤。鄰接凹部中心間距離為8 µm。因此，凹部之密度為16000個／mm2 。
於所獲得之轉印體母盤，以乾燥厚度成為30 µm之方式於PET（聚對苯二甲酸乙二酯）膜上塗佈含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、丙烯酸酯樹脂（M208，東亞合成（股份有限公司））29質量份、光聚合起始劑（IRGCUR184，BASF Japan（股份有限公司））2質量份之光聚合性樹脂組成物，以80℃乾燥5分鐘之後，利用高壓水銀燈以1000 mJ進行光照射，藉此製成轉印體。
將轉印體自母盤剝離，以凸部成為外側之方式捲繞於直徑20 cm之不鏽鋼製之捲筒，使該捲筒一面旋轉一面使含有環氧樹脂（jER828，三菱化學（股份有限公司））70質量份與苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））30質量份之微黏著劑組成物與含浸於不織布之黏著片材接觸，使微黏著劑組成物附著於凸部之頂面，形成厚度1 µm之微黏著層而獲得轉印體。
於該轉印體之表面，散佈平均粒徑4 µm之導電粒子（鍍鎳樹脂粒子（AUL704，積水化學工業（股份有限公司）））之後，藉由吹風而將未附著於微黏著層之導電粒子去除。
使附著有導電粒子之轉印體自該導電粒子附著面對作為絕緣性接著基底層之厚度5 µm之片材狀之熱硬化型之絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份、及氧化矽微粒子（艾羅技RY200，日本艾羅技（股份有限公司））20質量份之絕緣性接著組成物而形成之膜）以溫度50℃、壓力0.5 Mpa按壓，藉此使導電粒子轉印至絕緣性接著基底層。
於所獲得之絕緣性接著基底層之導電粒子轉移接著面，重疊作為透明之絕緣性接著覆蓋層之厚度15 µm片材狀的另一絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、及陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份之絕緣性接著組成物而形成之膜），以溫度60℃、壓力2 MPa積層。藉此，獲得異向性導電膜。
實施例2A 與實施例1A之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例1A而獲得異向性導電膜。
實施例3A 將轉印體母盤之凹部之內徑設為3.6 µm，將鄰接凹部中心間距離設為6 µm，將凹部之密度設為28000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司））），除此以外，藉由重複實施例1A而獲得異向性導電膜。
實施例4A 與實施例3A之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例3A而獲得異向性導電膜。
比較例1A 將轉印體母盤之凹部之深度設為4.4 µm，將凹部之內徑設為4.8µm，將鄰接凹部中心間距離設為5.6 µm，將凹部之密度設為32000個／mm2 ，除此以外，藉由重複實施例1A而獲得異向性導電膜。
比較例2A 將轉印體母盤之凹部之深度設為3.3 µm，將凹部之內徑設為3.6 µm，將鄰接凹部中心間距離設為4.2 µm，將凹部之密度設為57000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司）），除此以外，藉由重複實施例1A而獲得異向性導電膜。
＜評價＞ （導電粒子之「缺漏」與「凝聚」） 對於實施例1A～4A及比較例1A～2A之異向性導電膜，自其透明之絕緣性接著覆蓋層側利用光學顯微鏡（MX50，Olympus（股份有限公司））觀察1 cm見方之區域，調查於假定之平面格子圖案中未附著導電粒子之格子點相對於所有格子點之比例（缺漏[%]）與2個以上之導電粒子凝聚之格子點相對於所有格子點之比例。將所獲得之結果示於表1。
又，測定凝聚之導電粒子彼此之最大距離（凝聚距離），一併示於表1。再者，「凝聚」方向均為異向性導電膜之水平方向。
（粒子面積佔有率） 根據導電粒子之平均粒徑與轉印體母盤之凹部密度（＝轉印體之凸部密度），考慮導電粒子之「缺漏」與「凝聚」，然後計算粒子面積佔有率。將所獲得之結果示於表1。
（初始導通電阻） 使用實施例及比較例之異向性導電膜，將凸塊間空間為12 µm、具有高度15 µm、30×50 µm之金凸塊之IC晶片與設置有12 µm空間之配線之玻璃基板以180℃、60 Mpa、5秒之條件進行異向性導電連接，獲得連接構造體。對於所獲得之連接構造體，使用電阻測定器（數位萬用表7565，橫河電氣（股份有限公司））來測定初始導通電阻值。將所獲得之結果示於表1。期望為0.5 Ω以下。
（導通可靠性） 將使用於初始導通電阻值之測定之連接構造體投入至設定為溫度85℃、濕度85%之老化試驗器中，與初始導通電阻同樣地測定放置500小時後之導通電阻值。將所獲得之結果示於表1。期望為5 Ω以下。
（短路產生率） 製成與初始導通電阻值之測定所使用者相同之連接構造體，調查鄰接之配線間之短路之產生之有無。將所獲得之結果示於表1。期望短路產生率為50 ppm以下。
[表1]
Figure 109102233-A0304-0001
根據表1之結果可知，使用實施例1A～4A之異向性導電膜之連接構造體對於初始導通電阻、導通可靠性、短路產生率之各評價項目顯示良好之結果。
另一方面，於比較例1A、2A之異向性導電膜之情形時，導電粒子之「缺漏」之比例較少但「凝聚」之比例過高，故而短路之產生率之評價較低。
實施例5A 為了使用凹部密度為500個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2A同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2A同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。其結果，導電粒子之「缺漏」與「凝聚」與實施例2A同等。又，粒子面積佔有率為0.6%。
又，將所獲得之異向性導電膜挟持於玻璃基板（ITO固體電極）與可撓性配線基板（凸塊寬度：200 µm，L（線）／S（間隙）＝1，配線高度10 µm）之間，以連接凸塊長度成為1 mm之方式，以180℃、80 Mpa、5秒之條件進行異向性導電連接，獲得評價用之連接構造體。對於所獲得之連接構造體，使用數位萬用表（34401A，安捷倫科技股份有限公司式製）以電流1 A利用4端子法測定導通電阻及其「初始導通電阻值」與投入至溫度85℃且濕度85%RH之恆溫槽500小時間之後之「導通可靠性」，於「初始導通電阻值」之情形時，將測定值為2 Ω以下之情形評價為良好，將超過2 Ω者評價為不良，於「導通可靠性」之情形時，將測定值為5 Ω以下之情形評價為良好，將5 Ω以上之情形評價為不良。結果實施例5A之連接構造體均評價為「良好」。又，與實施例2A同樣地測定「短路產生率」，結果與實施例2A同樣地獲得良好之結果。
實施例6A 為了使用凹部密度為2000個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2A同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2A同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。結果導電粒子之「缺漏」與「凝聚」與實施例2A同等。又，粒子面積佔有率為2.4%。
又，將所獲得之異向性導電膜與實施例5A同樣地挟持於玻璃基板與可撓性配線基板之間並進行異向性導電連接，藉此獲得評價用之連接構造體。對於所獲得之連接構造體，與實施例5A同樣地，評價「初始導通電阻值」、「導通可靠性」、「短路產生率」，結果均獲得良好之結果。
於本發明之第1模式之異向性導電膜中，將於基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定在未達20%，而且平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例在15%以下。因此，於將本發明之第1模式之異向性導電膜應用於異向性導電連接之情形時，可實現良好之初始導通性與老化後之良好之導通可靠性，亦可抑制短路之產生，故而於將窄間距化之IC晶片與配線基板異向性導電連接之情形時有用。
其次，對本發明之第2模式之異向性導電膜具體地進行說明。 實施例1B 準備厚度2 mm之鎳板，以四方格子圖案形成圓柱狀之凹部（內徑6 µm，深度8 µm），製成轉印體母盤。鄰接凹部中心間距離為8 µm。因此，凹部之密度為16000個／mm2 。
於所獲得之轉印體母盤，將含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、丙烯酸酯樹脂（M208，東亞合成（股份有限公司））29質量份、及光聚合起始劑（IRGACURE184，BASF Japan（股份有限公司））2質量份之光聚合性樹脂組成物以乾燥厚度成為30 µm之方式塗佈於PET（聚對苯二甲酸乙二酯）膜上，以80℃乾燥5分鐘之後，利用高壓水銀燈以1000 mJ進行光照射，藉此製成轉印體。
將轉印體自母盤剝離，以凸部成為外側之方式捲繞於直徑20 cm之不鏽鋼製之捲筒，使該捲筒一面旋轉一面使含有環氧樹脂（jER828，三菱化學（股份有限公司））70質量份與苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））30質量份之微黏著劑組成物與含浸於不織布之黏著片材接觸，使微黏著劑組成物附著於凸部之頂面，形成厚度1 µm之微黏著層而獲得轉印體。
於該轉印體之表面，散佈平均粒徑4 µm之導電粒子（鍍鎳樹脂粒子（AUL704，積水化學工業（股份有限公司）））之後，藉由吹風而將未附著於微黏著層之導電粒子去除。
使附著有導電粒子之轉印體自該導電粒子附著面對作為絕緣性接著基底層之厚度5 µm片材狀的熱硬化型之絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份、及氧化矽微粒子（艾羅技RY200，日本艾羅技（股份有限公司））20質量份之絕緣性接著組成物而形成之膜）以溫度50℃、壓力0.5 Mpa按壓，藉此使導電粒子轉印至絕緣性接著基底層。
於所獲得之絕緣性接著基底層之導電粒子轉移接著面，重疊作為透明之絕緣性接著覆蓋層之厚度15 µm片材狀的另一絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、及陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份之絕緣性接著組成物而形成之膜），以溫度60℃、壓力2 MPa積層。藉此，獲得異向性導電膜。
實施例2B 與實施例1B之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例1B而獲得異向性導電膜。
實施例3B 將轉印體母盤之圓柱狀之凹部之內徑設為4.5 µm，將深度設為7.5 µm，將鄰接凹部中心間距離設為6 µm，將凹部之密度設為28000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司）），除此以外，藉由重複實施例1B而獲得異向性導電膜。
實施例4B 與實施例3B之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例3B而獲得異向性導電膜。
比較例1B 將轉印體母盤之凹部之深度設為4.4 µm，將凹部之內徑設為4.8 µm，將鄰接凹部中心間距離設為5.6 µm，將凹部之密度設為32000個／mm2 ，除此以外，藉由重複實施例1B而獲得異向性導電膜。
比較例2B 將轉印體母盤之凹部之深度設為3.3 µm，將凹部之內徑設為3.3 µm，將鄰接凹部中心間距離設為4.2 µm，將凹部之密度設為57000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司）），除此以外，藉由重複實施例1B而獲得異向性導電膜。
＜評價＞ 對於實施例1B～4B及比較例1B～2B之異向性導電膜，將與對實施例1A之異向性導電膜進行之評價項目相同之評價項目利用相同方法進行試驗、評價。將所獲得之結果示於表2。再者，凝聚之導電粒子之「凝聚」方向均為異向性導電膜之水平方向。
[表2]
Figure 109102233-A0304-0002
根據表2之結果可知，使用實施例1B～4B之異向性導電膜之連接構造體對於初始導通電阻、導通可靠性、短路產生率之各評價項目顯示良好之結果。
另一方面，於比較例1B、2B之異向性導電膜之情形時，導電粒子之「缺漏」之比例較少但「凝聚」之比例過高，故而短路之產生率遠超過50 ppm。
實施例5B 為了使用凹部密度為500個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2B同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2B同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。結果導電粒子之「缺漏」與「凝聚」與實施例2B同等。又，粒子面積佔有率為0.7%。
又，將所獲得之異向性導電膜挟持於玻璃基板（ITO固體電極）與可撓性配線基板（凸塊寬度：200 µm，L（線）／S（間隙）＝1，配線高度10 µm）之間，以連接凸塊長度成為1 mm之方式，以180℃、80 Mpa、5秒之條件進行異向性導電連接，獲得評價用之連接構造體。對於所獲得之連接構造體，使用數位萬用表（34401A，安捷倫科技股份有限公司式製）以電流1 A利用4端子法測定導通電阻及其「初始導通電阻值」與投入至溫度85℃且濕度85%RH之恆溫槽500小時間之後之「導通可靠性」，於「初始導通電阻值」之情形時，將測定值為2 Ω以下之情形評價為良好，將超過2 Ω者評價為不良，於「導通可靠性」之情形時，將測定值為5 Ω以下之情形評價為良好，將5 Ω以上之情形評價為不良。結果實施例5B之連接構造體均評價為「良好」。又，與實施例2B同樣地測定「短路產生率」，結果與實施例2B同樣地獲得良好之結果。
實施例6B 為了使用凹部密度為2000個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2B同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2B同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。結果導電粒子之「缺漏」與「凝聚」與實施例2B同等。又，粒子面積佔有率為2.7%。
又，將所獲得之異向性導電膜與實施例5B同樣地挟持於玻璃基板與可撓性配線基板之間並進行異向性導電連接，藉此獲得評價用之連接構造體。對於所獲得之連接構造體，與實施例5B同樣地，評價「初始導通電阻值」、「導通可靠性」、「短路產生率」，結果均獲得良好之結果。
於本發明之第2模式之異向性導電膜中，將任意之基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定在未達5%，而且平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例超過10%未達15%。因此，於將本發明之第2模式之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生，故而於將窄間距化之IC晶片與配線基板異向性導電連接之情形時有用。
其次，對本發明之第3模式之異向性導電膜具體地進行說明。 實施例1C 準備厚度2 mm之鎳板，以四方格子圖案形成圓柱狀之凹部（內徑6 µm，深度7 µm），製成轉印體母盤。鄰接凹部中心間距離為8 µm。因此，凹部之密度為16000個／mm2 。
於所獲得之轉印體母盤，以乾燥厚度成為30 µm之方式於PET（聚對苯二甲酸乙二酯）膜上塗佈含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、丙烯酸酯樹脂（M208，東亞合成（股份有限公司））29質量份、光聚合起始劑（IRGCURE184，BASF Japan（股份有限公司））2質量份之光聚合性樹脂組成物，以80℃乾燥5分鐘之後，利用高壓水銀燈以1000 mJ進行光照射，藉此製成轉印體。
將轉印體自母盤剝離，以凸部成為外側之方式捲繞於直徑20 cm之不鏽鋼製之捲筒，使該捲筒一面旋轉一面使含有環氧樹脂（jER828，三菱化學（股份有限公司））70質量份與苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））30質量份之微黏著劑組成物與含浸於不織布之黏著片材接觸，使微黏著劑組成物附著於凸部之頂面，形成厚度1 µm之微黏著層而獲得轉印體。
於該轉印體之表面，散佈平均粒徑4 µm之導電粒子（鍍鎳樹脂粒子（AUL704，積水化學工業（股份有限公司）））之後，藉由吹風而將未附著於微黏著層之導電粒子去除。
使附著有導電粒子之轉印體自該導電粒子附著面對作為絕緣性接著基底層之厚度5 µm片材狀的熱硬化型之絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份、及氧化矽微粒子（艾羅技RY200，日本艾羅技（股份有限公司））20質量份之絕緣性接著組成物而形成之膜）以溫度50℃、壓力0.5 Mpa進行按壓，藉此使導電粒子轉印至絕緣性接著基底層。
於所獲得之絕緣性接著基底層之導電粒子轉移接著面，重疊作為透明之絕緣性接著覆蓋層之厚度15 µm片材狀的另一絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、及陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份之絕緣性接著組成物而形成之膜），以溫度60℃、壓力2 MPa積層。藉此，獲得異向性導電膜。
實施例2C 與實施例1C之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例1而獲得異向性導電膜。
實施例3C 將轉印體母盤之凹部之內徑設為4.5 µm，將鄰接凹部中心間距離設為6 µm，將凹部之密度設為28000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司））），除此以外，藉由重複實施例1C而獲得異向性導電膜。
實施例4C 與實施例3C之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例3C而獲得異向性導電膜。
比較例1C 將轉印體母盤之凹部之深度設為4.4 µm，將凹部之內徑設為4.8µm，將鄰接凹部中心間距離設為5.6 µm，將凹部之密度設為32000個／mm2 ，除此以外，藉由重複實施例1C而獲得異向性導電膜。
比較例2C 將轉印體母盤之凹部之深度設為3.3 µm，將凹部之內徑設為3.6 µm，將鄰接凹部中心間距離設為4.2 µm，將凹部之密度設為57000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司）），除此以外，藉由重複實施例1C而獲得異向性導電膜。
＜評價＞ 對於實施例1C～4C及比較例1C～2C之異向性導電膜，將與對實施例1A之異向性導電膜進行之評價項目相同之評價項目利用相同方法進行試驗、評價。將所獲得之結果示於表3。再者，凝聚之導電粒子之「凝聚」方向均為異向性導電膜之水平方向。
[表3]
Figure 109102233-A0304-0003
根據表3之結果可知，使用實施例1C～4C之異向性導電膜之連接構造體對於初始導通電阻、導通可靠性、短路產生率之各評價項目顯示良好之結果。
另一方面，於比較例1C、2C之異向性導電膜之情形時，導電粒子之「缺漏」之比例較少但「凝聚」之比例過高，故而短路之產生率之評價較低。
實施例5C 為了使用凹部密度為500個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2C同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2C同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。其結果，導電粒子之「缺漏」與「凝聚」與實施例2C同等。又，粒子面積佔有率為0.6%。
又，將所獲得之異向性導電膜挟持於玻璃基板（ITO固體電極）與可撓性配線基板（凸塊寬度：200 µm，L（線）／S（間隙）＝1，配線高度10 µm）之間，以連接凸塊長度成為1 mm之方式，以180℃、80 Mpa、5秒之條件進行異向性導電連接，獲得評價用之連接構造體。對於所獲得之連接構造體，使用數位萬用表（34401A，安捷倫科技股份有限公司式製）以電流1 A利用4端子法測定導通電阻及其「初始導通電阻值」與投入至溫度85℃且濕度85%RH之恆溫槽500小時間之後之「導通可靠性」，於「初始導通電阻值」之情形時，將測定值為2 Ω以下之情形評價為良好，將超過2 Ω者評價為不良，於「導通可靠性」之情形時，將測定值為5 Ω以下之情形評價為良好，將5 Ω以上之情形評價為不良。結果實施例5C之連接構造體均評價為「良好」。又，與實施例2C同樣地測定「短路產生率」，結果與實施例2C同樣地獲得良好之結果。
實施例6C 為了使用凹部密度為2000個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2C同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2C同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。結果導電粒子之「缺漏」與「凝聚」與實施例2C同等。又，粒子面積佔有率為2.4%。
又，將所獲得之異向性導電膜與實施例5C同樣地挟持於玻璃基板與可撓性配線基板之間並進行異向性導電連接，藉此獲得評價用之連接構造體。對於所獲得之連接構造體，與實施例5C同樣地，評價「初始導通電阻值」、「導通可靠性」、「短路產生率」，結果均獲得良好之結果。
於本發明之第3模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於之所有格子點之比例設定在15%以下，平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例在10%以下。進而，凝聚配置之導電粒子彼此於異向性導電膜之面方向相互接觸而凝聚。因此，於將本發明之第3模式之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生，故而於將窄間距化之IC晶片與與配線基板異向性導電連接之情形時有用。
其次，對本發明之第4模式之異向性導電膜具體地進行說明。 實施例1D 準備厚度2 mm之鎳板，以四方格子圖案形成圓柱狀之凹部（內徑5 µm，深度8 µm），製成轉印體母盤。鄰接凹部中心間距離為8 µm。因此，凹部之密度為16000個／mm2 。
於所獲得之轉印體母盤，以乾燥厚度成為30 µm之方式於PET（聚對苯二甲酸乙二酯）膜上塗佈含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、丙烯酸酯樹脂（M208，東亞合成（股份有限公司））29質量份、光聚合起始劑（IRGCUR184，BASF Japan（股份有限公司））2質量份之光聚合性樹脂組成物，以80℃乾燥5分鐘之後，利用高壓水銀燈以1000 mJ進行光照射，藉此製成轉印體。
將轉印體自母盤剝離，以凸部成為外側之方式捲繞於直徑20 cm之不鏽鋼製之捲筒，使該捲筒一面旋轉一面使含有環氧樹脂（jER828，三菱化學（股份有限公司））70質量份與苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））30質量份之微黏著劑組成物與含浸於不織布之黏著片材接觸，使微黏著劑組成物附著於凸部之頂面，形成厚度1 µm之微黏著層而獲得轉印體。
於該轉印體之表面，散佈平均粒徑4 µm之導電粒子（鍍鎳樹脂粒子（AUL704，積水化學工業（股份有限公司）））之後，藉由吹風而將未附著於微黏著層之導電粒子去除。
使附著有導電粒子之轉印體自該導電粒子附著面對作為絕緣性接著基底層之厚度5 µm片材狀的熱硬化型之絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份、及氧化矽微粒子（艾羅技RY200，日本艾羅技（股份有限公司））20質量份之絕緣性接著組成物而形成之膜）以溫度50℃、壓力0.5 Mpa進行按壓，藉此使導電粒子轉印至絕緣性接著基底層。
於所獲得之絕緣性接著基底層之導電粒子轉移接著面，重疊作為透明之絕緣性接著覆蓋層之厚度15 µm片材狀的另一絕緣性接著膜（由含有苯氧基樹脂（YP－50，新日鐵住金化學（股份有限公司））60質量份、環氧樹脂（jER828，三菱化學（股份有限公司））40質量份、及陽離子系硬化劑（SI－60L，三新化學工業（股份有限公司））2質量份之絕緣性接著組成物而形成之膜），以溫度60℃、壓力2 MPa積層。藉此，獲得異向性導電膜。
實施例2D 與實施例1D之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例1D而獲得異向性導電膜。
實施例3D 將轉印體母盤之凹部之內徑設為3.8 µm，將深度設為6µm，將鄰接凹部中心間距離設為6 µm，將凹部之密度設為28000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司））），除此以外，藉由重複實施例1D而獲得異向性導電膜。
實施例4D 與實施例3D之情形相比，分別使導電粒子之散佈量與吹風次數為2倍，除此以外，藉由重複實施例3而獲得異向性導電膜。
比較例1D 將轉印體母盤之凹部之深度設為4.4 µm，將凹部之內徑設為4.8µm，將鄰接凹部中心間距離設為5.6 µm，將凹部之密度設為32000個／mm2 ，除此以外，藉由重複實施例1D而獲得異向性導電膜。
比較例2D 將轉印體母盤之凹部之深度設為3.3 µm，將凹部之內徑設為3.6 µm，將鄰接凹部中心間距離設為4.2 µm，將凹部之密度設為57000個／mm2 ，且代替平均粒徑4 µm之導電粒子而使用平均粒徑3 µm之導電粒子（AUL703，積水化學工業（股份有限公司）），除此以外，藉由重複實施例1D而獲得異向性導電膜。
＜評價＞ 對於實施例1D～4D及比較例1D～2D之異向性導電膜，將與對實施例1A之異向性導電膜進行之評價項目相同之評價項目利用相同方法進行試驗、評價。將所獲得之結果示於表4。再者，凝聚之導電粒子之「凝聚」方向均為異向性導電膜之水平方向。
[表4]
Figure 109102233-A0304-0004
根據表4之結果可知，使用實施例1D～4D之異向性導電膜之連接構造體係關於初始導通電阻、導通可靠性、短路產生率之各評價項目顯示良好之結果。
另一方面，於比較例1D、2D之異向性導電膜之情形時，導電粒子之「缺漏」之比例較少但「凝聚」之比例過高，故而短路之產生率之評價較低。
實施例5D 為了使用凹部密度為500個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2D同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2D同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。結果導電粒子之「缺漏」與「凝聚」與實施例2D同等。又，粒子面積佔有率為0.7%。
又，將所獲得之異向性導電膜挟持於玻璃基板（ITO固體電極）與可撓性配線基板（凸塊寬度：200 µm，L（線）／S（間隙）＝1，配線高度10 µm）之間，以連接凸塊長度成為1 mm之方式，以180℃、80 Mpa、5秒之條件進行異向性導電連接，獲得評價用之連接構造體。對於所獲得之連接構造體，使用數位萬用表（34401A，安捷倫科技股份有限公司式製）以電流1 A利用4端子法測定導通電阻及其「初始導通電阻值」與投入至溫度85℃且濕度85%RH之恆溫槽500小時間之後之「導通可靠性」，於「初始導通電阻值」之情形時，將測定值為2 Ω以下之情形評價為良好，將超過2 Ω者評價為不良，於「導通可靠性」之情形時，將測定值為5 Ω以下之情形評價為良好，將5 Ω以上之情形評價為不良。其結果，實施例5D之連接構造體均評價為「良好」。又，與實施例2D同樣地測定「短路產生率」，結果與實施例2D同樣地獲得良好之結果。
實施例6D 為了使用凹部密度為2000個／mm2 之轉印母盤而調整鄰接凹部中心間距離，除此以外，與實施例2D同樣地製成轉印體，進而製成異向性導電膜。對於所獲得之異向性導電膜，與實施例2D同樣地測定導電粒子之「缺漏」與「凝聚」，進而算出粒子面積佔有率。其結果，導電粒子之「缺漏」與「凝聚」與實施例2D同等。又，粒子面積佔有率為2.7%。
又，將所獲得之異向性導電膜與實施例5D同樣地挟持於玻璃基板與可撓性配線基板之間並且進行異向性導電連接，藉此獲得評價用之連接構造體。對於所獲得之連接構造體，與實施例5D同樣地，評價「初始導通電阻值」、「導通可靠性」、「短路產生率」，結果均獲得良好之結果。
於本發明之第4模式之異向性導電膜中，將基準區域所假定之平面格子圖案中「未配置導電粒子之格子點」相對於所有格子點之比例設定在未達10%，將平面格子圖案中「複數個導電粒子凝聚配置之格子點」相對於所有格子點之比例設定在15%以下，而且凝聚配置之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏斜向地配置。因此，於將本發明之第4模式之異向性導電膜應用於異向性導電連接之情形時，可實現良好初始導通性與老化後之良好導通可靠性，亦可抑制短路之產生，故而於將窄間距化之IC晶片與配線基板異向性導電連接之情形時有用。
10、200:異向性導電膜 11、104:絕緣性接著基底層 12、105:絕緣性接著覆蓋層 13、103:導電粒子 100:轉印體 101:凸部 102:微黏著層 A:導電粒子缺漏之格子點（於格子點未配置導電粒子之位置） B:導電粒子相互相接而凝聚之格子點（導電粒子彼此接觸而凝聚之位置） C:導電粒子相互隔開而凝聚之格子點（導電粒子彼此非接觸而凝聚之位置）
[圖1]係本發明之第1模式之異向性導電膜之剖視圖。 [圖2]係本發明之第1模式之異向性導電膜之平面透視圖。 [圖3A]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖。 [圖3B]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖。 [圖3C]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖。 [圖3D]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖。 [圖3E]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖。 [圖3F]係本發明之第1模式之異向性導電膜之製造方法之步驟說明圖，同時係本發明之第1模式之異向性導電膜之概略剖視圖。 [圖4]係本發明之第2模式之異向性導電膜之剖視圖。 [圖5A]係本發明之第2模式之異向性導電膜之平面透視圖。 [圖5B]係本發明之第2模式之異向性導電膜之平面透視圖之局部放大圖。 [圖6A]係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖。 [圖6B係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖。 [圖6C]係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖。 [圖6D]係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖。 [圖6E]係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖。 [圖6F]係本發明之第2模式之異向性導電膜之製造方法之步驟說明圖，同時係本發明之第2模式之異向性導電膜之概略剖視圖。 [圖7]係本發明之第3模式之異向性導電膜之剖視圖。 [圖8]係本發明之第3模式之異向性導電膜之平面透視圖。 [圖9A]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖。 [圖9B]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖。 [圖9C]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖。 [圖9D]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖。 [圖9E]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖。 [圖9F]係本發明之第3模式之異向性導電膜之製造方法之步驟說明圖，同時係本發明之第3模式之異向性導電膜之概略剖視圖。 [圖10]係本發明之第4模式之異向性導電膜之剖視圖。 [圖11]係本發明之第4模式之異向性導電膜之平面透視圖。 [圖12A]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖。 [圖12B]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖。 [圖12C]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖。 [圖12D]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖。 [圖12E]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖。 [圖12F]係本發明之第4模式之異向性導電膜之製造方法之步驟說明圖，同時係本發明之第4模式之異向性導電膜之概略剖視圖。
10:異向性導電膜
11:絕緣性接著基底層
12:絕緣性接著覆蓋層
13:導電粒子
A:導電粒子缺漏之格子點(於格子點未配置導電粒子之位置)
B:導電粒子相互相接而凝聚之格子點(導電粒子彼此接觸而凝聚之位置)
C:導電粒子相互隔開而凝聚之格子點(導電粒子彼此非接觸而凝聚之位置)

Claims (36)

  1. 一種異向性導電膜，其為如下之結構：絕緣性接著基底層上導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中存在未配置導電粒子之格子點，未配置導電粒子之格子點相對於所有格子點之比例未達20%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為15%以下，缺漏與凝聚之合計為25%以下， 相對於異向性導電膜之基準區域之面積，存在於該面積中之所有導電粒子之粒子面積佔有率為0.15%以上。
  2. 如申請專利範圍第1項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式（A）、（2）及（3）之邊X及邊Y構成： 100D≦X＋Y≦400D  （A） X≧5D              （2） Y≧5D              （3）， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  3. 如申請專利範圍第1項之異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點。
  4. 如申請專利範圍第1項之異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中，未配置導電粒子之格子點相對於所有格子點之比例未達20%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為5%以下。
  5. 如申請專利範圍第4項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式（1）～（3）之邊X及邊Y構成： X＋Y＝l00D     （1） X≧5D          （2） Y≧5D          （3）， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  6. 如申請專利範圍第4項之異向性導電膜，其中，相對於異向性導電膜之基準區域之面積，存在於該面積中之所有導電粒子的粒子面積佔有率為35%以下。
  7. 如申請專利範圍第4至6項中任一項之異向性導電膜，其中，導電粒子之平均粒徑為1～10 µm，平面格子圖案之鄰接格子點間距離大於導電粒子之平均粒徑之0.5倍。
  8. 如申請專利範圍第1項之異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之任意基準區域所假定之平面格子圖案中，未配置導電粒子之格子點相對於所有格子點之比例未達5%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例超過10%且未達15%。
  9. 如申請專利範圍第8項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式（1）～（3）之邊X及邊Y構成： X＋Y＝l00D     （1） X≧5D          （2） Y≧5D          （3）， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  10. 如申請專利範圍第8項之異向性導電膜，其中，相對於異向性導電膜之任意基準區域之面積，存在於該面積中之所有導電粒子之粒子面積佔有率為35%以下。
  11. 如申請專利範圍第8項之異向性導電膜，其中，導電粒子之平均粒徑為1～10 µm，平面格子圖案之鄰接格子點間距離大於導電粒子之平均粒徑之0.5倍。
  12. 如申請專利範圍第8項之異向性導電膜，其中，凝聚配置之導電粒子之凝聚方向相對於異向性導電膜之平面方向傾斜。
  13. 如申請專利範圍第8至12項中任一項之異向性導電膜，其中，配置有凝聚之導電粒子之格子點與內接凝聚之導電粒子之圓之中心的距離，相對於導電粒子之平均粒徑為25%以下。
  14. 如申請專利範圍第1項之異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中，未配置導電粒子之格子點相對於所有格子點之比例為15%以下， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為10%以下， 凝聚配置之導電粒子彼此於異向性導電膜之面方向相互接觸而凝聚。
  15. 如申請專利範圍第14項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式（1）～（3）之邊X及邊Y構成： X＋Y＝l00D     （1） X≧5D          （2） Y≧5D          （3）， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  16. 如申請專利範圍第14項之異向性導電膜，其中，相對於異向性導電膜之基準區域之面積，存在於該面積中之所有導電粒子之粒子面積佔有率為35%以下。
  17. 如申請專利範圍第14～16項中任一項之異向性導電膜，其中，導電粒子之平均粒徑為1～10 µm，平面格子圖案之鄰接格子點間距離大於導電粒子之平均粒徑之0.5倍。
  18. 如申請專利範圍第1項之異向性導電膜，其為如下結構：絕緣性接著基底層與絕緣性接著覆蓋層積層，且於其等之界面附近導電粒子被配置於平面格子圖案之格子點；並且 於異向性導電膜之基準區域所假定之平面格子圖案中，未配置導電粒子之格子點相對於所有格子點之比例未達10%， 該平面格子圖案中複數個導電粒子凝聚配置之格子點相對於所有格子點之比例為15%以下， 凝聚配置之至少一部分之導電粒子彼此於異向性導電膜之厚度方向偏斜向地配置。
  19. 如申請專利範圍第18項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式（1）～（3）之邊X及邊Y構成： X＋Y＝l00D     （1） X≧5D          （2） Y≧5D          （3）， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  20. 如申請專利範圍第18項之異向性導電膜，其中，於厚度方向偏移配置之導電粒子間距離（凝聚距離）為導電粒子之平均粒徑的25～50%。
  21. 如申請專利範圍第18項之異向性導電膜，其中，相對於異向性導電膜之基準區域之面積，存在於該面積中之所有導電粒子之粒子面積佔有率為35%以下。
  22. 如申請專利範圍第18～21項中任一項之異向性導電膜，其中，導電粒子之平均粒徑為1～10 µm，平面格子圖案之鄰接格子點間距離大於導電粒子之平均粒徑之0.5倍。
  23. 如申請專利範圍第1項之異向性導電膜，其中，基準區域為異向性導電膜之平面中央部之大致方形之區域，該大致方形之區域係由滿足以下之關係式之邊X及邊Y構成： X＋Y＝400D X≧20D Y≧20D， 此處，D為導電粒子之平均粒徑，邊Y為相對於異向性導電膜之長邊方向未達±45°之範圍的直線，邊X為與邊Y垂直之直線。
  24. 如申請專利範圍第23項之異向性導電膜，其中，導電粒子之平均粒徑為1～30 µm，平面格子圖案之鄰接格子點間距離為導電粒子之平均粒徑之0.5倍以上。
  25. 如申請專利範圍第1項之異向性導電膜，其中，相對於異向性導電膜之基準區域之面積，存在於該面積中之所有導電粒子之粒子面積佔有率為35%以下。
  26. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，導電粒子於與膜之長邊方向垂直之方向，連續配置11個以上。
  27. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其使用金屬粒子、金屬被覆樹脂粒子之至少一者作為導電粒子。
  28. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，平面格子圖案為斜方格子、六方格子、正方格子、矩形格子或平行體格子。
  29. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，於導電粒子凝聚之情形時，於2個凝聚之導電粒子之周圍，2個連結之導電粒子之組為3個以下。
  30. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，導電粒子之缺漏為於膜之長邊方向連續4個以上者與於與膜之長邊方向垂直之方向連續4個以上者不相交。
  31. 如申請專利範圍第30項之異向性導電膜，其中，導電粒子之缺漏為任一連續4個以上之缺漏不隔著一個以上之格子點之導電粒子而鄰接。
  32. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，相對於一個格子點之導電粒子之凝聚，於凝聚之導電粒子彼此不相互接觸之情形時，其間隔為導電粒子之平均粒徑之25%以內。
  33. 如申請專利範圍第1、4、8、14及18項中任一項之異向性導電膜，其中，絕緣性接著基底層含有絕緣性填料。
  34. 如申請專利範圍第3、4、8、14及18項中任一項之異向性導電膜，其中，絕緣性接著覆蓋層含有絕緣性填料。
  35. 一種連接構造體，其係第1電子零件之端子與第2電子零件之端子藉由申請專利範圍第1至34項中任一項之異向性導電膜進行異向性導電連接而成。
  36. 一種連接構造體之製造方法，其包含將第1電子零件之端子與第2電子零件之端子藉由申請專利範圍第1至34項中任一項之異向性導電膜進行異向性導電連接。
TW109102233A 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體 TWI739287B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP2014-219789 2014-10-28
JPJP2014-219791 2014-10-28
JP2014219789 2014-10-28
JP2014219792 2014-10-28
JPJP2014-219790 2014-10-28
JP2014219791 2014-10-28
JPJP2014-219792 2014-10-28
JP2014219790 2014-10-28

Publications (2)

Publication Number Publication Date
TW202022895A TW202022895A (zh) 2020-06-16
TWI739287B true TWI739287B (zh) 2021-09-11

Family

ID=55857503

Family Applications (4)

Application Number Title Priority Date Filing Date
TW109102233A TWI739287B (zh) 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體
TW110128559A TWI781710B (zh) 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體
TW111136205A TWI824740B (zh) 2014-10-28 2015-10-28 異向性導電膜、連接構造體、及連接構造體之製造方法
TW104135557A TWI686999B (zh) 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW110128559A TWI781710B (zh) 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體
TW111136205A TWI824740B (zh) 2014-10-28 2015-10-28 異向性導電膜、連接構造體、及連接構造體之製造方法
TW104135557A TWI686999B (zh) 2014-10-28 2015-10-28 異向性導電膜、其製造方法及連接構造體

Country Status (5)

Country Link
US (3) US10304587B2 (zh)
KR (4) KR101956221B1 (zh)
CN (2) CN107078418B (zh)
TW (4) TWI739287B (zh)
WO (1) WO2016068168A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052254B2 (ja) * 2016-11-04 2022-04-12 デクセリアルズ株式会社 フィラー含有フィルム
KR101956221B1 (ko) * 2014-10-28 2019-03-08 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름, 그 제조 방법, 및 접속 구조체
TWI732746B (zh) 2014-11-17 2021-07-11 日商迪睿合股份有限公司 異向性導電膜之製造方法
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
JP2018073577A (ja) * 2016-10-27 2018-05-10 株式会社エンプラス 異方導電性シート及びその製造方法
JP7047282B2 (ja) 2016-12-01 2022-04-05 デクセリアルズ株式会社 フィラー含有フィルム
JP7274815B2 (ja) 2016-12-01 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
WO2018101105A1 (ja) * 2016-12-01 2018-06-07 デクセリアルズ株式会社 フィラー含有フィルム
JP7321792B2 (ja) * 2019-06-26 2023-08-07 株式会社ジャパンディスプレイ 異方性導電膜及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180508A1 (en) * 1996-08-01 2003-09-25 Mcardle Ciaran Bernard Method of forming a monolayer of particles having at least two different sizes, and products formed thereby
CN201392897Y (zh) * 2009-02-25 2010-01-27 深圳华映显示科技有限公司 一种导电性接合垫结构及芯片接合垫结构
WO2014021424A1 (ja) * 2012-08-01 2014-02-06 デクセリアルズ株式会社 異方性導電フィルムの製造方法、異方性導電フィルム、及び接続構造体
TW201422762A (zh) * 2012-08-24 2014-06-16 Dexerials Corp 異向性導電膜之製造方法及異向性導電膜
TW201431674A (zh) * 2012-08-24 2014-08-16 Dexerials Corp 異向性導電膜及其製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU612771B2 (en) * 1988-02-26 1991-07-18 Minnesota Mining And Manufacturing Company Electrically conductive pressure-sensitive adhesive tape
JP3280685B2 (ja) * 1991-01-23 2002-05-13 株式会社東芝 異方導電性接着樹脂層及びその製造方法
DE69414686T2 (de) * 1993-07-27 1999-05-06 Citizen Watch Co., Ltd., Tokio/Tokyo Elektrische verbindungsstruktur und verfahren zum elektrischen verbinden von anschluessen untereinander
JP3587859B2 (ja) * 1997-03-31 2004-11-10 日立化成工業株式会社 回路接続材料並びに回路端子の接続構造及び接続方法
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
JP4130747B2 (ja) * 2002-03-28 2008-08-06 旭化成エレクトロニクス株式会社 異方導電性接着シートおよびその製造方法
JP3582654B2 (ja) * 2002-10-04 2004-10-27 日立化成工業株式会社 接続部材
CN100537689C (zh) 2003-12-04 2009-09-09 旭化成电子材料株式会社 各向异性的导电粘合片材及连接结构体
JP2006024551A (ja) 2004-06-11 2006-01-26 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
US7078095B2 (en) * 2004-07-07 2006-07-18 Xerox Corporation Adhesive film exhibiting anisotropic electrical conductivity
KR100667374B1 (ko) * 2004-12-16 2007-01-10 제일모직주식회사 이방전도성 접속부재용 고분자 수지 미립자, 전도성 미립자 및 이를 포함한 이방 전도성 접속재료
KR100650284B1 (ko) * 2005-02-22 2006-11-27 제일모직주식회사 도전성능이 우수한 고분자 수지 미립자, 전도성 미립자 및이를 포함한 이방 전도성 접속재료
US8802214B2 (en) * 2005-06-13 2014-08-12 Trillion Science, Inc. Non-random array anisotropic conductive film (ACF) and manufacturing processes
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP2009076431A (ja) 2007-01-31 2009-04-09 Tokai Rubber Ind Ltd 異方性導電膜およびその製造方法
JP2008186761A (ja) 2007-01-31 2008-08-14 Tokai Rubber Ind Ltd 粒子転写膜の製造方法および粒子保持膜の製造方法ならびに異方性導電膜
JP4983913B2 (ja) * 2007-03-12 2012-07-25 千住金属工業株式会社 異方性導電材料
JP4880533B2 (ja) * 2007-07-03 2012-02-22 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電膜及びその製造方法、並びに接合体
JP2009152160A (ja) 2007-12-25 2009-07-09 Tokai Rubber Ind Ltd 粒子転写型およびその製造方法、粒子転写膜の製造方法ならびに異方性導電膜
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP2010033793A (ja) 2008-07-28 2010-02-12 Tokai Rubber Ind Ltd 粒子転写膜の製造方法
EP2426787A4 (en) * 2009-04-28 2013-11-20 Hitachi Chemical Co Ltd CIRCUIT CONNECTING MATERIAL, FILM-TYPE CIRCUIT CONNECTING MATERIAL USING THE CIRCUIT CONNECTING MATERIAL, CIRCUIT MEMBER CONNECTING STRUCTURE, AND CIRCUIT ELEMENT CONNECTING METHOD
KR101538834B1 (ko) * 2009-08-26 2015-07-22 세키스이가가쿠 고교가부시키가이샤 이방성 도전 재료, 접속 구조체 및 접속 구조체의 제조 방법
JP5558184B2 (ja) * 2010-04-20 2014-07-23 デクセリアルズ株式会社 異方性導電フィルム、接合体及び接続方法
JP5883679B2 (ja) * 2011-02-25 2016-03-15 積水化学工業株式会社 接続構造体の製造方法、異方性導電材料及び接続構造体
JP5685473B2 (ja) * 2011-04-06 2015-03-18 デクセリアルズ株式会社 異方性導電フィルム、接合体の製造方法、及び接合体
JP5690637B2 (ja) * 2011-04-12 2015-03-25 デクセリアルズ株式会社 異方性導電フィルム、接続方法及び接続構造体
JP5768454B2 (ja) * 2011-04-14 2015-08-26 デクセリアルズ株式会社 異方性導電フィルム
WO2013021895A1 (ja) * 2011-08-05 2013-02-14 積水化学工業株式会社 導電材料及び接続構造体
JP6044195B2 (ja) * 2011-09-06 2016-12-14 日立化成株式会社 絶縁被覆用粒子、絶縁被覆導電粒子、異方導電材料及び接続構造体
JP2013105636A (ja) * 2011-11-14 2013-05-30 Dexerials Corp 異方性導電フィルム、接続方法、及び接合体
JP2013149467A (ja) * 2012-01-19 2013-08-01 Sekisui Chem Co Ltd 異方性導電フィルム、接続構造体及び接続構造体の製造方法
JP2013149466A (ja) * 2012-01-19 2013-08-01 Sekisui Chem Co Ltd 異方性導電材料、接続構造体及び接続構造体の製造方法
CN103258585A (zh) * 2012-02-17 2013-08-21 鸿富锦精密工业（深圳）有限公司 各向异性导电膜、其制作装置及制作方法
KR101741340B1 (ko) * 2012-08-03 2017-05-29 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그 제조 방법
KR20170081295A (ko) * 2012-08-29 2017-07-11 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그 제조 방법
JP6145004B2 (ja) * 2012-09-05 2017-06-07 積水化学工業株式会社 接続構造体の製造方法、ｂステージ化された異方性導電材料及び接続構造体
JP5972844B2 (ja) * 2012-09-18 2016-08-17 デクセリアルズ株式会社 異方性導電フィルム、異方性導電フィルムの製造方法、接続体の製造方法、及び接続方法
CN103730192A (zh) * 2012-10-16 2014-04-16 鸿富锦精密工业（深圳）有限公司 各向异性导电膜及其制备方法
US20140120401A1 (en) * 2012-10-30 2014-05-01 Samsung Sdi Co., Ltd. Connecting structure between circuit boards and battery pack having the same
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
KR101568659B1 (ko) * 2013-03-29 2015-11-12 제일모직주식회사 도전성 접착층을 포함하는 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치
WO2015141830A1 (ja) * 2014-03-20 2015-09-24 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
CN106415938B (zh) * 2014-03-31 2019-09-06 迪睿合株式会社 各向异性导电膜及其制备方法
KR101956221B1 (ko) * 2014-10-28 2019-03-08 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름, 그 제조 방법, 및 접속 구조체
TWI732746B (zh) * 2014-11-17 2021-07-11 日商迪睿合股份有限公司 異向性導電膜之製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180508A1 (en) * 1996-08-01 2003-09-25 Mcardle Ciaran Bernard Method of forming a monolayer of particles having at least two different sizes, and products formed thereby
CN201392897Y (zh) * 2009-02-25 2010-01-27 深圳华映显示科技有限公司 一种导电性接合垫结构及芯片接合垫结构
WO2014021424A1 (ja) * 2012-08-01 2014-02-06 デクセリアルズ株式会社 異方性導電フィルムの製造方法、異方性導電フィルム、及び接続構造体
TW201422762A (zh) * 2012-08-24 2014-06-16 Dexerials Corp 異向性導電膜之製造方法及異向性導電膜
TW201431674A (zh) * 2012-08-24 2014-08-16 Dexerials Corp 異向性導電膜及其製造方法

Also Published As

Publication number Publication date
KR102489187B1 (ko) 2023-01-17
KR20210042429A (ko) 2021-04-19
TWI686999B (zh) 2020-03-01
US20170323701A1 (en) 2017-11-09
TWI824740B (zh) 2023-12-01
TW201630258A (zh) 2016-08-16
KR20170036790A (ko) 2017-04-03
KR101956221B1 (ko) 2019-03-08
US10832830B2 (en) 2020-11-10
CN107078418B (zh) 2019-07-09
TW202022895A (zh) 2020-06-16
US20200152352A1 (en) 2020-05-14
CN107078418A (zh) 2017-08-18
CN110265843A (zh) 2019-09-20
KR20190026957A (ko) 2019-03-13
WO2016068168A1 (ja) 2016-05-06
KR102240963B1 (ko) 2021-04-16
US10566108B2 (en) 2020-02-18
TW202147348A (zh) 2021-12-16
TW202307876A (zh) 2023-02-16
TWI781710B (zh) 2022-10-21
US20190237214A1 (en) 2019-08-01
CN110265843B (zh) 2021-05-11
US10304587B2 (en) 2019-05-28
KR20210138137A (ko) 2021-11-18
KR102326117B1 (ko) 2021-11-15

Similar Documents

Publication Publication Date Title
TWI739287B (zh) 異向性導電膜、其製造方法及連接構造體
TWI785642B (zh) 異向性導電膜及連接構造體
TWI794803B (zh) 異向性導電膜
JP7348563B2 (ja) 異方性導電フィルム
JP7200980B2 (ja) 異方性導電フィルム
JP6962404B2 (ja) 異方性導電フィルム
JP6962403B2 (ja) 異方性導電フィルム
JP7572638B2 (ja) 異方性導電フィルム