CN107078418A - 各向异性导电膜、其制造方法、及连接结构体 - Google Patents

各向异性导电膜、其制造方法、及连接结构体 Download PDF

Info

Publication number
CN107078418A
CN107078418A CN201580055638.8A CN201580055638A CN107078418A CN 107078418 A CN107078418 A CN 107078418A CN 201580055638 A CN201580055638 A CN 201580055638A CN 107078418 A CN107078418 A CN 107078418A
Authority
CN
China
Prior art keywords
conducting particles
anisotropic conductive
conductive film
insulating properties
average grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580055638.8A
Other languages
English (en)
Other versions
CN107078418B (zh
Inventor
石松朋之
塚尾怜司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to CN201910521506.XA priority Critical patent/CN110265843B/zh
Publication of CN107078418A publication Critical patent/CN107078418A/zh
Application granted granted Critical
Publication of CN107078418B publication Critical patent/CN107078418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/02—Ingredients treated with inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display

Abstract

本发明提供一种各向异性导电膜，其是在绝缘性粘接基层上导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，其基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为小于20％，平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为15％以下，缺失和凝聚的合计为小于25％。

Description

各向异性导电膜、其制造方法、及连接结构体
技术领域
本发明涉及各向异性导电膜。
背景技术
已知绝缘性树脂粘合剂中分散有导电粒子而成的各向异性导电膜在将IC芯片等电子部件安装于配线基板等时被广泛使用，但这样的各向异性导电膜中，导电粒子彼此以连结或凝聚的状态存在。因此，将各向异性导电膜应用于伴随电子设备的轻量小型化而窄间距化的IC芯片的端子与配线基板的端子之间的连接的情况下，有时会因各向异性导电膜中以连结或凝聚的状态存在的导电粒子而在相邻的端子间发生短路。
以往，作为应对这样的窄间距化的各向异性导电膜，提案了膜中使导电粒子规则排列的各向异性导电膜。例如，提案了如下得到各向异性导电膜：在可拉伸的膜上形成粘着层，在该粘着层表面以单层密集填充导电粒子后，将该膜进行2轴拉伸处理直至导电粒子间距离达到期望的距离，使导电粒子规则排列，之后，对导电粒子按压作为各向异性导电膜的构成要素的绝缘性粘接基层，使导电粒子转印于绝缘性粘接基层(专利文献1)。此外，还提案了如下得到的各向异性导电膜：将导电粒子散布于表面具有凹部的转印模具的凹部形成面上，刮扫凹部形成面使导电粒子保持于凹部，在其上按压形成有转印用粘着层的粘着膜，使导电粒子一次转印于粘着层上，接着，对附着于粘着层的导电粒子按压作为各向异性导电膜的构成要素的绝缘性粘接基层，使导电粒子转印于绝缘性粘接基层(专利文献2)。关于这些各向异性导电膜，一般在导电粒子侧的表面层叠绝缘性粘接覆盖层以便覆盖导电粒子。
现有技术文献
专利文献
专利文献1：WO2005/054388号
专利文献2：日本特开2010-33793号公报
发明内容
发明所要解决的课题
然而，导电粒子因静电等而凝聚，易于发生二次粒子化，因此难以使导电粒子一直作为一次粒子单独存在。因此，专利文献1、专利文献2的技术会出现如下问题。即，专利文献1的情况下，存在如下问题：难以将导电粒子无缺陷地以单层密集填充于可拉伸的膜的整面，导电粒子以凝聚状态被填充于可拉伸膜，成为短路的原因；或者出现未被填充的区域(所谓“缺失”)，成为导通不良的原因。此外，专利文献2的情况下，存在如下问题：如果转印模具的凹部被粒径大的导电粒子覆盖，则会通过之后的刮扫去除，出现没有保持导电粒子的凹部，在各向异性导电膜中产生导电粒子的“缺失”而成为导通不良的原因；相反，如果凹部中挤入多个小的导电粒子，则转印于绝缘性粘接基层时，会发生导电粒子的凝聚；此外，位于凹部的底部侧的导电粒子未与绝缘性粘接基层接触，因此在绝缘性粘接基层的表面分散，破坏规则排列，成为短路、导通不良的原因。
这样，专利文献1、2的实际情况是，对于应当如何控制各向异性导电膜中本应以规则图案排列的导电粒子的“缺失”和“凝聚”，没有进行充分考虑。
本发明的目的是解决以上的以往技术的问题，从本应以规则图案排列的导电粒子的“缺失”和“凝聚”的观点出发，提供短路、导通不良的发生被大幅抑制的各向异性导电膜。
用于解决课题的方法
本发明人发现，通过在将导电粒子配置于平面格子的格点时，控制各向异性导电膜的基准区域中所假定的平面格子图案中相对于全部格点的“未配置导电粒子的格点的比例”和“多个导电粒子凝聚而配置的格点的比例”以及视需要的“凝聚的导电粒子的凝聚方向”，能够达成上述目的。此外，本发明人发现，通过控制各向异性导电膜的基准区域中所假定的平面格子图案中相对于全部格点的“未配置导电粒子的格点的比例”和“多个导电粒子凝聚而配置的格点的比例”，并且使凝聚的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上偏离而配置，也能够达成上述目的。然后，基于所获得的见解，完成了本发明。此外，发现不将导电粒子配置于转印体的凹部，而是使导电粒子附着于在表面形成有柱状凸部的转印体的该凸部的顶端并进行转印，从而能够制造那样的各向异性导电膜，完成了本发明的制造方法。
即，本发明提供一种各向异性导电膜，其是在绝缘性粘接基层上导电粒子配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中，未配置导电粒子的格点相对于全部格点的比例(导电粒子“缺失”了的格子的比例)为小于20％，
该平面格子图案中，多个导电粒子凝聚而配置的格点相对于全部格点的比例(导电粒子“凝聚”了的格子的比例)为15％以下，缺失和凝聚的合计为25％以下。
关于本发明的各向异性导电膜，更具体而言，提供以下第一～第四方式的各向异性导电膜。
即，作为第一方式，本发明提供一种各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中，未配置导电粒子的格点相对于全部格点的比例为小于20％，
该平面格子图案中，多个导电粒子凝聚而配置的格点相对于全部格点的比例为5％以下。该第一方式中，缺失和凝聚的合计优选为小于25％。
此外，作为第二方式，本发明提供一种各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中，未配置导电粒子的格点相对于全部格点的比例为小于5％，
该平面格子图案中，多个导电粒子凝聚而配置的格点相对于全部格点的比例为大于10％且小于15％。该第二方式中，缺失和凝聚的合计优选为小于20％。
此外，作为第三方式，本发明提供一种各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中，未配置导电粒子的格点相对于全部格点的比例为15％以下，
该平面格子图案中，多个导电粒子凝聚而配置的格点相对于全部格点的比例为10％以下，
凝聚而配置的导电粒子彼此在各向异性导电膜的面方向上凝聚。该第三方式中，缺失和凝聚的合计优选为25％以下。
即，作为第四方式，本发明提供一种各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中，未配置导电粒子的格点相对于全部格点的比例为小于10％，
该平面格子图案中，多个导电粒子凝聚而配置的格点相对于全部格点的比例为15％以下，
凝聚而配置的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上倾斜偏离而配置。该第四方式中，缺失和凝聚的合计优选为小于25％。
此外，本发明提供一种制造方法，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的上述各向异性导电膜，具体为第一、第二、第三或第四方式的各向异性导电膜的制造方法，具有以下工序(I)～(V)：
<工序(I)>
准备转印体的工序，该转印体在表面形成有相当于平面格子图案的格点的柱状凸部；
<工序(II)>
将该转印体的凸部的至少顶面制成微粘着层的工序；
<工序(III)>
使导电粒子附着于该转印体的凸部的微粘着层的工序；
<工序(IV)>
在该转印体的附着了导电粒子的一侧的表面重叠并按压绝缘性粘接基层，从而使导电粒子转附于绝缘性粘接基层的工序；及
<工序(V)>
对于转附有导电粒子的绝缘性粘接基层，从导电粒子转附面一侧层叠绝缘性粘接覆盖层的工序。
进一步，本发明提供一种连接结构体，其是第一电子部件的端子与第二电子部件的端子通过上述各向异性导电膜、具体为第一、第二、第三或第四方式的各向异性导电膜进行各向异性导电连接而成。
发明效果
本发明的各向异性导电膜中，基准区域中所假定的平面格子图案中，相对于全部格点，“未配置导电粒子的格点”的比例(导电粒子缺失了的格子的比例)被设定为小于20％，“多个导电粒子凝聚而配置的格点”的比例(导电粒子凝聚了的格子的比例)为15％以下，并且缺失和凝聚的合计被设定为25％以下。因此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。此外，不仅对于COG，对于凸块面积、距离比较大的电子部件、例如FOG等，经济性也优异。
此外，本发明的各向异性导电膜的制造方法中，使用在表面形成有相当于平面格子图案的格点的柱状凸部的转印体，使导电粒子附着于形成在该凸部的顶面的微粘着层后，将该导电粒子转印于绝缘性粘接基层。因此，能够将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例设为小于20％，且将平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例设为15％以下。因而，本发明的制造方法能够在经济上有利地制造各向异性导电膜，如果使用该各向异性导电膜，则能够在大幅抑制短路、导通不良的发生的同时将窄间距化的IC芯片与配线基板进行各向异性导电连接。
本发明的第一方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于20％，并且“多个导电粒子凝聚而配置的格点”的比例为5％以下。因此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。此外，不仅对于COG，对于凸块面积、距离比较大的电子部件、例如FOG等，经济性也优异。
此外，本发明的第一方式的各向异性导电膜的制造方法中，使用在表面形成有相当于平面格子图案的格点的柱状凸部的转印体，使导电粒子附着于形成在该凸部的顶面的微粘着层后，将该导电粒子转印于绝缘性粘接基层。因此，能够将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例设为小于20％，且将平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例设为5％以下。因而，本发明的制造方法能够经济上有利地制造各向异性导电膜，如果使用该各向异性导电膜，则能够在大幅抑制短路、导通不良的发生的同时将窄间距化的IC芯片与配线基板进行各向异性导电连接。
本发明的第二方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于5％，并且“多个导电粒子凝聚而配置的格点”的比例被设定为大于10％且小于15％。因此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够显示良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。此外，不仅对于COG，对于凸块面积、距离比较大的电子部件、例如FOG等，经济性也优异。
此外，本发明的第二方式的各向异性导电膜的制造方法中，使用在表面形成有相当于平面格子图案的格点的柱状凸部的转印体，使导电粒子附着于形成在该凸部的顶面的微粘着层后，将该导电粒子转印于绝缘性粘接基层。因此，能够将各向异性导电膜的任意的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例设为小于5％，且将平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例设为大于10％且小于15％。因而，本发明的制造方法中，能够经济上有利地制造各向异性导电膜，如果使用该各向异性导电膜，则能够在大幅抑制短路、导通不良的发生的同时将窄间距化的IC芯片与配线基板进行各向异性导电连接。
此外，本发明的第三方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为15％以下，并且“多个导电粒子凝聚而配置的格点”的比例被设定为10％以下，并且凝聚而配置的导电粒子彼此在各向异性导电膜的面方向上凝聚。因此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。此外，不仅对于COG，对于凸块面积、距离比较大的电子部件、例如FOG等，经济性也优异。
此外，本发明的第三方式的各向异性导电膜的制造方法中，使用在表面形成有相当于平面格子图案的格点的柱状凸部的转印体，使导电粒子附着于形成在该凸部的顶面的微粘着层后，将该导电粒子转印于绝缘性粘接基层。因此，能够将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例设为15％以下，将平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例设为10％以下，且使凝聚而配置的导电粒子彼此在各向异性导电膜的面方向上凝聚。因而，本发明的制造方法能够经济上有利地制造各向异性导电膜，如果使用该各向异性导电膜，则能够在大幅抑制短路、导通不良的发生的同时将窄间距化的IC芯片与配线基板进行各向异性导电连接。
本发明的第四方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于10％，“多个导电粒子凝聚而配置的格点”的比例被设定为15％以下，并且凝聚而配置的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上倾斜偏离而配置。因此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。此外，不仅对于COG，对于凸块面积、距离比较大的电子部件、例如FOG等，经济性也优异。
此外，本发明的第四方式的各向异性导电膜的制造方法中，使用在表面形成有相当于平面格子图案的格点的柱状凸部的转印体，使导电粒子附着于形成在该凸部的顶面的微粘着层后，将该导电粒子转印于绝缘性粘接基层。因此，能够将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例设为小于10％，将平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例设为15％以下，并且将凝聚而配置的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上倾斜偏离而配置。因而，本发明的制造方法中，能够经济上有利地制造各向异性导电膜，如果使用该各向异性导电膜，则能够在大幅抑制短路、导通不良的发生的同时，将窄间距化的IC芯片与配线基板进行各向异性导电连接。
附图说明
图1是本发明的第一方式的各向异性导电膜的截面图。
图2是本发明的第一方式的各向异性导电膜的平面透视图。
图3A是本发明的第一方式的各向异性导电膜的制造方法的工序说明图。
图3B是本发明的第一方式的各向异性导电膜的制造方法的工序说明图。
图3C是本发明的第一方式的各向异性导电膜的制造方法的工序说明图。
图3D是本发明的第一方式的各向异性导电膜的制造方法的工序说明图。
图3E是本发明的第一方式的各向异性导电膜的制造方法的工序说明图。
图3F是本发明的第一方式的各向异性导电膜的制造方法的工序说明图，同时也是本发明的第一方式的各向异性导电膜的概略截面图。
图4是本发明的第二方式的各向异性导电膜的截面图。
图5A是本发明的第二方式的各向异性导电膜的平面透视图。
图5B是本发明的第二方式的各向异性导电膜的平面透视图的部分放大图。
图6A是本发明的第二方式的各向异性导电膜的制造方法的工序说明图。
图6B是本发明的第二方式的各向异性导电膜的制造方法的工序说明图。
图6C是本发明的第二方式的各向异性导电膜的制造方法的工序说明图。
图6D是本发明的第二方式的各向异性导电膜的制造方法的工序说明图。
图6E是本发明的第二方式的各向异性导电膜的制造方法的工序说明图。
图6F是本发明的第二方式的各向异性导电膜的制造方法的工序说明图，同时也是本发明的第二方式的各向异性导电膜的概略截面图。
图7是本发明的第三方式的各向异性导电膜的截面图。
图8是本发明的第三方式的各向异性导电膜的平面透视图。
图9A是本发明的第三方式的各向异性导电膜的制造方法的工序说明图。
图9B是本发明的第三方式的各向异性导电膜的制造方法的工序说明图。
图9C是本发明的第三方式的各向异性导电膜的制造方法的工序说明图。
图9D是本发明的第三方式的各向异性导电膜的制造方法的工序说明图。
图9E是本发明的第三方式的各向异性导电膜的制造方法的工序说明图。
图9F是本发明的第三方式的各向异性导电膜的制造方法的工序说明图，同时也是本发明的第三方式的各向异性导电膜的概略截面图。
图10是本发明的第四方式的各向异性导电膜的截面图。
图11是本发明的第四方式的各向异性导电膜的平面透视图。
图12A是本发明的第四方式的各向异性导电膜的制造方法的工序说明图。
图12B是本发明的第四方式的各向异性导电膜的制造方法的工序说明图。
图12C是本发明的第四方式的各向异性导电膜的制造方法的工序说明图。
图12D是本发明的第四方式的各向异性导电膜的制造方法的工序说明图。
图12E是本发明的第四方式的各向异性导电膜的制造方法的工序说明图。
图12F是本发明的第四方式的各向异性导电膜的制造方法的工序说明图，同时也是本发明的第四方式的各向异性导电膜的概略截面图。
具体实施方式
本发明的各向异性导电膜具有如下结构：层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点。该各向异性导电膜中，基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例(导电粒子“缺失”了的格子的比例)为小于20％，平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例(导电粒子“凝聚”了的格子的比例)为15％以下，并且缺失和凝聚的合计为25％以下。该基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(A)、(2)及(3)的边X和边Y构成的大致方形的区域。这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
100D≤X+Y≤400D (A)
X≥5D (2)
Y≥5D (3)
以下，按每个方式对本发明的各向异性导电膜进行具体说明。具体而言，首先，一边参照附图一边详细说明本发明的第一方式的各向异性导电膜及其制造方法。
<第一方式的各向异性导电膜>
如图1(截面图)和图2(平面透视图)所示，本发明的各向异性导电膜10具有如下结构：层叠有绝缘性粘接基层11和绝缘性粘接覆盖层12，且在它们的界面附近导电粒子13被配置于平面格子图案(图2的虚线)的格点。图1及图2中，平面格子图案被假定为沿着各向异性导电膜10的长度方向和与其正交的方向(宽度方向)，但也可被假定为相对于长度方向和宽度方向整体倾斜。这里，箭头A表示在平面格子的格点未配置有导电粒子的位置、所谓导电粒子“缺失”了的位置。另外，箭头B表示导电粒子彼此接触而凝聚的位置，箭头C表示导电粒子彼此非接触地凝聚的位置。这里，“非接触地凝聚”的意思是，导电粒子彼此以不超过导电粒子的平均粒径的25％的范围接近。
(导电粒子的“缺失”)
本发明的各向异性导电膜中，将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”(图2的A)相对于全部格点的比例(导电粒子缺失了的格子的比例)设定为小于20％，优选设定为18％以下，更优选设定为10～18％。由此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。
(平面格子图案)
作为平面格子图案，可举出菱形格子、六边形格子、正方形格子、矩形格子、平行四边形格子。其中，优选为可最密堆积的六边形格子。
这里，作为各向异性导电膜的基准区域，虽也可选择各向异性导电膜整面，但通常优选选择各向异性导电膜的平面中央部中的由满足以下关系式(A)、优选为关系式(1)和关系式(2)及(3)的边X和边Y构成的大致方形的区域作为基准区域。
100D≤X+Y≤400D (A)
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
另外，在应用于需要较大连接面积的FOG连接的情况下，可使膜中的导电粒子的存在量少，那样的情况下，如下所示，优选分别使X和Y的值大、优选设为20D以上，且优选“X+Y”的数值也为100D至400D附近的数值，最终优选设为400D。
X+Y＝400D
X≥20D
Y≥20D
式(A)及(1)～(3)、上述式中，D是导电粒子的平均粒径。导电粒子的平均粒径可利用图像型或激光式粒度分布仪来测定。也可通过平面观察来测量。此外，边Y是相对于各向异性导电膜的长度方向(参照图2)小于±45°的范围的直线，边X是与边Y垂直的直线。
通过如此规定基准区域，从而能够使基准区域与按压导电粒子的凸块的形状相似或近似，结果能够使导电粒子从平面格子图案偏离的允许范围变大，最终经济且稳定地进行各向异性导电连接。换言之，通过将该基准区域的最小边设为导电粒径的5倍以上，从而在该范围中，即使所假定的范围内存在导电粒子的位置偏离、缺失、接近，也会被任一凸块捕集，并且没有在凸块间的间隙中过度地凝聚，因此能够有效地进行各向异性导电连接。
另外，将最小的边设为导电粒径的5倍以上的原因在于，一般而言，为了在被各向异性导电连接的凸块的至少1边有效地进行捕集，需要使其大于导电粒子的平均粒径，并且对于凸块间的间隙而言，从防止短路的原因考虑，还需要将其优选设为导电粒子的平均粒径的2倍以上的大小。换言之，这是因为，当关注一个作为基准的圆形的导电粒子时，如果在以该导电粒子的平均粒径D加上该粒径的4倍的长度(4D)而得到的长度(即5D)为直径的同心圆内不发生假定外的不良，则认为可满足上述要件。此外还因为，形成微间距时的凸块间的最小距离例如小于导电粒径的4倍。
(导电粒子的凝聚)
此外，本发明的各向异性导电膜中，平面格子图案中多个导电粒子凝聚而配置的格点(图2的B和C)相对于全部格点的比例优选为15％以下，更优选为5％以下。由于0％在理论上最为优选，因此也可小于0.1％。如果凝聚而配置的格点的比例为5％以下，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，就一个格点上的导电粒子的凝聚程度而言，从抑制短路的观点出发，优选少，优选不超过2个。另外，如图2的C那样，在凝聚了的导电粒子彼此不发生相互接触的情况下，其间隔优选为导电粒子的平均粒径的25％以内，更优选为15％以内。
另外，该第一方式中，缺失和凝聚的合计优选为小于25％。
(导电粒子的配置)
导电粒子在与膜的长度方向垂直的方向上优选以11个以上连续地配置，更优选以13个以上连续地配置。这是因为，如果相对于凸块的长度方向而出现导电粒子的缺位，则可能会对各向异性导电连接造成障碍。该情况下，优选有3列沿着膜的长度方向而连续的导电粒子全部满足以上条件，更优选有5列全部满足以上条件。由此，能够使被凸块捕集的导电粒子数为一定以上，能够进行稳定的各向异性导电连接。
导电粒子凝聚的情况下，在2个凝聚了的导电粒子的周围，2个连结了的导电粒子的组优选为3组以下，更优选为2组以下，进一步更优选为1组以下。这是因为，如果2个凝聚了的导电粒子密集存在，则会成为发生短路的因素。
此外，关于导电粒子的缺位，优选在膜的长度方向上4个以上连续的缺位和在与膜的长度方向垂直的方向上4个以上连续的缺位不相交，更优选任何4个以上连续的缺位均隔着一个以上成为格点的导电粒子而不相邻，进一步更优选任何4个以上连续的缺位均隔着两个以上成为格点的导电粒子而不相邻。关于这样的缺位的相交，对于一个方向的缺位，同时相交达3列也没有问题。这是因为，如果缺位不发生这种程度之上的连续，则会通过其附近的导电粒子而被凸块捕集。
另外，附近存在多个如此连续的缺位相交的区域一般是不优选的，但如果隔着与缺位的区域相同个数以上的导电粒子的排列，则各向异性导电连接的稳定性没有问题。
(粒子面积占有率)
进一步，关于相对于各向异性导电膜的基准区域的面积的、存在于该面积中的全部导电粒子的粒子面积占有率，对于如FOG连接那样的凸块尺寸、凸块间距离较大的情况，通常0.15％以上、优选0.35％以上、更优选1.4％以上是有效的。该情况的上限优选为35％以下，更优选为32％以下。此外，凸块尺寸、凸块间距离较小的情况下(例如COG连接)，优选为15～35％、更优选为16～20％。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，粒子面积占有率是相对于基准区域的面积S的、存在于该基准区域内的全部导电粒子所占有的面积的比例。所谓全部导电粒子所占有的面积，当将导电粒子的平均粒径设为R、将导电粒子的个数设为n时，由(R/2)2×π×n表示。因此，可表示为粒子面积占有率(％)＝[{(R/2)2×π×n}/S]×100。
予以说明的是，当导电粒子的平均粒径为2μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.157％。当导电粒子的平均粒径为3μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.35325％。当导电粒子的平均粒径为3μm、个数密度为2000个/mm2(0.002个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为1.413％。此外，当导电粒子的平均粒径为30μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为35.325％。
(导电粒子)
作为导电粒子，可适当选择公知的各向异性导电膜中所使用的导电粒子来使用。例如，可举出镍、铜、银、金、钯等金属粒子，用镍等金属被覆聚酰胺、聚苯并胍胺等树脂粒子的表面而成的金属被覆树脂粒子等。此外，从制造时的操作性的观点考虑，导电粒子的平均粒径优选为1～30μm，更优选为1～10μm，特别优选为2～6μm。平均粒径如上所述可利用图像型粒度分布仪来测定。也可通过平面观察来测量。
各向异性导电膜中的导电粒子的存在量依赖于平面格子图案的格子间距以及导电粒子的平均粒径，通常为300～40000个/mm2。
(相邻格点间距离)
此外，各向异性导电膜中所假定的平面格子图案中的相邻格点间距离优选为大于导电粒子的平均粒径的0.5倍，更优选为1倍以上，进一步优选为1～20倍。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。
(绝缘性粘接基层)
作为绝缘性粘接基层11，可适当选择公知的各向异性导电膜中用作绝缘性粘接基层的材料来使用。例如，可使用包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合性树脂层、包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性树脂层、包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性树脂层、包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合性树脂层等、或它们的固化树脂层。此外，这些树脂层中，可视需要适当选择而含有硅烷偶联剂、颜料、抗氧化剂、紫外线吸收剂等。
另外，绝缘性粘接基层11可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接基层11的厚度优选为1～30μm，更优选为2～15μm。
(绝缘性粘接覆盖层)
作为绝缘性粘接覆盖层12，可适当选择公知的各向异性导电膜中用作绝缘性粘接覆盖层的材料来使用。此外，也可使用由与前面说明的绝缘性粘接基层11相同的材料形成的层。
另外，绝缘性粘接覆盖层12可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接覆盖层12的厚度优选为1～30μm，更优选为2～15μm。
进一步，绝缘性粘接基层11、绝缘性粘接覆盖层12中，可视需要添加二氧化硅微粒、氧化铝、氢氧化铝等绝缘性填料。相对于构成这些层的树脂100质量份，绝缘性填料的配合量优选设为3～40质量份。由此，各向异性导电连接时，即使绝缘粘接剂层10熔融，也能够抑制导电粒子2因熔融的树脂而发生不必要的移动。
(绝缘性粘接基层和绝缘性粘接覆盖层的层叠、导电粒子的埋入)
另外，夹着导电粒子13将绝缘性粘接基层11和绝缘性覆盖层12层叠的情况下，可利用公知的方法来进行。该情况下，导电粒子13存在于这些层的界面附近。这里，“存在于界面附近”是表示，导电粒子的一部分嵌入至一方的层中，剩余部分嵌入至另一方的层中。此外，也可将导电粒子埋入于绝缘性粘接基层中。该情况下，不层叠绝缘性粘接覆盖层也可形成。
<第一方式的各向异性导电膜的制造>
接下来，对层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的本发明的第一方式的各向异性导电膜的制造方法进行说明。该制造方法具有以下工序(I)～(V)。一边参照附图，一边对各工序详细说明。予以说明的是，不限定于该制造方法。
(工序(I))
首先，如图3A所示，准备转印体100，转印体100在表面形成有相当于平面格子图案的格点的柱状凸部101。这里，柱状是圆柱状或棱柱状(三棱柱、四棱柱、六棱柱等)。该柱状包括锥体。优选为圆柱状。凸部101的高度可根据要进行各向异性导电连接的端子间距、端子宽度、间隙宽度、导电粒子的平均粒径等来决定，但优选为所使用的导电粒子的平均粒径的1.2倍以上且小于2倍。此外，凸部101的半值宽度(一半高度处的宽度)优选为导电粒子的平均粒径的0.7倍以上且1.3倍以下。如果该高度和宽度为这些范围，则可得到避免连续发生脱落和缺失这样的效果。
进一步，凸部101具有可使导电粒子稳定地附着的那种程度的平坦的顶面。
＊转印体的具体例
该工序(I)中应当准备的转印体可利用公知的方法来制作，例如，可通过加工金属板而制成原盘(原盤)、对其涂布固化性树脂组合物且进行固化从而制作。具体而言，将平坦的金属板切削加工，制作形成有与凸部对应的凹部的转印体原盘，在该原盘的凹部形成面涂布构成转印体的树脂组合物，固化后，从原盘拉开，从而获得转印体。
(工序(II))
接着，如图3B所示，将在表面以平面格子图案形成有多个凸部101的转印体100的凸部101的至少顶面制成微粘着层102。
＊转印体的微粘着层
微粘着层102是直至导电粒子被转附于构成各向异性导电膜的绝缘性粘接基层为止，显示可暂时保持导电粒子的粘着力的层，形成于凸部101的至少顶面。因此，凸部101整体均可具有微粘着性。微粘着层102的厚度可根据微粘着层102的材质、导电粒子的粒径等而适当决定。此外，“微粘着”的意思是，将导电粒子转附于绝缘性粘接基层时，比绝缘性粘接基层的粘着力弱。
这样的微粘着层102可应用公知的各向异性导电膜中所使用的微粘着层。例如，可通过将有机硅系粘着剂组合物或与绝缘性粘接基层、绝缘性粘接覆盖层相同材质的粘着层涂布于凸部101的顶面而形成。
(工序(III))
接着，如图3C所示，使导电粒子103附着于转印体100的凸部101的微粘着层102。具体而言，从转印体100的凸部101的上方将导电粒子103散布，并将未附着于微粘着层102的导电粒子103使用吹风机吹走即可。或者，也可使图3C中的面的方向倒转，使突起的顶面附着于一面铺满导电粒子的面。这是为了不对导电粒子施加不必要的应力。通过这样仅使配置时所必要的导电粒子附着于突起顶面，从而容易将导电粒子回收、再利用，与将导电粒子填充于开口部并取出的方法相比，经济性也更优异。另外，导电粒子填充于开口部并取出的方法的情况下，担忧未被填充的导电粒子容易受到不必要的应力。
另外，图3C中，将左半部的凸部101的宽度调整为比右半部的凸部101窄。其结果，如图3C所示，左半部和右半部中，导电粒子103的凝聚方式有时出现不同之处。
(工序(IV))
接着，如图3D所示，在转印体100的附着有导电粒子103的一侧的表面重叠并按压应当构成各向异性导电膜的绝缘性粘接基层104，从而使导电粒子103转附于绝缘性粘接基层104的单面(图3E)。该情况下，优选将转印体100以其凸部101向下的方式与绝缘性粘接基层104重叠并按压。这是因为，通过设为向下并吹风，容易将未贴附于凸部的顶面的导电粒子去除。
(工序(V))
如图3F所示，对于转附有导电粒子103的绝缘性粘接基层104，从导电粒子转附面一侧层叠绝缘性粘接覆盖层105。由此可得到本发明的各向异性导电膜200。
予以说明的是，该各向异性导电膜200中，在平面格子图案的一个格点上，有时多个导电粒子彼此在水平方向上接触或接近而凝聚配置。这是因为，使导电粒子附着于转印体的凸部的微粘着层时，凸部的宽度(微粘着层的宽度)与导电粒子的平均粒径具有大致同等的大小，因此认为一个凸部上难以存在多个导电粒子，但是多余的导电粒子有时会附着于微粘着层的端部，或者从凸部脱落且未完全吹走的导电粒子有时会残存于转印体的凸部间隙。
接下来，对本发明的第二方式的各向异性导电膜及其制造方法一边参照附图一边详细说明。
<第二方式的各向异性导电膜>
如图4(截面图)和图5A、图5B(平面透视图)所示，本发明的各向异性导电膜10具有如下结构：层叠有绝缘性粘接基层11和绝缘性粘接覆盖层12、且在它们的界面附近导电粒子13被配置于平面格子图案(图5A、图5B的虚线)的格点。图4及图5A、图5B中，平面格子图案被假定为沿着各向异性导电膜10的长度方向和与其正交的方向(宽度方向)，但也可被假定为相对于长度方向和宽度方向整体倾斜。这里，箭头A表示在平面格子的格点未配置有导电粒子的位置，所谓导电粒子“缺失”了的位置。另外，箭头B表示导电粒子彼此接触而凝聚(连结)的位置，箭头C表示导电粒子彼此非接触地凝聚的位置。这里，“非接触地凝聚”的意思是，导电粒子彼此以不超过导电粒子的平均粒径的25％的范围接近。
(导电粒子的“缺失”)
本发明的各向异性导电膜中，将各向异性导电膜的任意基准区域中所假定的平面格子图案中“未配置导电粒子的格点”(图5A的A)相对于全部格点的比例(导电粒子缺失了的格子的比例)设定为小于5％，优选设定为4％以下，更优选设定为1％以上且4％以下。由此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。
(平面格子图案)
作为平面格子图案，可举出菱形格子、六边形格子、正方形格子、矩形格子、平行四边形格子。其中，优选为可最密堆积的六边形格子。
这里，作为各向异性导电膜的基准区域，虽也可选择各向异性导电膜整面，但通常优选选择各向异性导电膜的平面中央部的由满足以下关系式(A)优选为关系式(1)、以及关系式(2)和(3)的边X和边Y构成的大致方形的区域作为基准区域。
100D≤X+Y≤400D (A)
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
另外，在应用于需要较大连接面积的FOG连接的情况下，可使膜中的导电粒子的存在量少，那样的情况下，如下所示，优选分别使X和Y的值大、优选设为20D以上，且优选“X+Y”的数值也为100D至400D附近的数值、最终优选设为400D。
X+Y＝400D
X≥20D
Y≥20D
式(A)及式(1)～(3)、上述式中，D是导电粒子的平均粒径。导电粒子的平均粒径可利用图像型或激光式的粒度分布仪来测定。也可通过平面观察来测量。此外，边Y是相对于各向异性导电膜的长度方向(参照图5A)小于±45°的范围的直线，边X是与边Y垂直的直线。
通过如此规定基准区域，从而能够使基准区域与按压导电粒子的凸块的形状相似或近似，结果能够使导电粒子从平面格子图案偏离的允许范围变大，从而经济且稳定地进行各向异性导电连接。换言之，通过将该基准区域的最小边设为导电粒径的5倍以上，从而在该范围中，即使所假定的范围内存在导电粒子的位置偏离、缺失、接近，也会被任一凸块捕集，并且没有在凸块间的间隙中过度地凝聚，因此能够有效地进行各向异性导电连接。
另外，将最小边设为导电粒径的5倍以上的原因在于，一般而言，为了在被各向异性导电连接的凸块的至少1边上有效地进行捕集，需要使其大于导电粒子的平均粒径，并且对于凸块间的间隙而言，从防止短路的原因考虑，还需要将其优选设为导电粒子的平均粒径的2倍以上的大小。换言之，这是因为，当关注一个作为基准的圆形的导电粒子时，如果在以该导电粒子的平均粒径D加上该粒径的4倍的长度(4D)而得到的长度(即5D)为直径的同心圆内不发生假定外的不良，则认为可满足上述要件。此外还因为，形成微间距时的凸块间的最小距离例如小于导电粒径的4倍。
(导电粒子的凝聚)
此外，本发明的各向异性导电膜中，平面格子图案中多个导电粒子凝聚而配置的格点(图5A的箭头B及箭头C)相对于全部格点的比例优选为15％以下，可为大于10％且小于15％，只要为11％以上且14％以下则在实用上就没有问题。如果凝聚而配置的格点的比例为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，对于导电粒子彼此凝聚的状态而言，不仅包括如图5A的箭头B那样的直接连结的情况，也包括如图5A的箭头C那样的导电粒子彼此不直接连结但相互非常接近的情况。该接近的间隔优选为导电粒子的平均粒径的25％以内。此外，就一个格点上的导电粒子的凝聚程度而言，可能有超过2个的导电粒子以链状连结的情况，但从抑制短路的观点出发，优选凝聚得少，优选超过2个的导电粒子不发生凝聚。
另外，该第二方式中，缺失和凝聚的合计优选为小于20％。
本发明中，凝聚配置的导电粒子的凝聚方向(通常为将凝聚的2个导电粒子的重心连接起来的线方向)在厚度方向上偏离，如图4的箭头B、箭头C那样，形成相对于各向异性导电膜的平面方向倾斜的方向。为了不阻碍在连接时挤入，倾斜的程度优选为5～45°，更优选为10～40°。另外，发生这样的倾斜的原因在于，连接时存在于凸块的端部的情况下，可使得仅一方也能够被捕集(如果不倾斜而重叠，则会对挤入造成影响)。另外，凝聚即使为水平也没有特别问题。
(导电粒子的配置)
导电粒子在与膜的长度方向垂直的方向上优选以11个以上连续地配置，更优选以13个以上连续地配置。这是因为，如果导电粒子在凸块的长度方向上出现缺位，则可能会对各向异性导电连接造成障碍。该情况下，优选有3列沿着膜的长度方向而连续的导电粒子全部满足以上条件，更优选有5列全部满足以上条件。由此，能够使被凸块捕集的导电粒子数为一定以上，能够进行稳定的各向异性导电连接。
导电粒子凝聚的情况下，在2个凝聚了的导电粒子的周围，2个连结了的导电粒子的组优选为3组以下，更优选为2组以下，进一步更优选为1组以下。这是因为，如果2个凝聚了的导电粒子密集存在，则会成为发生短路的因素。在满足上述条件的基础上，2个凝聚了的导电粒子优选在排列的一个方向上连续出现3处以内。
此外，关于导电粒子的缺位，优选在膜的长度方向上4个以上连续的缺位和在与膜的长度方向垂直的方向上4个以上连续的缺位不相交，更优选任何4个以上连续的缺位均隔着一个以上成为格点的导电粒子而不相邻，进一步更优选任何4个以上连续的缺位均隔着两个以上成为格点的导电粒子而不相邻。关于这样的缺位的相交，对于一个方向上的缺位，同时相交达3列也没有问题。这是因为，如果缺位不发生这种程度之上的连续，则会通过其附近的导电粒子而被凸块捕集。
另外，附近存在多个如此连续的缺位相交的区域一般是不优选的，但如果隔着与缺位的区域相同个数以上的导电粒子的排列，则各向异性导电连接的稳定性没有问题。
此外，如图5B所示，从抑制短路的方面考虑，配置有凝聚的导电粒子13的格点P1和与凝聚的导电粒子13内切的圆的中心P2之间的距离L优选相对于导电粒子的平均粒径为25％以下。
(粒子面积占有率)
进一步，关于相对于各向异性导电膜的任意基准区域的面积的、存在于该面积中的全部导电粒子的粒子面积占有率，对于如FOG连接那样凸块尺寸、凸块间距离较大的情况，通常0.15％以上、优选0.35％以上、更优选1.4％以上是有效的。该情况的上限优选为35％以下，更优选为32％以下。此外，凸块尺寸、凸块间距离较小的情况下(例如COG连接)，进一步优选为15～35％，特别优选为20～25％。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够显示更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，粒子面积占有率是相对于任意的基准区域的面积S的、存在于该基准区域内的全部导电粒子所占有的面积的比例。对于全部导电粒子所占有的面积而言，当将导电粒子的平均粒径设为R、将导电粒子的个数设为n时，由(R/2)2×π×n表示。因此，可表示为粒子面积占有率(％)＝[{(R/2)2×π×n}/S]×100。
予以说明的是，当导电粒子的平均粒径为2μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.157％。当导电粒子的平均粒径为3μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.35325％。当导电粒子的平均粒径为3μm、个数密度为2000个/mm2(0.002个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为1.413％。此外，当导电粒子的平均粒径为30μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为35.325％。
(导电粒子)
作为导电粒子，可适当选择公知的各向异性导电膜中所使用的导电粒子来使用。例如，可举出镍、铜、银、金、钯等金属粒子，用镍等金属被覆聚酰胺、聚苯并胍胺等树脂粒子的表面而成的金属被覆树脂粒子等。此外，从制造时的操作性的观点出发，导电粒子的平均粒径优选为1～30μm，更优选为1～10μm，特别优选为2～6μm。平均粒径如上所述可利用图像型或激光式粒度分布仪来测定。
各向异性导电膜中的导电粒子的存在量依赖于平面格子图案的格子间距以及导电粒子的平均粒径，通常为300～40000个/mm2。
(相邻格点间距离)
此外，各向异性导电膜中所假定的平面格子图案中的相邻格点间距离优选为大于导电粒子的平均粒径的0.5倍，更优选为1倍以上，进一步优选为1～20倍。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够显示更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。
(绝缘性粘接基层)
作为绝缘性粘接基层11，可适当选择公知的各向异性导电膜中用作绝缘性粘接基层的材料来使用。例如，可使用包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合性树脂层、包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性树脂层、包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性树脂层、包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合性树脂层等、或它们的固化树脂层。此外，这些树脂层中，可视需要适当选择而含有硅烷偶联剂、颜料、抗氧化剂、紫外线吸收剂等。
另外，绝缘性粘接基层11可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接基层11的厚度优选为1～30μm，更优选为2～15μm。
(绝缘性粘接覆盖层)
作为绝缘性粘接覆盖层12，可适当选择公知的各向异性导电膜中用作绝缘性粘接覆盖层的材料来使用。此外，也可使用由与先前说明的绝缘性粘接基层11相同的材料形成的层。
另外，绝缘性粘接覆盖层12可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接覆盖层12的厚度优选为1～30μm，更优选为2～15μm。
进一步，绝缘性粘接基层11、绝缘性粘接覆盖层12中，可视需要添加二氧化硅微粒、氧化铝、氢氧化铝等绝缘性填料。相对于构成这些层的树脂100质量份，绝缘性填料的配合量优选设为3～40质量份。由此，各向异性导电连接时，即使绝缘粘接剂层10熔融，也能够抑制导电粒子2因熔融的树脂而发生不必要的移动。
(绝缘性粘接基层和绝缘性粘接覆盖层的层叠、导电粒子的埋入)
另外，夹着导电粒子13而将绝缘性粘接基层11和绝缘性粘接覆盖层12层叠的情况下，可利用公知的方法来进行。该情况下，导电粒子13存在于这些层的界面附近。这里，“存在于界面附近”是表示，导电粒子的一部分嵌入至一方的层中，剩余部分嵌入至另一方的层中。此外，也可将导电粒子埋入绝缘性粘接基层中。该情况下，不层叠绝缘性粘接覆盖层也可形成。
<第二方式的各向异性导电膜的制造>
接下来，对层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的本发明的第二方式的各向异性导电膜的制造方法进行说明。该制造方法具有以下工序(I)～(V)。一边参照附图一边对各工序详细说明。予以说明的是，不限定于该制造方法。
(工序(I))
首先，如图6A所示，准备转印体100，转印体100在表面形成有相当于平面格子图案的格点的柱状凸部101。该柱状包括锥体。优选为圆柱状。凸部101的高度可根据要进行各向异性导电连接的端子间距、端子宽度、间隙宽度、导电粒子的平均粒径等来决定，但优选为所使用的导电粒子的平均粒径的2倍以上且小于4倍。此外，凸部101的半值宽度(一半高度处的宽度)优选为导电粒子的平均粒径的1.4倍以上3.6倍以下。如果该高度和宽度为这些范围，则可获得不过度发生脱落、仅零星地发生缺失这样的效果。
进一步，凸部101具有可使导电粒子稳定地附着的那种程度的基本平坦的顶面。
＊转印体的具体例
该工序(I)中应当准备的转印体可利用公知的方法来制作，例如，可通过加工金属板而制成原盘，对其涂布固化性树脂组合物且固化从而制作。具体而言，将平坦的金属板切削加工，制作形成有与凸部对应的凹部的转印体原盘，在该原盘的凹部形成面涂布构成转印体的树脂组合物，固化后，从原盘拉开，从而获得转印体。
(工序(II))
接着，如图6B所示，将表面上以平面格子图案形成有多个凸部101的转印体100的凸部101的至少顶面制成微粘着层102。
＊转印体的微粘着层
微粘着层102是直至导电粒子被转附至构成各向异性导电膜的绝缘性粘接基层为止，显示可暂时保持导电粒子的粘着力的层，形成于凸部101的至少顶面。因此，凸部101整体均可具有微粘着性。微粘着层102的厚度可根据微粘着层102的材质、导电粒子的粒径等而适宜决定。此外，“微粘着”的意思是，将导电粒子转附于绝缘性粘接基层时，比绝缘性粘接基层的粘着力弱。
这样的微粘着层102可应用公知的各向异性导电膜中所使用的微粘着层。例如，可通过将有机硅系粘着剂组合物、或与绝缘性粘接基层、绝缘性粘接覆盖层相同材质的粘着层涂布于凸部101的顶面而形成。
(工序(III))
接着，如图6C所示，使导电粒子103附着于转印体100的凸部101的微粘着层102。具体而言，从转印体100的凸部101的上方将导电粒子103散布，并将未附着于微粘着层102的导电粒子103使用吹风机吹走即可。该情况下，在一部分凸部101上，会以某一程度的频率发生导电粒子因静电等作用而附着于凸部101的侧面，并且无法通过吹风去除。
另外，也可使图6C中的面的方向倒转，使突起的顶面附着于一面铺满导电粒子的面。这是为了不对导电粒子施加不必要的应力。通过这样仅使配置时所必要的导电粒子附着于突起顶面，从而容易将导电粒子回收再利用，与将导电粒子填充于开口部并取出的方法相比，经济性也更优异。另外，将导电粒子填充于开口部并取出的方法的情况下，担忧未被填充的导电粒子容易受到不必要的应力。
另外，图6C中，将左半部的凸部101的微粘着层102的宽度调整为比右半部的凸部101的微粘着层102窄。其结果，左半部和右半部中，如图6C所示，导电粒子103的凝聚方式有时出现不同之处。
(工序(IV))
接着，如图6D所示，在转印体100的附着有导电粒子103的一侧的表面重叠并按压应当构成各向异性导电膜的绝缘性粘接基层104，从而使导电粒子103转附于绝缘性粘接基层104的单面(图6E)。该情况下，优选将转印体100以其凸部101向下的方式与绝缘性粘接基层104重叠并按压。通过设为向下并吹风，能够容易将未贴附于凸部的顶面的导电粒子去除。
(工序(V))
如图6F所示，对于转附有导电粒子103的绝缘性粘接基层104，从导电粒子转附面一侧层叠绝缘性粘接覆盖层105。由此可获得本发明的各向异性导电膜200。
接下来，一边参照附图一边对本发明的第三方式的各向异性导电膜及其制造方法详细说明。
<第三方式的各向异性导电膜>
如图7(截面图)和图8(平面透视图)所示，本发明的各向异性导电膜10具有如下结构：层叠有绝缘性粘接基层11和绝缘性粘接覆盖层12、且在它们的界面附近导电粒子13被配置于平面格子图案(图8的虚线)的格点。图7及图8中，平面格子图案被假定为沿着各向异性导电膜10的长度方向和与其正交的方向(宽度方向)，但可也被假定为相对于长度方向和宽度方向整体倾斜。这里，箭头A表示在平面格子的格点未配置有导电粒子的位置、所谓导电粒子“缺失”了的位置。另外，箭头B表示导电粒子彼此接触而凝聚的位置。
(导电粒子的“缺失”)
本发明的各向异性导电膜中，将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”(图8的A)相对于全部格点的比例(导电粒子缺失了的格子的比例)设定为15％以下，优选为10％以下，更优选为6～10％。由此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。
(平面格子图案)
作为平面格子图案，可举出菱形格子、六边形格子、正方形格子、矩形格子、平行四边形格子。其中，优选为可最密堆积的六边形格子。
这里，作为各向异性导电膜的基准区域，虽也可选择各向异性导电膜整面，但通常优选选择各向异性导电膜的平面中央部的由满足以下关系式(A)优选为关系式(1)、以及关系式(2)及(3)的边X和边Y构成的大致方形的区域作为基准区域。
100D≤X+Y≤400D (A)
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
另外，在应用于需要较大连接面积的FOG连接的情况下，可使膜中的导电粒子的存在量少，那样的情况下，如下所示，优选分别使X和Y的值大、优选设为20D以上，且优选“X+Y”的数值也为100D至400D附近的数值、最终优选设为400D。
X+Y＝400D
X≥20D
Y≥20D
式(A)及(1)～(3)、上述式中，D是导电粒子的平均粒径。导电粒子的平均粒径可利用图像型或激光式粒度分布仪来测定。也可通过平面观察来测量。此外，边Y是相对于各向异性导电膜的长度方向(图8参照)小于±45°的范围的直线，边X是与边Y垂直的直线。
通过如此规定基准区域，从而能够使基准区域与按压导电粒子的凸块的形状相似或近似，结果能够使导电粒子从平面格子图案偏离的允许范围变大，经济且稳定地进行各向异性导电连接。换言之，通过将该基准区域的最小边设为导电粒径的5倍以上，从而在该范围中，即使所假定的范围内存在导电粒子的位置偏离、缺失、接近，也会被任一凸块捕集，并且没有在凸块间的间隙中过度地凝聚，因此能够有效地进行各向异性导电连接。
另外，将最小边设为导电粒径的5倍以上的原因在于，一般而言，为了在被各向异性导电连接的凸块的至少1边有效地进行捕集，需要使其大于导电粒子的平均粒径，并且对于凸块间的间隙而言，从防止短路的原因考虑，需要将其优选设为导电粒子的平均粒径的2倍以上大小。换言之，这是因为，当关注一个作为基准的圆形的导电粒子时，如果在以该导电粒子的平均粒径D加上该粒径的4倍的长度(4D)而得到的长度(即5D)为直径的同心圆内不发生假定外的不良，则认为可满足上述要件。此外还因为，形成微间距时的凸块间的最小距离例如小于导电粒径的4倍。
(导电粒子的凝聚)
此外，本发明的各向异性导电膜中，平面格子图案中多个导电粒子凝聚而配置的格点(图8的B)相对于全部格点的比例为10％以下，优选为9％以下，实用上没有问题的范围是5～9％。如果凝聚配置的格点的比例为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够显示更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，就一个格点上的导电粒子的凝聚程度而言，从抑制短路的观点考虑，优选少，优选不超过2个。
另外，该第三方式中，缺失和凝聚的合计优选为25％以下。
(导电粒子的配置)
导电粒子在与膜的长度方向垂直的方向上优选以11个以上连续地配置，更优选以13个以上连续地配置。这是因为，如果导电粒子在凸块的长度方向上出现缺位，则可能会对各向异性导电连接造成障碍。该情况下，优选有3列沿着膜的长度方向而连续的导电粒子全部满足以上条件，更优选有5列全部满足以上条件。由此，能够使被凸块捕集的导电粒子数为一定以上，能够进行稳定的各向异性导电连接。
导电粒子凝聚的情况下，在2个凝聚了的导电粒子的周围，2个连结了的导电粒子的组优选为3组以下，更优选为2组以下，进一步更优选为1组以下。这是因为，如果2个凝聚的导电粒子密集存在，则会成为发生短路的因素。
此外，关于导电粒子的缺位，优选在膜的长度方向上4个以上连续的缺位和在与膜的长度方向垂直的方向上4个以上连续的缺位不相交，更优选任何4个以上连续的缺位均隔着一个以上成为格点的导电粒子而不相邻，进一步更优选任何4个以上连续的缺位均隔着两个以上成为格点的导电粒子而不相邻。关于这样的缺位的相交，对于一个方向的缺位，同时相交达3列也没有问题。这是因为，如果缺位不发生这种程度之上的连续，则会通过其附近的导电粒子而被凸块捕集。
另外，附近存在多个如此连续的缺位相交的区域一般是不优选的，但如果隔着与缺位的区域相同个数以上的导电粒子的排列，则各向异性导电连接的稳定性没有问题。具体而言，在以缺位的区域为中心的7×7的矩阵上，如果存在1处以上的2个连接的导电粒子，则实用上没有问题。
(粒子面积占有率)
进一步，关于相对于各向异性导电膜的基准区域的面积的、存在于该面积中的全部导电粒子的粒子面积占有率，对于如FOG连接那样凸块尺寸、凸块间距离较大的情况，通常0.15％以上、优选0.35％以上、更优选1.4％以上是有效的。该情况的上限优选为35％以下，更优选为32％以下。此外，凸块尺寸、凸块间距离较小的情况下(例如COG连接)，进一步优选为15～35％，特别优选为16～20％。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，粒子面积占有率是相对于基准区域的面积S的、存在于该基准区域内的全部导电粒子所占有的面积的比例。对于全部导电粒子所占有的面积而言，当将导电粒子的平均粒径设为R、将导电粒子的个数设为n时，由(R/2)2×π×n表示。因此，可表示为粒子面积占有率(％)＝[{(R/2)2×π×n}/S]×100。
予以说明的是，当导电粒子的平均粒径为2μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.157％。当导电粒子的平均粒径为3μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.35325％。当导电粒子的平均粒径为3μm、个数密度为2000个/mm2(0.002个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为1.413％。此外，当导电粒子的平均粒径为30μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为35.325％。
(导电粒子)
作为导电粒子，可适当选择公知的各向异性导电膜中所使用的导电粒子来使用。例如，可举出镍、铜、银、金、钯等金属粒子，用镍等金属被覆聚酰胺、聚苯并胍胺等树脂粒子的表面而成的金属被覆树脂粒子等。此外，从制造时的操作性的观点考虑，导电粒子的平均粒径优选为1～30μm，更优选为1～10μm，进一步优选为2～6μm。平均粒径如上所述可利用图像型或激光式粒度分布仪来测定。
各向异性导电膜中的导电粒子的存在量依赖于平面格子图案的格子间距以及导电粒子的平均粒径，通常为300～40000个/mm2。
(相邻格点间距离)
此外，各向异性导电膜中所假定的平面格子图案中的相邻格点间距离优选大于导电粒子的平均粒径的0.5倍，更优选为1倍以上，进一步优选为1～20倍。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够显示更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。
(绝缘性粘接基层)
作为绝缘性粘接基层11，可适当选择公知的各向异性导电膜中用作绝缘性粘接基层的材料来使用。例如，可使用包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合性树脂层、包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性树脂层、包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性树脂层、包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合性树脂层等、或它们的固化树脂层。此外，这些树脂层中，可视需要适当选择而含有硅烷偶联剂、颜料、抗氧化剂、紫外线吸收剂等。
另外，绝缘性粘接基层11可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接基层11的厚度优选为1～30μm，更优选为2～15μm。
(绝缘性粘接覆盖层)
作为绝缘性粘接覆盖层12，可适当选择公知的各向异性导电膜中用作绝缘性粘接覆盖层的材料来使用。此外，也可使用由与先前说明的绝缘性粘接基层11相同的材料形成的层。
另外，绝缘性粘接覆盖层12可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接覆盖层12的厚度优选为1～30μm，更优选为2～15μm。
进一步，绝缘性粘接基层11、绝缘性粘接覆盖层12中，可视需要添加二氧化硅微粒、氧化铝、氢氧化铝等绝缘性填料。相对于构成这些层的树脂100质量份，绝缘性填料的配合量优选设为3～40质量份。由此，各向异性导电连接时，即使绝缘粘接剂层10熔融，也能够抑制导电粒子2因熔融的树脂而发生不必要的移动。
(绝缘性粘接基层和绝缘性粘接覆盖层的层叠、导电粒子的埋入)
另外，夹着导电粒子13而将绝缘性粘接基层11和绝缘性粘接覆盖层12层叠的情况下，可利用公知的方法来进行。该情况下，导电粒子13存在于这些层的界面附近。这里，“存在于界面附近”是表示，导电粒子的一部分嵌入至一方的层中，剩余部分嵌入至另一方的层中。此外，可将导电粒子埋入绝缘性粘接基层中。该情况下，不层叠绝缘性粘接覆盖层也可形成。
<第三方式的各向异性导电膜的制造>
接下来，对层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的本发明的第三方式的各向异性导电膜的制造方法进行说明。该制造方法具有以下工序(I)～(V)。一边参照附图一边对各工序详细说明。另外，不限定于该制造方法。
(工序(I))
首先，如图9A所示，准备转印体100，转印体100在表面形成有相当于平面格子图案的格点的凸部101。这里，作为凸部101的形状，可举出柱状(例如圆柱、三棱柱、四棱柱、六棱柱等)、大体柱状、半球状、圆锥台状、棱锥台状等。凸部101的高度可根据要进行各向异性导电连接的端子间距、端子宽度、间隙宽度、导电粒子的平均粒径等来决定，但优选为所使用的导电粒子的平均粒径的1.2倍以上且小于2倍。此外，凸部101的半值宽度(一半高度处的宽度)优选为导电粒子的平均粒径的1.4倍以上3.6倍以下。如果该高度和宽度为这些范围，则可获得避免连续发生脱落和缺失这样的效果。
进一步，凸部101具有可使导电粒子稳定地附着的那种程度的平坦的顶面。
＊转印体的具体例
该工序(I)中应当准备的转印体可利用公知的方法来制作，例如，可通过加工金属板而制成原盘，对其涂布固化性树脂组合物并固化从而制作。具体而言，将平坦的金属板切削加工，制作形成有与凸部对应的凹部的转印体原盘，在该原盘的凹部形成面涂布构成转印体的树脂组合物，固化后，从原盘拉开，从而获得转印体。
(工序(II))
接着，如图9B所示，将在表面上以平面格子图案形成有多个凸部101的转印体100的凸部101的至少顶面制成微粘着层102。
＊转印体的微粘着层
微粘着层102是直至导电粒子被转附至构成各向异性导电膜的绝缘性粘接基层为止，显示可暂时保持导电粒子的粘着力的层，形成于凸部101的至少顶面。因此，凸部101整体可具有微粘着性。微粘着层102的厚度可根据微粘着层102的材质、导电粒子的粒径等来适宜决定。此外，“微粘着”的意思是，将导电粒子转附于绝缘性粘接基层时，比绝缘性粘接基层的粘着力弱。
这样的微粘着层102可应用公知的各向异性导电膜中所使用的微粘着层。例如，可通过将有机硅系粘着剂组合物、或与绝缘性粘接基层、绝缘性粘接覆盖层相同材质的粘着层涂布于凸部101的顶面而形成。
(工序(III))
接着，如图9C所示，使导电粒子103附着于转印体100的凸部101的微粘着层102。具体而言，从转印体100的凸部101的上方将导电粒子103散布，并将未附着于微粘着层102的导电粒子103使用吹风机吹走即可。该情况下，在一部分凸部101上，会以某一程度的频率发生导电粒子因静电等作用而附着于凸部101的侧面，并且无法通过吹风去除。
另外，也可使图9C中的面的方向倒转，使突起的顶面附着于一面铺满导电粒子的面。这是为了不对导电粒子施加不必要的应力。通过这样仅使配置时所必要的导电粒子附着于突起顶面，从而容易将导电粒子回收再利用，与将导电粒子填充于开口部并取出的方法相比，经济性也更优异。另外，将导电粒子填充于开口部并取出的方法的情况下，担忧未被填充的导电粒子容易受到不必要的应力。
(工序(IV))
接着，如图9D所示，在转印体100的附着有导电粒子103的一侧的表面重叠并按压应当构成各向异性导电膜的绝缘性粘接基层104，从而使导电粒子103转附于绝缘性粘接基层104的单面(图9E)。该情况下，优选将转印体100以其凸部101向下的方式与绝缘性粘接基层104重叠并按压。通过设为向下并吹风，容易将未贴附于凸部的顶面的导电粒子去除。
(工序(V))
如图9F所示，对于转附有导电粒子103的绝缘性粘接基层104，从导电粒子转附面一侧层叠绝缘性粘接覆盖层105。由此可获得本发明的各向异性导电膜200。
另外，该各向异性导电膜200中，多个导电粒子彼此被配置于平面格子图案的一个格点上的情况下，它们被配置成在水平方向上接触。这是为了防止粒子个数密度过度降低。
接下来，一边参照附图一边对本发明的第四方式的各向异性导电膜及其制造方法详细说明。
<第四方式的各向异性导电膜>
如图10(截面图)和图11(平面透视图)所示，本发明的各向异性导电膜10具有如下结构：层叠有绝缘性粘接基层11和绝缘性粘接覆盖层12、且在它们的界面附近导电粒子13被配置于平面格子图案(图11的虚线)的格点。图10及图11中，平面格子图案被假定为沿着各向异性导电膜10的长度方向和与其正交的方向(宽度方向)，但也可被假定为相对于长度方向和宽度方向整体倾斜。这里，箭头A表示在平面格子的格点未配置有导电粒子的位置、所谓导电粒子“缺失”了的位置。另外，箭头B表示导电粒子彼此非接触地凝聚的位置。这里，“非接触地凝聚”的意思是，导电粒子彼此以不超过导电粒子的平均粒径的50％的范围接近。
(导电粒子的“缺失”)
本发明的各向异性导电膜中，将各向异性导电膜的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”(图11的A)相对于全部格点的比例(导电粒子缺失了的格子的比例)设定为小于10％，优选设为6％以下。由此，将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生。
(平面格子图案)
作为平面格子图案，可举出菱形格子、六边形格子、正方形格子、矩形格子、平行四边形格子。其中，优选为可最密堆积的六边形格子。
这里，作为各向异性导电膜的基准区域，虽也可选择各向异性导电膜整面，但通常优选选择各向异性导电膜的平面中央部中的由满足以下关系式(A)优选为关系式(1)、以及关系式(2)及(3)的边X和边Y构成的大致方形的区域作为基准区域。
100D≤X+Y≤400D (A)
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
另外，在应用于需要连接面积较大的FOG连接的情况下，可使膜中的导电粒子的存在量少，那样的情况下，如下所示，优选分别使X和Y的值大、优选设为20D以上，且优选“X+Y”的数值也为100D至400D附近的数值、最终优选设为400D。
X+Y＝400D
X≥20D
Y≥20D
式(A)及式(1)～(3)、上述式中，D是导电粒子的平均粒径。导电粒子的平均粒径可利用图像型或激光式粒度分布仪来测定。也可通过平面观察来测量。此外，边Y是相对于各向异性导电膜的长度方向(图11参照)小于±45°的范围的直线，边X是与边Y垂直的直线。
通过如此规定基准区域，从而能够使基准区域与按压导电粒子的凸块的形状相似或近似，结果能够使导电粒子从平面格子图案偏离的允许范围变大，经济且稳定地进行各向异性导电连接。换言之，通过将该基准区域的最小边设为导电粒径的5倍以上，从而在该范围中，即使所假定的范围内存在导电粒子的位置偏离、缺失、接近，也会被任一凸块捕集，并且没有在凸块间的间隙中过度地凝聚，因此能够有效地进行各向异性导电连接。
另外，将最小边设为导电粒径的5倍以上的原因在于，一般而言，为了在被各向异性导电连接的凸块的至少1边有效地进行捕集，需要使其大于导电粒子的平均粒径，并且对于凸块间的间隙而言，从防止短路的原因考虑，还需要将其优选设为导电粒子的平均粒径的2倍以上的大小。换言之，这是因为，当关注一个作为基准的圆形的导电粒子时，如果在以该导电粒子的平均粒径D加上该粒径的4倍的长度(4D)而得到的长度(即5D)为直径的同心圆内不发生假定外的不良，则认为可满足上述要件。此外还因为，形成微间距时的凸块间的最小距离例如小于导电粒径的4倍。
(导电粒子的凝聚)
此外，本发明的各向异性导电膜中，平面格子图案中多个导电粒子凝聚而配置的格点(图11的B)相对于全部格点的比例优选为15％以下，更优选为11％以下，进一步更优选为9％以下。如果凝聚配置的格点的比例为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，就一个格点上的导电粒子的凝聚程度而言，从抑制短路的观点出发，优选少，优选不超过2个。另外，凝聚即使为水平也尤其没有问题。
另外，作为导电粒子的凝聚方式，如图10、图11的箭头B所示，凝聚而配置的至少一部分导电粒子彼此相互不接触，而是在各向异性导电膜的厚度方向上倾斜偏离而配置。这里“倾斜偏离”的意思是，截面视图中在斜方向上分开。由此，能够实现连接时不阻碍挤入的状态。进一步，俯视在厚度方向上倾斜偏离而配置的导电粒子的情况下，如图11所示，可以看到导电粒子彼此一部分重叠。由此，能够实现即使连接时发生树脂流动，也可通过任一导电粒子进行各向异性导电连接。
此外，在厚度方向上偏离而配置的导电粒子间距离(凝聚距离)优选为导电粒子的平均粒径25～50％，更优选为30～45％。如果为该范围，则能够实现如下效果：连接时即使碰到端子端部，也容易避免与存在于端子间的导电粒子的接触。这样，通过找出连接中不发挥不良影响的条件，从而能够减少制造条件带来的制约，兼具性能和生产率。
另外，该第四方式中，缺失和凝聚的合计优选为小于25％。
(导电粒子的配置)
导电粒子在与膜的长度方向垂直的方向上优选以11个以上连续地配置，更优选以13个以上连续地配置。这是因为，如果导电粒子在凸块的长度方向上出现缺位，则可能会对各向异性导电连接造成障碍。该情况下，优选有3列沿着膜的长度方向而连续的导电粒子全部满足以上条件，更优选有5列全部满足以上条件。由此，能够使被凸块捕集的导电粒子数为一定以上，能够进行稳定的各向异性导电连接。如果沿着长度方向的列中，在与长度方向正交的方向上导电粒子重复5个以上，则满足上述条件。
导电粒子凝聚的情况下，在2个凝聚了的导电粒子的周围，2个连结了的导电粒子的组优选为3组以下，更优选为2组以下，进一步更优选为1组以下。这是因为，如果2个凝聚了的导电粒子密集存在，则会成为发生短路的因素。
此外，关于导电粒子的缺位，优选在膜的长度方向上4个以上连续的缺位和在与膜的长度方向垂直的方向上4个以上连续的缺位不相交，更优选任何4个以上连续的缺位均隔着一个以上成为格点的导电粒子而不相邻，进一步更优选任何4个以上连续的缺位均隔着两个以上成为格点的导电粒子而不相邻。关于这样的缺位的相交，对于一个方向的缺位，同时相交达3列也没有问题。这是因为，如果缺位不发生这种程度之上的连续，则会通过其附近的导电粒子而被凸块捕集。
另外，附近存在多个如此连续的缺位相交的区域一般是不优选的，但如果隔着与缺位的区域相同个数以上的导电粒子的排列，则各向异性导电连接的稳定性没有问题。可与连续的缺位相交的区域相邻而存在2个凝聚了的导电粒子。
(粒子面积占有率)
进一步，关于相对于各向异性导电膜的基准区域的面积的、存在于该面积中的全部导电粒子的粒子面积占有率，对于如FOG连接那样凸块尺寸、凸块间距离较大的情况，通常0.15％以上、优选0.35％以上、更优选1.4％以上是有效的。该情况的上限优选为35％以下，更优选为32％以下。此外，凸块尺寸、凸块间距离较小的情况下(例如COG连接)，优选为35％以下，更优选为32％以下，进一步优选为25％以下，特别优选为18～23％。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。这里，粒子面积占有率是相对于基准区域的面积S的、存在于该基准区域内的全部导电粒子所占有的面积的比例。对于全部导电粒子所占有的面积而言，当将导电粒子的平均粒径设为R、将导电粒子的个数设为n时，由(R/2)2×π×n表示。因此，可表示为粒子面积占有率(％)＝[{(R/2)2×π×n}/S]×100。
予以说明的是，当导电粒子的平均粒径为2μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.157％。当导电粒子的平均粒径为3μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为0.35325％。当导电粒子的平均粒径为3μm、个数密度为2000个/mm2(0.002个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为1.413％。此外，当导电粒子的平均粒径为30μm、个数密度为500个/mm2(0.0005个/μm2)、且X＝Y＝200D、X+Y＝400D时，计算后的粒子面积占有率为35.325％。
(导电粒子)
作为导电粒子，可适当选择公知的各向异性导电膜中所使用的导电粒子来使用。例如，可举出镍、铜、银、金、钯等金属粒子，用镍等金属被覆聚酰胺、聚苯并胍胺等树脂粒子的表面而成的金属被覆树脂粒子等。此外，从制造时的操作性的观点考虑，导电粒子的平均粒径优选为1～30μm，更优选为1～10μm，进一步优选为2～6μm。平均粒径如上所述可利用图像型或激光式粒度分布仪来测定。
各向异性导电膜中的导电粒子的存在量依赖于平面格子图案的格子间距以及导电粒子的平均粒径，通常为300～40000个/mm2。
(相邻格点间距离)
此外，各向异性导电膜中所假定的平面格子图案中的相邻格点间距离优选大于导电粒子的平均粒径的0.5倍，更优选为1倍以上，进一步优选为1～20倍。如果为该范围，则将本发明的各向异性导电膜应用于各向异性导电连接的情况下，能够实现更良好的初期导通性和老化后的导通可靠性，也能够进一步抑制短路的发生。
(绝缘性粘接基层)
作为绝缘性粘接基层11，可适当选择公知的各向异性导电膜中可用作绝缘性粘接基层的材料来使用。例如，可使用包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合性树脂层、包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性树脂层、包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性树脂层、包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合性树脂层等、或它们的固化树脂层。此外，这些树脂层中，可视需要适当选择而含有硅烷偶联剂、颜料、抗氧化剂、紫外线吸收剂等。
另外，绝缘性粘接基层11可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接基层11的厚度优选为1～30μm，更优选为2～15μm。
(绝缘性粘接覆盖层)
作为绝缘性粘接覆盖层12，可适当选择公知的各向异性导电膜中可用作绝缘性粘接覆盖层的材料来使用。此外，也可使用由与先前说明的绝缘性粘接基层11相同的材料形成的层。
另外，绝缘性粘接覆盖层12可通过将包含上述那样的树脂的涂层组合物利用涂布法成膜并干燥、或进一步固化而形成，或者预先通过公知的方法膜化而形成。
这样的绝缘性粘接覆盖层12的厚度优选为1～30μm，更优选为2～15μm。
进一步，绝缘性粘接基层11、绝缘性粘接覆盖层12中，可视需要添加二氧化硅微粒、氧化铝、氢氧化铝等绝缘性填料。相对于构成这些层的树脂100质量份，绝缘性填料的配合量优选设为3～40质量份。由此，进行各向异性导电连接时，即使绝缘粘接剂层10熔融，也能够抑制导电粒子2因熔融的树脂而发生不必要的移动。
(绝缘性粘接基层和绝缘性粘接覆盖层的层叠、导电粒子的埋入)
另外，夹着导电粒子13而将绝缘性粘接基层11和绝缘性覆盖层12层叠的情况下，可利用公知的方法来进行。该情况下，导电粒子13存在于这些层的界面附近。这里，“存在于界面附近”是表示，导电粒子的一部分嵌入至一方的层中，剩余部分嵌入至另一方的层中。此外，也可将导电粒子埋入绝缘性粘接基层中。该情况下，不层叠绝缘性粘接覆盖层也可形成。
<第四方式的各向异性导电膜的制造>
接下来，对层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的本发明的第四方式的各向异性导电膜的制造方法进行说明。该制造方法具有以下工序(I)～(V)。一边参照附图一边对各工序详细说明。另外，不限定于该制造方法。
(工序(I))
首先，如图12A所示，准备转印体100，转印体100在表面形成有相当于平面格子图案的格点的柱状凸部101。这里，柱状是指圆柱状或棱柱状(三棱柱、四棱柱、六棱柱等)。该柱状包括锥体。优选为圆柱状。凸部101的高度可根据要进行各向异性导电连接的端子间距、端子宽度、间隙宽度、导电粒子的平均粒径等来决定，但优选为所使用的导电粒子的平均粒径的2倍以上且小于4倍。此外，凸部101的半值宽度(一半高度处的宽度)优选为导电粒子的平均粒径的0.7倍以上1.3倍以下。如果该高度和宽度为这些范围，则可获得避免连续发生脱落和缺失这样的效果。
进一步，凸部101具有可使导电粒子稳定地附着的那种程度的平坦的顶面。
＊转印体的具体例
该工序(I)中应当准备的转印体可利用公知的方法来制作，例如，可通过加工金属板而制成原盘，对其涂布固化性树脂组合物且固化从而制作。具体而言，将平坦的金属板切削加工，制作形成有与凸部对应的凹部的转印体原盘，在该原盘的凹部形成面涂布构成转印体的树脂组合物，固化后，从原盘拉开，从而获得转印体。
(工序(II))
接着，如图12B所示，将表面上以平面格子图案形成有多个凸部101的转印体100的凸部101的至少顶面制成微粘着层102。
＊转印体的微粘着层
微粘着层102是直至导电粒子被转附至构成各向异性导电膜的绝缘性粘接基层为止，显示可暂时保持导电粒子的粘着力的层，形成于凸部101的至少顶面。因此，凸部101整体可具有微粘着性。微粘着层102的厚度可根据微粘着层102的材质、导电粒子的粒径等而适当决定。此外，“微粘着”的意思是，将导电粒子转附于绝缘性粘接基层时，比绝缘性粘接基层的粘着力弱。
这样的微粘着层102可应用公知的各向异性导电膜中所使用的微粘着层。例如，可通过将有机硅系粘着剂组合物、或与绝缘性粘接基层、绝缘性粘接覆盖层相同材质的粘着层涂布于凸部101的顶面而形成。
(工序(III))
接着，如图12C所示，使导电粒子103附着于转印体100的凸部101的微粘着层102。具体而言，从转印体100的凸部101的上方将导电粒子103散布，并将未附着于微粘着层102的导电粒子103使用吹风机吹走即可。该情况下，在一部分凸部101上，会以某一程度的频率发生导电粒子因静电等作用而附着于凸部101的侧面，并且无法通过吹风去除。
另外，也可使图12C中的面的方向倒转，使突起的顶面附着于一面铺满导电粒子的面。这是为了不对导电粒子施加不必要的应力。通过这样仅使配置时所必要的导电粒子附着于突起顶面，从而容易将导电粒子回收再利用，与将导电粒子填充于开口部并取出的方法相比，经济性也更优异。另外，将导电粒子填充于开口部并取出的方法的情况下，担忧未被填充的导电粒子容易受到不必要的应力。
(工序(IV))
接着，如图12D所示，在转印体100的附着有导电粒子103的一侧的表面重叠并按压应当构成各向异性导电膜的绝缘性粘接基层104，从而使导电粒子103转附于绝缘性粘接基层104的单面(图12E)。该情况下，优选将转印体100以其凸部101向下的方式与绝缘性粘接基层104重叠并按压。这是因为，通过设为向下并吹风，容易将未贴附于凸部的顶面的导电粒子去除。
(工序(V))
如图12F所示，对于转附有导电粒子103的绝缘性粘接基层104，从导电粒子转附面一侧层叠绝缘性粘接覆盖层105。由此可获得本发明的各向异性导电膜200。
予以说明的是，该各向异性导电膜200中，关于工序(III)中一直附着于凸部101的侧面的导电粒子，该凸部100的微粘着层102上存在导电粒子103的情况下，导电粒子在各向异性导电膜200的厚度方向上凝聚。此外，该凸部100的微粘着层102上不存在导电粒子103的情况下，配置有从格点在水平方向和厚度方向上偏离的导电粒子。
<连接结构体>
关于本发明的第一、第二、第三或第四方式的各向异性导电膜，通过配置于第一电子部件(例如IC芯片)的端子(例如凸块)和第二电子部件(例如配线基板)的端子(例如凸块、垫片)之间，并从第一或第二电子部件侧进行热压接，使其正式固化而进行各向异性导电连接，从而能够获得短路、导通不良被抑制的、所谓COG(chip on glass(覆晶玻璃))、FOG(film on glass(玻璃上膜))等连接结构体。
实施例
以下，对本发明的第一方式的各向异性导电膜进行具体说明。
实施例1A
准备厚度2mm的镍板，以四方格子图案形成圆柱状的凹部(内径5μm、深度6μm)，制成转印体原盘。相邻凹部中心间距离为8μm。因此，凹部的密度为16000个/mm2。
对于所得的转印体原盘，将含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、丙烯酸酯树脂(M208，东亚合成(株))29质量份、光聚合引发剂(IRGCUR 184，BASF日本(株))2质量份的光聚合性树脂组合物以干燥厚度为30μm的方式涂布于PET(聚对苯二甲酸乙二醇酯)膜上，于80℃干燥5分钟后，利用高压水银灯以1000mJ进行光照射，从而制成转印体。
将转印体从原盘剥下，以凸部为外侧的方式卷绕于直径20cm的不锈钢制的辊上，一边使该辊旋转一边与使含有环氧树脂(jER828，三菱化学(株))70质量份和苯氧树脂(YP-50，新日铁住金化学(株))30质量份的微粘着剂组合物含浸于无纺布而成的粘着片接触，使微粘着剂组合物附着于凸部的顶面，形成厚度1μm的微粘着层而获得转印体。
将平均粒径4μm的导电粒子(镀镍树脂粒子(AUL704，积水化学工业(株)))散布于该转印体的表面后，通过吹风而去除未附着于微粘着层的导电粒子。
关于附着了导电粒子的转印体，使其导电粒子附着面对于作为绝缘性粘接基层的厚度5μm的片状的热固型绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份、阳离子系固化剂(SI-60L，三新化学工业(株))2质量份和二氧化硅微粒(Aerosil RY200，日本Aerosil(株))20质量份的绝缘性粘接组合物形成的膜)以温度50℃、压力0.5MPa进行按压，从而使导电粒子转印于绝缘性粘接基层。
将透明的作为绝缘性粘接覆盖层的厚度15μm的片状的另一绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份和阳离子系固化剂(SI-60L，三新化学工业(株))2质量份的绝缘性粘接组合物形成的膜)与所得的绝缘性粘接基层的导电粒子转附面重叠，以温度60℃、压力2MPa进行层叠。由此获得各向异性导电膜。
实施例2A
将导电粒子的散布量和吹风次数分别设为实施例1A时的2倍，除此以外，重复实施例1A而获得各向异性导电膜。
实施例3A
将转印体原盘的凹部内径设为3.6μm，将相邻凹部中心间距离设为6μm，将凹部密度设为28000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株)))代替平均粒径4μm的导电粒子，除此以外，重复实施例1A而获得各向异性导电膜。
实施例4A
将导电粒子的散布量和吹风次数分别设为实施例3A时的2倍，除此以外，重复实施例3A而获得各向异性导电膜。
比较例1A
将转印体原盘的凹部深度设为4.4μm，将凹部内径设为4.8μm，将相邻凹部中心间距离设为5.6μm，将凹部密度设为32000个/mm2，除此以外，重复实施例1A而获得各向异性导电膜。
比较例2A
将转印体原盘的凹部深度设为3.3μm，将凹部内径设为3.6μm，将相邻凹部中心间距离设为4.2μm，将凹部密度设为57000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外，重复实施例1A而获得各向异性导电膜。
<评价>
(导电粒子的“缺失”和“凝聚”)
对于实施例1A～4A及比较例1A～2A的各向异性导电膜，从其透明的绝缘性粘接覆盖层侧利用光学显微镜(MX50，奥林巴斯(株))观察1cm见方的区域，调查所假定的平面格子图案中未附着导电粒子的格点相对于全部格点的比例(缺失[％])和凝聚有2个以上导电粒子的格点相对于全部格点的比例。将所得的结果示于表1中。
此外，测定凝聚的导电粒子彼此的最大距离(凝聚距离)，也一并示于表1中。予以说明的是，“凝聚”方向均为各向异性导电膜的水平方向。
(粒子面积占有率)
考虑导电粒子的“缺失”和“凝聚”后，从导电粒子的平均粒径和转印体原盘的凹部密度(＝转印体的凸部密度)计算粒子面积占有率。将所得的结果示于表1中。
(初期导通电阻)
使用实施例及比较例的各向异性导电膜，将具有凸块间的间隙为12μm、高度15μm、30×50μm的金凸块的IC芯片和设有12μm间隙的配线的玻璃基板以180℃、60MPa、5秒这样的条件进行各向异性导电连接，获得连接结构体。关于所得的连接结构体，使用电阻测定器(数字万用表7565、横河电气(株))测定初期导通电阻值。将所得的结果示于表1中。期望为0.5Ω以下。
(导通可靠性)
将初期导通电阻值的测定中所使用的连接结构体投入至设定为温度85℃、湿度85％的老化试验器中，与初期导通电阻同样地测定放置500小时后的导通电阻值。将所得的结果示于表1中。期望为5Ω以下。
(短路发生率)
制作与初期导通电阻值的测定中所使用的连接结构体相同的连接结构体，调查相邻配线间的短路发生与否。将所得的结果示于表1中。期望短路发生率为50ppm以下。
[表1]
从表1的结果可知，使用了实施例1A～4A的各向异性导电膜的连接结构体在初期导通电阻、导通可靠性、短路发生率各评价项目中显示出良好的结果。
另一方面，比较例1A、2A的各向异性导电膜的情况下，虽然导电粒子的“缺失”的比例少，但“凝聚”的比例过高，因此短路发生率的评价低。
实施例5A
为了使用凹部密度为500个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2A同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2A同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2A为同等。此外，粒子面积占有率为0.6％。
此外，将所得的各向异性导电膜夹持在玻璃基板(ITO固态电极)和柔性配线基板(凸块宽度：200μm、L(线距)/S(间隙)＝1，配线高度10μm)之间，以连接凸块长度为1mm的方式在180℃、80MPa、5秒这样的条件下进行各向异性导电连接，获得评价用连接结构体。关于所得的连接结构体的“初期导通电阻值”和投入至温度85℃且湿度85％RH的恒温槽中500小时后的“导通可靠性”，使用数字万用表(34401A，安捷伦科技股份有限公司制)以电流1A且利用4端子法测定导通电阻，“初期导通电阻值”的情况下，将测定值为2Ω以下时评价为良好，将超过2Ω的连接结构体评价为不良，“导通可靠性”的情况下，将测定值为5Ω以下时评价为良好，将5Ω以上时评价为不良。其结果，实施例5A的连接结构体均被评价为“良好”。此外，与实施例2A同样地测定“短路发生率”，结果与实施例2A同样地获得良好的结果。
实施例6A
为了使用凹部密度为2000个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2A同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2A同样地测定导电粒子“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2A为同等。此外，粒子面积占有率为2.4％。
此外，将所得的各向异性导电膜与实施例5A同样地夹持在玻璃基板和柔性配线基板之间进行各向异性导电连接，从而获得评价用连接结构体。关于所得的连接结构体，与实施例5A同样地评价“初期导通电阻值”、“导通可靠性”和“短路发生率”，结果均获得良好的结果。
本发明的第一方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于20％，并且平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例为15％以下。因此，将本发明的第一方式的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生，因而在将窄间距化的IC芯片与配线基板进行各向异性导电连接时有用。
接下来，对本发明的第二方式的各向异性导电膜进行具体说明。
实施例1B
准备厚度2mm的镍板，以四方格子图案形成圆柱状的凹部(内径6μm、深度8μm)，制成转印体原盘。相邻凹部中心间距离为8μm。因此，凹部密度为16000个/mm2。
对于所得的转印体原盘，将含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、丙烯酸酯树脂(M208，东亚合成(株))29质量份和光聚合引发剂(IRGACURE 184，BASF日本(株))2质量份的光聚合性树脂组合物以干燥厚度为30μm的方式涂布于PET(聚对苯二甲酸乙二醇酯)膜上，于80℃干燥5分钟后，利用高压水银灯以1000mJ进行光照射，从而制成转印体。
将转印体从原盘剥下，以凸部为外侧的方式卷绕于直径20cm的不锈钢制的辊上，一边使该辊旋转一边与使含有环氧树脂(jER828，三菱化学(株))70质量份和苯氧树脂(YP-50，新日铁住金化学(株)30质量份的微粘着剂组合物含浸于无纺布而成的粘着片接触，使微粘着剂组合物附着于凸部的顶面，形成厚度1μm的微粘着层而获得转印体。
将平均粒径4μm的导电粒子(镀镍树脂粒子(AUL704，积水化学工业(株)))散布于该转印体的表面后，通过吹风而去除未附着于微粘着层的导电粒子。
关于附着了导电粒子的转印体，使其导电粒子附着面对于作为绝缘性粘接基层的厚度5μm的片状的热固型绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份、阳离子系固化剂(SI-60L，三新化学工业(株))2质量份和二氧化硅微粒(Aerosil RY200，日本Aerosil(株))20质量份的绝缘性粘接组合物形成的膜)以温度50℃、压力0.5MPa进行按压，从而使导电粒子转印于绝缘性粘接基层。
将透明的作为绝缘性粘接覆盖层的厚度15μm的片状的另一绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份和阳离子系固化剂(SI-60L，三新化学工业(株))2质量份的绝缘性粘接组合物形成的膜)与所得的绝缘性粘接基层的导电粒子转附面重叠，以温度60℃、压力2MPa进行层叠。由此获得各向异性导电膜。
实施例2B
将导电粒子的散布量和吹风次数分别设为实施例1B时的2倍，除此以外，重复实施例1B而获得各向异性导电膜。
实施例3B
将转印体原盘的圆柱状的凹部设为内径4.5μm、深度7.5μm，将相邻凹部中心间距离设为6μm，将凹部密度设为28000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外，重复实施例1B而获得各向异性导电膜。
实施例4B
将导电粒子的散布量和吹风次数分别设为实施例3B时的2倍，除此以外，重复实施例3B而获得各向异性导电膜。
比较例1B
将转印体原盘的凹部深度设为4.4μm，将凹部内径设为4.8μm，将相邻凹部中心间距离设为5.6μm，将凹部密度设为32000个/mm2，除此以外，重复实施例1B而获得各向异性导电膜。
比较例2B
将转印体原盘的凹部深度设为3.3μm，将凹部内径设为3.3μm，将相邻凹部中心间距离设为4.2μm，将凹部密度设为57000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外，重复实施例1B而获得各向异性导电膜。
<评价>
关于实施例1B～4B及比较例1B～2B的各向异性导电膜，利用相同的方法针对与对实施例1A的各向异性导电膜进行的评价项目相同的评价项目进行试验、评价。将所得的结果示于表2中。予以说明的是，凝聚的导电粒子的“凝聚”方向均为各向异性导电膜的水平方向。
[表2]
从表2的结果可知，使用了实施例1B～4B的各向异性导电膜的连接结构体在初期导通电阻、导通可靠性、短路发生率各评价项目中均显示出良好的结果。
另一方面，比较例1B、2B的各向异性导电膜的情况下，虽然导电粒子的“缺失”的比例少，但“凝聚”的比例过高，因此短路发生率大幅超过50ppm。
实施例5B
为了使用凹部密度为500个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2B同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2B同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2B为同等。此外，粒子面积占有率为0.7％。
此外，将所得的各向异性导电膜夹持在玻璃基板(ITO固态电极)和柔性配线基板(凸块宽度：200μm，L(线距)/S(间隙)＝1，配线高度10μm)之间，以连接凸块长度为1mm方式在180℃、80MPa、5秒这样的条件下进行各向异性导电连接，获得评价用连接结构体。关于所得的连接结构体的“初期导通电阻值”和投入至温度85℃且湿度85％RH的恒温槽500小时后的“导通可靠性”，使用数字万用表(34401A，安捷伦科技股份有限公司制)以电流1A且利用4端子法测定导通电阻，“初期导通电阻值”的情况下，将测定值为2Ω以下时评价为良好，将超过2Ω的连接结构体评价为不良，“导通可靠性”的情况下，将测定值为5Ω以下时评价为良好，将5Ω以上时评价为不良。其结果，实施例5B的连接结构体均被评价为“良好”。此外，与实施例2B同样地测定“短路发生率”，结果与实施例2B同样地获得良好的结果。
实施例6B
为了使用凹部密度为2000个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2B同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2B同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2B为同等。此外，粒子面积占有率为2.7％。
此外，将所得的各向异性导电膜与实施例5B同样地夹持在玻璃基板和柔性配线基板之间进行各向异性导电连接，从而获得评价用连接结构体。关于所得的连接结构体，与实施例5B同样地评价“初期导通电阻值”、“导通可靠性”和“短路发生率”，结果均获得良好的结果。
本发明的第二方式的各向异性导电膜中，任意的基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于5％，并且平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例大于10％且小于15％。因此，将本发明的第二方式的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生，因而在将窄间距化的IC芯片和配线基板进行各向异性导电连接时有用。
接下来，对本发明的第三方式的各向异性导电膜进行具体说明。
实施例1C
准备厚度2mm的镍板，以四方格子图案形成圆柱状的凹部(内径6μm、深度7μm)，制成转印体原盘。相邻凹部中心间距离为8μm。因此，凹部密度为16000个/mm2。
对于所得的转印体原盘，将含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、丙烯酸酯树脂(M208，东亚合成(株))29质量份、光聚合引发剂(IRGACURE 184，BASF日本(株))2质量份的光聚合性树脂组合物以干燥厚度为30μm的方式涂布于PET(聚对苯二甲酸乙二醇酯)膜上，于80℃干燥5分钟后，利用高压水银灯以1000mJ进行光照射，从而制作转印体。
将转印体从原盘剥下，以凸部为外侧的方式卷绕于直径20cm的不锈钢制的辊上，一边使该辊旋转一边与使含有环氧树脂(jER828，三菱化学(株))70质量份和苯氧树脂(YP-50，新日铁住金化学(株))30质量份的微粘着剂组合物含浸于无纺布而成的粘着片接触，使微粘着剂组合物附着于凸部的顶面，形成厚度1μm的微粘着层而获得转印体。
将平均粒径4μm的导电粒子(镀镍树脂粒子(AUL704，积水化学工业(株)))散布于该转印体的表面后，通过吹风将未附着于微粘着层的导电粒子去除。
关于附着了导电粒子的转印体，使其导电粒子附着面对于作为绝缘性粘接基层的厚度5μm的片状的热固型绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份、阳离子系固化剂(SI-60L，三新化学工业(株))2质量份和二氧化硅微粒(Aerosil RY200，日本Aerosil(株))20质量份的绝缘性粘接组合物形成的膜)以温度50℃、压力0.5MPa进行按压，从而使导电粒子转印于绝缘性粘接基层。
将透明的作为绝缘性粘接覆盖层的厚度15μm的片状的另一绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份和阳离子系固化剂(SI-60L，三新化学工业(株))2质量份的绝缘性粘接组合物形成的膜)与所得的绝缘性粘接基层的导电粒子转附面重叠，以温度60℃、压力2MPa进行层叠。由此获得各向异性导电膜。
实施例2C
将导电粒子的散布量和吹风次数分别设为实施例1C时的2倍，除此以外，重复实施例1而获得各向异性导电膜。
实施例3C
将转印体原盘的圆柱状的凹部内径设为4.5μm，将相邻凹部中心间距离设为6μm，将凹部密度设为28000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外、重复实施例1C而获得各向异性导电膜。
实施例4C
将导电粒子和散布量和吹风次数分别设为实施例3C时的2倍，除此以外，重复实施例3C而获得各向异性导电膜。
比较例1C
将转印体原盘的凹部深度设为4.4μm，将凹部内径设为4.8μm，将相邻凹部中心间距离设为5.6μm，将凹部密度设为32000个/mm2，除此以外，重复实施例1C而获得各向异性导电膜。
比较例2C
将转印体原盘的凹部深度设为3.3μm，将凹部内径设为3.6μm，将相邻凹部中心间距离设为4.2μm，将凹部密度设为57000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外，重复实施例1C而获得各向异性导电膜。
<评价>
关于实施例1C～4C及比较例1C～2C的各向异性导电膜，利用相同的方法针对与对实施例1A的各向异性导电膜进行的评价项目相同的评价项目进行试验、评价。将所得的结果示于表3中。予以说明的是，凝聚的导电粒子的“凝聚”方向均为各向异性导电膜的水平方向。
[表3]
从表3的结果可知，使用了实施例1C～4C的各向异性导电膜的连接结构体在初期导通电阻、导通可靠性、短路发生率各评价项目中均显示出良好的结果。
另一方面，比较例1C、2C的各向异性导电膜的情况下，虽然导电粒子的“缺失”的比例少，但“凝聚”的比例过高，因此短路发生率的评价低。
实施例5C
为了使用凹部密度为500个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2C同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2C同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2C为同等。此外，粒子面积占有率为0.6％。
此外，将所得的各向异性导电膜夹持在玻璃基板(ITO固态电极)和柔性配线基板(凸块宽度：200μm，L(线距)/S(间隙)＝1，配线高度10μm)之间，以连接凸块长度为1mm的方式在180℃、80MPa、5秒这样的条件下进行各向异性导电连接，获得评价用连接结构体。关于所得的连接结构体的“初期导通电阻值”和投入至温度85℃且湿度85％RH的恒温槽500小时后的“导通可靠性”，使用数字万用表(34401A，安捷伦科技股份有限公司制)以电流1A且利用4端子法测定导通电阻，“初期导通电阻值”的情况下，将测定值为2Ω以下时评价为良好，将超过2Ω的连接结构体评价为不良，“导通可靠性”的情况下，将测定值为5Ω以下时评价为良好，将5Ω以上时评价为不良。其结果，实施例5C的连接结构体均被评价为“良好”。此外，与实施例2C同样地测定“短路发生率”，结果与实施例2C同样地获得良好的结果。
实施例6C
为了使用凹部密度为2000个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2C同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2C同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2C为同等。此外，粒子面积占有率为2.4％。
此外，将所得的各向异性导电膜与实施例5C同样地夹持在玻璃基板和柔性配线基板之间进行各向异性导电连接，从而获得评价用连接结构体。关于所得的连接结构体，与实施例5C同样地评价“初期导通电阻值”、“导通可靠性”和“短路发生率”，结果均获得良好的结果。
本发明的第三方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为15％以下，平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例为10％以下。进一步，凝聚而配置的导电粒子彼此在各向异性导电膜的面方向上相互接触而凝聚。因此，将本发明的第三方式的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生，因而在将窄间距化的IC芯片和配线基板进行各向异性导电连接时有用。
接下来，对本发明的第四方式的各向异性导电膜进行具体说明。
实施例1D
准备厚度2mm的镍板，以四方格子图案形成圆柱状的凹部(内径5μm、深度8μm)，制成转印体原盘。相邻凹部中心间距离为8μm。因此，凹部密度为16000个/mm2。
对于所得的转印体原盘，将含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、丙烯酸酯树脂(M208，东亚合成(株))29质量份、光聚合引发剂(IRGCUR 184，BASF日本(株))2质量份的光聚合性树脂组合物以干燥厚度为30μm的方式涂布于PET(聚对苯二甲酸乙二醇酯)膜上，于80℃干燥5分钟后，利用高压水银灯以1000mJ进行光照射，从而制作转印体。
将转印体从原盘剥下，以凸部为外侧的方式卷绕于直径20cm的不锈钢制的辊上，一边使该辊旋转一边与使含有环氧树脂(jER828，三菱化学(株))70质量份)和苯氧树脂(YP-50，新日铁住金化学(株))30质量份的微粘着剂组合物含浸于无纺布而成的粘着片接触，使微粘着剂组合物附着于凸部的顶面，形成厚度1μm的微粘着层而获得转印体。
将平均粒径4μm的导电粒子(镀镍树脂粒子(AUL704，积水化学工业(株)))散布于该转印体的表面后，通过吹风将未附着于微粘着层的导电粒子去除。
关于附着了导电粒子的转印体，使其导电粒子附着面对于作为绝缘性粘接基层的厚度5μm的片状的热固型绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份、阳离子系固化剂(SI-60L，三新化学工业(株))2质量份和二氧化硅微粒(Aerosil RY200，日本Aerosil(株))20质量份的绝缘性粘接组合物形成的膜)以温度50℃、压力0.5MPa进行按压，从而使导电粒子转印于绝缘性粘接基层。
将透明的作为绝缘性粘接覆盖层的厚度15μm的片状的另一绝缘性粘接膜(由含有苯氧树脂(YP-50，新日铁住金化学(株))60质量份、环氧树脂(jER828，三菱化学(株))40质量份和阳离子系固化剂(SI-60L，三新化学工业(株))2质量份的绝缘性粘接组合物形成的膜)与所得的绝缘性粘接基层的导电粒子转附面重叠，以温度60℃、压力2MPa进行层叠。由此获得各向异性导电膜。
实施例2D
将导电粒子的散布量和吹风回数分别设为实施例1D时的2倍，除此以外，重复实施例1D而获得各向异性导电膜。
实施例3D
将转印体原盘的圆柱状的凹部设为内径3.8μm、深度6μm，将相邻凹部中心间距离设为6μm，将凹部密度设为28000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株)))代替平均粒径4μm的导电粒子，除此以外，重复实施例1D而获得各向异性导电膜。
实施例4D
将导电粒子的散布量和吹风次数分别设为实施例3时的2倍，除此以外，重复实施例3而获得各向异性导电膜。
比较例1D
将转印体原盘的凹部深度设为4.4μm，将凹部内径设为4.8μm，将相邻凹部中心间距离设为5.6μm，将凹部密度设为32000个/mm2，除此以外，重复实施例1D而获得各向异性导电膜。
比较例2D
将转印体原盘的凹部深度设为3.3μm，将凹部内径设为3.6μm，将相邻凹部中心间距离设为4.2μm，将凹部密度设为57000个/mm2，并且使用平均粒径3μm的导电粒子(AUL703，积水化学工业(株))代替平均粒径4μm的导电粒子，除此以外，重复实施例1D而获得各向异性导电膜。
<评价>
关于实施例1D～4D及比较例1D～2D的各向异性导电膜，利用相同的方法针对与对实施例1A的各向异性导电膜进行的评价项目相同的评价项目进行试验、评价。将所得的结果示于表4中。予以说明的是，凝聚的导电粒子的“凝聚”方向均为各向异性导电膜的水平方向。
[表4]
从表4的结果可知，使用了实施例1D～4D的各向异性导电膜的连接结构体在初期导通电阻、导通可靠性、短路发生率各评价项目中均显示出良好的结果。
另一方面，比较例1D、2D的各向异性导电膜的情况下，虽然导电粒子的“缺失”的比例少，但“凝聚”的比例过高，因此短路发生率的评价低。
实施例5D
为了使用凹部密度为500个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2D同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2D同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2D为同等。此外，粒子面积占有率为0.7％。
此外，将所得的各向异性导电膜夹持在玻璃基板(ITO固态电极)和柔性配线基板(凸块宽度：200μm，L(线距)/S(间隙)＝1，配线高度10μm)之间，以连接凸块长度为1mm的方式在180℃、80MPa、5秒这样的条件下进行各向异性导电连接，获得评价用连接结构体。关于所得的连接结构体的“初期导通电阻值”和投入至温度85℃且湿度85％RH的恒温槽500小时后的“导通可靠性”，使用数字万用表(34401A，安捷伦科技股份有限公司制)以电流1A且利用4端子法测定导通电阻，“初期导通电阻值”的情况下，将测定值为2Ω以下时评价为良好，将超过2Ω的连接结构体评价为不良，“导通可靠性”的情况下，将测定值为5Ω以下时评价为良好，将5Ω以上时评价为不良。其结果，实施例5D的连接结构体均被评价为“良好”。此外，与实施例2D同样地测定“短路发生率”，结果与实施例2D同样地获得良好的结果。
实施例6D
为了使用凹部密度为2000个/mm2的转印原盘，调整相邻凹部中心间距离，除此以外，与实施例2D同样地制作转印体，进而制作各向异性导电膜。关于所得的各向异性导电膜，与实施例2D同样地测定导电粒子的“缺失”和“凝聚”，进而算出粒子面积占有率。其结果，导电粒子的“缺失”和“凝聚”与实施例2D为同等。此外，粒子面积占有率为2.7％。
此外，将所得的各向异性导电膜与实施例5D同样地夹持在玻璃基板和柔性配线基板之间进行各向异性导电连接，从而获得评价用连接结构体。关于所得的连接结构体，与实施例5D同样地评价“初期导通电阻值”、“导通可靠性”和“短路发生率”，结果均获得良好的结果。
本发明的第四方式的各向异性导电膜中，基准区域中所假定的平面格子图案中“未配置导电粒子的格点”相对于全部格点的比例被设定为小于10％，平面格子图案中“多个导电粒子凝聚而配置的格点”相对于全部格点的比例被设定为15％以下，并且凝聚而配置的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上倾斜偏离而配置。因此，将本发明的第四方式的各向异性导电膜应用于各向异性导电连接的情况下，能够实现良好的初期导通性和老化后的良好的导通可靠性，也能够抑制短路的发生，因而在将窄间距化的IC芯片和配线基板进行各向异性导电连接时有用。
符号说明
10、200 各向异性导电膜
11、104 绝缘性粘接基层
12、105 绝缘性粘接覆盖层
13、103 导电粒子
100 转印体
101 凸部
102 微粘着层
A 导电粒子缺失了的格点(格点上未配置导电粒子的位置)
B 导电粒子相互接触而凝聚了的格点(导电粒子彼此接触而凝聚的位置)
C 导电粒子相互分开而凝聚了的格点(导电粒子彼此非接触地凝聚的位置)

Claims (31)

1.一种各向异性导电膜，其是在绝缘性粘接基层上导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为小于20％，
该平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为15％以下，缺失和凝聚的合计为25％以下。
2.根据权利要求1所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(A)、(2)以及(3)的边X和边Y构成的大致方形的区域，
100D≤X+Y≤400D (A)
X≥5D (2)
Y≥5D (3)
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
3.根据权利要求1或2所述的各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为小于20％，
该平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为5％以下。
4.根据权利要求3所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(1)～(3)的边X和边Y构成的大致方形的区域，
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
5.根据权利要求3或4所述的各向异性导电膜，相对于各向异性导电膜的基准区域的面积，存在于该面积中的全部导电粒子的粒子面积占有率为15～35％。
6.根据权利要求3～5中任一项所述的各向异性导电膜，导电粒子的平均粒径为1～10μm，平面格子图案的相邻格点间距离大于导电粒子的平均粒径的0.5倍。
7.根据权利要求1或2所述的各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的任意基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为小于5％，
该平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为大于10％且小于15％。
8.根据权利要求7所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(1)～(3)的边X和边Y构成的大致方形的区域，
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
9.根据权利要求7或8所述的各向异性导电膜，相对于各向异性导电膜的任意基准区域的面积，存在于该面积中的全部导电粒子的粒子面积占有率为15～35％。
10.根据权利要求7～9中任一项所述的各向异性导电膜，导电粒子的平均粒径为1～10μm，平面格子图案的相邻格点间距离大于导电粒子的平均粒径的0.5倍。
11.根据权利要求7～10中任一项所述的各向异性导电膜，凝聚配置的导电粒子的凝聚方向相对于各向异性导电膜的平面方向倾斜。
12.根据权利要求7～11中任一项所述的各向异性导电膜，配置有凝聚的导电粒子的格点和与凝聚的导电粒子内切的圆的中心之间的距离相对于导电粒子的平均粒径为25％以下。
13.根据权利要求1或2所述的各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为15％以下，
该平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为10％以下，
凝聚而配置的导电粒子彼此在各向异性导电膜的面方向上相互接触而凝聚。
14.根据权利要求13所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(1)～(3)的边X和边Y构成的大致方形的区域，
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
15.根据权利要求13或14所述的各向异性导电膜，相对于各向异性导电膜的基准区域的面积，存在于该面积中的全部导电粒子的粒子面积占有率为15～35％。
16.根据权利要求13～15中任一项所述的各向异性导电膜，导电粒子的平均粒径为1～10μm，平面格子图案的相邻格点间距离大于导电粒子的平均粒径的0.5倍。
17.根据权利要求1或2所述的各向异性导电膜，其是层叠有绝缘性粘接基层和绝缘性粘接覆盖层、且在它们的界面附近导电粒子被配置于平面格子图案的格点的结构的各向异性导电膜，
各向异性导电膜的基准区域中所假定的平面格子图案中未配置导电粒子的格点相对于全部格点的比例为小于10％，
该平面格子图案中多个导电粒子凝聚而配置的格点相对于全部格点的比例为15％以下，
凝聚而配置的至少一部分导电粒子彼此在各向异性导电膜的厚度方向上倾斜偏离而配置。
18.根据权利要求17所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式(1)～(3)的边X和边Y构成的大致方形的区域，
X+Y＝100D (1)
X≥5D (2)
Y≥5D (3)
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
19.根据权利要求17或18所述的各向异性导电膜，在厚度方向上偏离而配置的导电粒子间距离即凝聚距离为导电粒子的平均粒径的25～50％。
20.根据权利要求17～19中任一项所述的各向异性导电膜，相对于各向异性导电膜的基准区域的面积，存在于该面积中的全部导电粒子的粒子面积占有率为25％以下。
21.根据权利要求17～20中任一项所述的各向异性导电膜，导电粒子的平均粒径为1～10μm，平面格子图案的相邻格点间距离大于导电粒子的平均粒径的0.5倍。
22.根据权利要求1或2所述的各向异性导电膜，基准区域是各向异性导电膜的平面中央部中的由满足以下关系式的边X和边Y构成的大致方形的区域，
X+Y＝400D
X≥20D
Y≥20D
这里，D是导电粒子的平均粒径，边Y是相对于各向异性导电膜的长度方向小于±45°的范围的直线，边X是与边Y垂直的直线。
23.根据权利要求22所述的各向异性导电膜，相对于各向异性导电膜的任意基准区域的面积，存在于该面积中的全部导电粒子的粒子面积占有率为0.15％以上。
24.根据权利要求22或23所述的各向异性导电膜，导电粒子的平均粒径为1～30μm，平面格子图案的相邻格点间距离为导电粒子的平均粒径的0.5倍以上。
25.一种制造方法，其是权利要求1～24中任一项所述的各向异性导电膜的制造方法，具有以下工序(I)～(V)：
<工序(I)>
准备转印体的工序，所述转印体在表面形成有相当于平面格子图案的格点的柱状凸部；
<工序(II)>
将该转印体的凸部的至少顶面制成微粘着层的工序；
<工序(III)>
使导电粒子附着于该转印体的凸部的微粘着层的工序；
<工序(IV)>
在该转印体的附着了导电粒子的一侧的表面重叠并按压绝缘性粘接基层，从而使导电粒子转附于绝缘性粘接基层的工序；及
<工序(V)>
对于转附有导电粒子的绝缘性粘接基层，从导电粒子转附面一侧层叠绝缘性粘接覆盖层的工序。
26.根据权利要求25所述的制造方法，工序(I)中所使用的转印体是通过加工金属板而制成原盘、对其涂布固化性树脂组合物并固化而制成。
27.根据权利要求25或26所述的制造方法，工序(I)的转印体的凸部的高度为导电粒子的平均粒径的1.2倍以上且小于2倍，并且凸部的半值宽度为导电粒子的平均粒径的0.7倍以上1.3倍以下。
28.根据权利要求25或26所述的制造方法，工序(I)的转印体的凸部的高度为导电粒子的平均粒径的2倍以上且小于4倍，并且凸部的宽度为导电粒子的平均粒径的1.4倍以上3.6倍以下。
29.根据权利要求25或26所述的制造方法，工序(I)的转印体的凸部的高度为导电粒子的平均粒径的1.2倍以上且小于2倍，并且凸部的半值宽度为导电粒子的平均粒径的1.4倍以上3.6倍以下。
30.根据权利要求25或26所述的制造方法，工序(I)的转印体的凸部的高度为导电粒子的平均粒径的2倍以上且小于4倍，并且凸部的半值宽度为导电粒子的平均粒径的0.7倍以上1.3倍以下。
31.一种连接结构体，其是第一电子部件的端子与第二电子部件的端子通过权利要求1～24中任一项所述的各向异性导电膜进行各向异性导电连接而成。
CN201580055638.8A 2014-10-28 2015-10-28 各向异性导电膜、其制造方法、及连接结构体 Active CN107078418B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910521506.XA CN110265843B (zh) 2014-10-28 2015-10-28 各向异性导电膜

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014-219789 2014-10-28
JP2014219789 2014-10-28
JP2014-219790 2014-10-28
JP2014-219792 2014-10-28
JP2014-219791 2014-10-28
JP2014219791 2014-10-28
JP2014219792 2014-10-28
JP2014219790 2014-10-28
PCT/JP2015/080337 WO2016068168A1 (ja) 2014-10-28 2015-10-28 異方性導電フィルム、その製造方法、及び接続構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910521506.XA Division CN110265843B (zh) 2014-10-28 2015-10-28 各向异性导电膜

Publications (2)

Publication Number Publication Date
CN107078418A true CN107078418A (zh) 2017-08-18
CN107078418B CN107078418B (zh) 2019-07-09

Family

ID=55857503

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580055638.8A Active CN107078418B (zh) 2014-10-28 2015-10-28 各向异性导电膜、其制造方法、及连接结构体
CN201910521506.XA Active CN110265843B (zh) 2014-10-28 2015-10-28 各向异性导电膜

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910521506.XA Active CN110265843B (zh) 2014-10-28 2015-10-28 各向异性导电膜

Country Status (5)

Country Link
US (3) US10304587B2 (zh)
KR (4) KR101956221B1 (zh)
CN (2) CN107078418B (zh)
TW (4) TWI686999B (zh)
WO (1) WO2016068168A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832830B2 (en) 2014-10-28 2020-11-10 Dexerials Corporation Anisotropic electrically conductive film, method for producing same, and connection structural body

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052254B2 (ja) * 2016-11-04 2022-04-12 デクセリアルズ株式会社 フィラー含有フィルム
TWI732746B (zh) 2014-11-17 2021-07-11 日商迪睿合股份有限公司 異向性導電膜之製造方法
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
JP2018073577A (ja) * 2016-10-27 2018-05-10 株式会社エンプラス 異方導電性シート及びその製造方法
CN109964371B (zh) 2016-12-01 2021-03-12 迪睿合株式会社 各向异性导电膜
JP7047282B2 (ja) 2016-12-01 2022-04-05 デクセリアルズ株式会社 フィラー含有フィルム
WO2018101105A1 (ja) * 2016-12-01 2018-06-07 デクセリアルズ株式会社 フィラー含有フィルム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003286457A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方導電性接着シートおよびその製造方法
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
JP2010033793A (ja) * 2008-07-28 2010-02-12 Tokai Rubber Ind Ltd 粒子転写膜の製造方法
US20100101700A1 (en) * 2005-06-13 2010-04-29 Trillion Science Inc. Non-random array anisotropic conductive film (acf) and manufacturing processes

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU612771B2 (en) * 1988-02-26 1991-07-18 Minnesota Mining And Manufacturing Company Electrically conductive pressure-sensitive adhesive tape
JP3280685B2 (ja) * 1991-01-23 2002-05-13 株式会社東芝 異方導電性接着樹脂層及びその製造方法
WO1995004387A1 (en) * 1993-07-27 1995-02-09 Citizen Watch Co., Ltd. An electrical connecting structure and a method for electrically connecting terminals to each other
US6977025B2 (en) * 1996-08-01 2005-12-20 Loctite (R&D) Limited Method of forming a monolayer of particles having at least two different sizes, and products formed thereby
JP3587859B2 (ja) * 1997-03-31 2004-11-10 日立化成工業株式会社 回路接続材料並びに回路端子の接続構造及び接続方法
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JP3582654B2 (ja) * 2002-10-04 2004-10-27 日立化成工業株式会社 接続部材
US20070175579A1 (en) 2003-12-04 2007-08-02 Asahi Kasei Emd Corporation Anisotropic conductive adhesive sheet and connecting structure
JP2006024551A (ja) * 2004-06-11 2006-01-26 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
US7078095B2 (en) * 2004-07-07 2006-07-18 Xerox Corporation Adhesive film exhibiting anisotropic electrical conductivity
KR100667374B1 (ko) * 2004-12-16 2007-01-10 제일모직주식회사 이방전도성 접속부재용 고분자 수지 미립자, 전도성 미립자 및 이를 포함한 이방 전도성 접속재료
KR100650284B1 (ko) * 2005-02-22 2006-11-27 제일모직주식회사 도전성능이 우수한 고분자 수지 미립자, 전도성 미립자 및이를 포함한 이방 전도성 접속재료
JP4887700B2 (ja) * 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP2009076431A (ja) 2007-01-31 2009-04-09 Tokai Rubber Ind Ltd 異方性導電膜およびその製造方法
JP2008186761A (ja) 2007-01-31 2008-08-14 Tokai Rubber Ind Ltd 粒子転写膜の製造方法および粒子保持膜の製造方法ならびに異方性導電膜
EP2131450B1 (en) * 2007-03-12 2013-08-07 Senju Metal Industry Co., Ltd Anisotropic electroconductive material
JP4880533B2 (ja) * 2007-07-03 2012-02-22 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電膜及びその製造方法、並びに接合体
JP2009152160A (ja) 2007-12-25 2009-07-09 Tokai Rubber Ind Ltd 粒子転写型およびその製造方法、粒子転写膜の製造方法ならびに異方性導電膜
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
CN201392897Y (zh) * 2009-02-25 2010-01-27 深圳华映显示科技有限公司 一种导电性接合垫结构及芯片接合垫结构
WO2010125965A1 (ja) * 2009-04-28 2010-11-04 日立化成工業株式会社 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及び回路部材の接続方法
KR101538834B1 (ko) * 2009-08-26 2015-07-22 세키스이가가쿠 고교가부시키가이샤 이방성 도전 재료, 접속 구조체 및 접속 구조체의 제조 방법
JP5558184B2 (ja) * 2010-04-20 2014-07-23 デクセリアルズ株式会社 異方性導電フィルム、接合体及び接続方法
JP5883679B2 (ja) * 2011-02-25 2016-03-15 積水化学工業株式会社 接続構造体の製造方法、異方性導電材料及び接続構造体
JP5685473B2 (ja) * 2011-04-06 2015-03-18 デクセリアルズ株式会社 異方性導電フィルム、接合体の製造方法、及び接合体
JP5690637B2 (ja) * 2011-04-12 2015-03-25 デクセリアルズ株式会社 異方性導電フィルム、接続方法及び接続構造体
JP5768454B2 (ja) * 2011-04-14 2015-08-26 デクセリアルズ株式会社 異方性導電フィルム
KR101774624B1 (ko) * 2011-08-05 2017-09-04 세키스이가가쿠 고교가부시키가이샤 도전 재료 및 접속 구조체
JP6044195B2 (ja) * 2011-09-06 2016-12-14 日立化成株式会社 絶縁被覆用粒子、絶縁被覆導電粒子、異方導電材料及び接続構造体
JP2013105636A (ja) * 2011-11-14 2013-05-30 Dexerials Corp 異方性導電フィルム、接続方法、及び接合体
JP2013149466A (ja) * 2012-01-19 2013-08-01 Sekisui Chem Co Ltd 異方性導電材料、接続構造体及び接続構造体の製造方法
JP2013149467A (ja) * 2012-01-19 2013-08-01 Sekisui Chem Co Ltd 異方性導電フィルム、接続構造体及び接続構造体の製造方法
CN103258585A (zh) * 2012-02-17 2013-08-21 鸿富锦精密工业（深圳）有限公司 各向异性导电膜、其制作装置及制作方法
KR20210146455A (ko) * 2012-08-01 2021-12-03 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법, 이방성 도전 필름, 및 접속 구조체
JP6056700B2 (ja) * 2012-08-03 2017-01-11 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
CN104541411B (zh) * 2012-08-24 2018-07-27 迪睿合电子材料有限公司 各向异性导电膜及其制造方法
KR102259384B1 (ko) * 2012-08-24 2021-06-02 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법 및 이방성 도전 필름
CN104541417B (zh) * 2012-08-29 2017-09-26 迪睿合电子材料有限公司 各向异性导电膜及其制备方法
JP6145004B2 (ja) * 2012-09-05 2017-06-07 積水化学工業株式会社 接続構造体の製造方法、ｂステージ化された異方性導電材料及び接続構造体
JP5972844B2 (ja) * 2012-09-18 2016-08-17 デクセリアルズ株式会社 異方性導電フィルム、異方性導電フィルムの製造方法、接続体の製造方法、及び接続方法
CN103730192A (zh) * 2012-10-16 2014-04-16 鸿富锦精密工业（深圳）有限公司 各向异性导电膜及其制备方法
US20140120401A1 (en) * 2012-10-30 2014-05-01 Samsung Sdi Co., Ltd. Connecting structure between circuit boards and battery pack having the same
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
KR101568659B1 (ko) * 2013-03-29 2015-11-12 제일모직주식회사 도전성 접착층을 포함하는 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치
WO2015141830A1 (ja) * 2014-03-20 2015-09-24 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
KR102430609B1 (ko) * 2014-03-31 2022-08-08 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그 제조 방법
TWI686999B (zh) * 2014-10-28 2020-03-01 日商迪睿合股份有限公司 異向性導電膜、其製造方法及連接構造體
TWI732746B (zh) * 2014-11-17 2021-07-11 日商迪睿合股份有限公司 異向性導電膜之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
JP2003286457A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方導電性接着シートおよびその製造方法
US20100101700A1 (en) * 2005-06-13 2010-04-29 Trillion Science Inc. Non-random array anisotropic conductive film (acf) and manufacturing processes
JP2010033793A (ja) * 2008-07-28 2010-02-12 Tokai Rubber Ind Ltd 粒子転写膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832830B2 (en) 2014-10-28 2020-11-10 Dexerials Corporation Anisotropic electrically conductive film, method for producing same, and connection structural body

Also Published As

Publication number Publication date
KR101956221B1 (ko) 2019-03-08
US10832830B2 (en) 2020-11-10
TW202147348A (zh) 2021-12-16
WO2016068168A1 (ja) 2016-05-06
TWI781710B (zh) 2022-10-21
US20200152352A1 (en) 2020-05-14
TWI824740B (zh) 2023-12-01
US10566108B2 (en) 2020-02-18
US10304587B2 (en) 2019-05-28
US20190237214A1 (en) 2019-08-01
TWI739287B (zh) 2021-09-11
TW202022895A (zh) 2020-06-16
CN110265843A (zh) 2019-09-20
TW201630258A (zh) 2016-08-16
KR20170036790A (ko) 2017-04-03
KR102489187B1 (ko) 2023-01-17
KR20210138137A (ko) 2021-11-18
KR20190026957A (ko) 2019-03-13
CN107078418B (zh) 2019-07-09
TW202307876A (zh) 2023-02-16
KR102326117B1 (ko) 2021-11-15
TWI686999B (zh) 2020-03-01
KR20210042429A (ko) 2021-04-19
KR102240963B1 (ko) 2021-04-16
CN110265843B (zh) 2021-05-11
US20170323701A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
CN107078418A (zh) 各向异性导电膜、其制造方法、及连接结构体
CN107078420A (zh) 各向异性导电膜
JP2020129550A (ja) 異方導電性フィルム及び接続構造体
CN107078419A (zh) 各向异性导电膜
CN107960139B (zh) 各向异性导电膜和连接结构体
CN107735909A (zh) 各向异性导电膜和连接结构体
CN109996838A (zh) 含填料膜
CN107112314A (zh) 多层基板
CN108028477A (zh) 各向异性导电膜和连接结构体
JP7348563B2 (ja) 異方性導電フィルム
CN109642037A (zh) 含填料膜
JP2023001188A (ja) 異方性導電フィルム
JP6682805B2 (ja) 異方性導電フィルム
JP6962403B2 (ja) 異方性導電フィルム
CN108886227A (zh) 各向异性导电膜的制造方法及各向异性导电膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1240408

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant