JP2014027314A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014027314A JP2014027314A JP2013229518A JP2013229518A JP2014027314A JP 2014027314 A JP2014027314 A JP 2014027314A JP 2013229518 A JP2013229518 A JP 2013229518A JP 2013229518 A JP2013229518 A JP 2013229518A JP 2014027314 A JP2014027314 A JP 2014027314A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- bonding material
- solid plate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 97
- 238000007747 plating Methods 0.000 claims description 52
- 239000007787 solid Substances 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 229910020836 Sn-Ag Inorganic materials 0.000 claims description 8
- 229910020988 Sn—Ag Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 230000000052 comparative effect Effects 0.000 description 19
- 239000000155 melt Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 229910052797 bismuth Inorganic materials 0.000 description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 241000239290 Araneae Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【課題】 半導体チップの放熱性を十分に確保できながら、半導体チップの接合材の鉛フ
リー化を達成することができる半導体装置およびその製造方法を提供すること。
【解決手段】 半導体チップ２と、半導体チップ２が接合されるダイパッド３と、半導体
チップ２とダイパッド３との間に介在され、ＢｉＳｎ系材料からなる接合材８とを有する
半導体装置１において、接合材８に、半導体チップ２とダイパッド３との間の熱伝導性を
向上させるためのＡｇネットワーク９を形成する。
【選択図】図１
リー化を達成することができる半導体装置およびその製造方法を提供すること。
【解決手段】 半導体チップ２と、半導体チップ２が接合されるダイパッド３と、半導体
チップ２とダイパッド３との間に介在され、ＢｉＳｎ系材料からなる接合材８とを有する
半導体装置１において、接合材８に、半導体チップ２とダイパッド３との間の熱伝導性を
向上させるためのＡｇネットワーク９を形成する。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関する。
従来、環境負荷の観点から、半導体装置における鉛の使用量の低減が要求されている。たとえば、２００６年７月施行のＲｏＨＳ（Restriction of Hazardous Substances）指令などによって提唱されている。
半導体装置では、たとえば、ＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）におけるアウターリードの外装めっき、ＢＧＡ（Ball Grid Array）における半田ボールなど、装置外部で使用される外部構成材、およびパッケージ内部における半導体チップの接合材など、装置内部で使用される内部構成材に鉛が使用されている。
半導体装置では、たとえば、ＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）におけるアウターリードの外装めっき、ＢＧＡ（Ball Grid Array）における半田ボールなど、装置外部で使用される外部構成材、およびパッケージ内部における半導体チップの接合材など、装置内部で使用される内部構成材に鉛が使用されている。
外部構成材については、鉛の含有量を一定比率以下とする鉛フリー化が、代替材料の研究によってほぼ達成されている。これに対し、内部構成材については、代替に適した材料がない。そのため、たとえば、９５Ｐｂ−５Ｓｎ（鉛含有量９５ｗｔ％）など、鉛含有率の高い金属が使用されている。
様々な組成の金属材料を、内部構成材の代替材料として評価する過程において、環境負荷の小さいビスマスが、代替材料の選択肢として着目される。ビスマスは、たとえば、装置内部で使用される接合材に要求される融点や接合性、さらには環境負荷の諸特性を満たす。
しかし、ビスマスの熱伝導率（約９Ｗ／ｍ・Ｋ）は、鉛の熱伝導率（約３５Ｗ／ｍ・Ｋ）に比べて低い。そのため、ビスマスを単に使用したのでは、半導体チップで生じる熱が放散されにくいといった不具合を生じる。
しかし、ビスマスの熱伝導率（約９Ｗ／ｍ・Ｋ）は、鉛の熱伝導率（約３５Ｗ／ｍ・Ｋ）に比べて低い。そのため、ビスマスを単に使用したのでは、半導体チップで生じる熱が放散されにくいといった不具合を生じる。
本発明の目的は、半導体チップの放熱性を十分に確保できながら、半導体チップの接合材の鉛フリー化を達成することができる半導体装置およびその製造方法を提供することにある。
上記目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップが接合される固体板と、前記半導体チップと前記固体板との間に介在され、ＢｉＳｎ系材料からなる接合材とを含み、前記接合材は、前記半導体チップと前記固体板との間の熱伝導性を向上させるためのＡｇからなる熱伝導経路を有しており、前記熱伝導経路は、前記半導体チップにおける前記固体板との対向面に対して垂直方向に延びており、かつ前記半導体チップと前記固体板との間の距離の３０％を超える長さで形成されている、半導体装置である。
この構成によれば、半導体チップと固体板とを接合する接合材がＢｉＳｎ系材料からなるので、接合材の鉛フリー化を達成することができる。
さらに、半導体チップと固体板との間が、Ａｇからなる熱伝導経路によって熱伝導可能に接続されている。これにより、半導体チップと固体板との間を熱が伝達しやすくなる。そのため、半導体チップで発生する熱を、熱伝導経路を介してＡｇの熱伝導率で固体板に逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
さらに、半導体チップと固体板との間が、Ａｇからなる熱伝導経路によって熱伝導可能に接続されている。これにより、半導体チップと固体板との間を熱が伝達しやすくなる。そのため、半導体チップで発生する熱を、熱伝導経路を介してＡｇの熱伝導率で固体板に逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
また、請求項２記載の発明は、前記接合材における前記半導体チップおよび／または前記固体板との界面近傍には、Ｓｎ−Ａｇ合金からなる金属層が形成されている、請求項１に記載の半導体装置である。
この構成では、接合材における半導体チップおよび／または固体板との界面近傍に、Ｓｎ−Ａｇ合金からなる金属層が形成されている。金属に対するＳｎ−Ａｇ合金の濡れ性は、ＢｉＳｎ系材料の濡れ性よりも優れている。そのため、この金属層によって、接合材と、半導体チップおよび／または固体板との接合強度を向上させることができる。
この構成では、接合材における半導体チップおよび／または固体板との界面近傍に、Ｓｎ−Ａｇ合金からなる金属層が形成されている。金属に対するＳｎ−Ａｇ合金の濡れ性は、ＢｉＳｎ系材料の濡れ性よりも優れている。そのため、この金属層によって、接合材と、半導体チップおよび／または固体板との接合強度を向上させることができる。
また、請求項３記載の発明は、前記接合材におけるＳｎの含有量が、０ｗｔ％を超過し、４ｗｔ％以下である、請求項１または２に記載の半導体装置である。
ＳｎはＡｇと合金化し易い金属であるが、上記のように、接合材におけるＳｎの含有量が上記範囲であれば、熱伝導経路の形成に寄与するＡｇの不要な合金化を抑制することができる。その結果、熱伝導経路を効率よく形成することができる。
ＳｎはＡｇと合金化し易い金属であるが、上記のように、接合材におけるＳｎの含有量が上記範囲であれば、熱伝導経路の形成に寄与するＡｇの不要な合金化を抑制することができる。その結果、熱伝導経路を効率よく形成することができる。
また、Ｂｉ（融点：約２７０℃）がＳｎ（融点：約２３２℃）よりも多量に含有されるため、接合材に比較的高い融点を保持させることができる。そのため、半導体装置を実装するときのリフロー時において、優れた耐リフロー性を発揮することができる。
また、請求項４記載の発明は、前記固体板が金属からなるリードフレームのアイランドである、請求項１〜３のいずれかに記載の半導体装置である。
また、請求項４記載の発明は、前記固体板が金属からなるリードフレームのアイランドである、請求項１〜３のいずれかに記載の半導体装置である。
この構成では、固体板が金属からなるアイランドなので、Ａｇめっきを容易に施すことができ、そのＡｇめっきから熱伝導経路を形成することができる。
また、請求項５記載の発明は、前記熱伝導経路は、前記半導体チップから前記固体板に達するように形成されている、請求項１〜４のいずれか一項に記載の半導体装置である。
また、請求項６記載の発明は、前記半導体チップと前記固体板との間は、前記熱伝導経路によって、Ａｇの熱伝導率で熱伝導可能に接続されている、請求項１〜５のいずれか一項に記載の半導体装置である。
また、請求項５記載の発明は、前記熱伝導経路は、前記半導体チップから前記固体板に達するように形成されている、請求項１〜４のいずれか一項に記載の半導体装置である。
また、請求項６記載の発明は、前記半導体チップと前記固体板との間は、前記熱伝導経路によって、Ａｇの熱伝導率で熱伝導可能に接続されている、請求項１〜５のいずれか一項に記載の半導体装置である。
また、請求項７記載の発明は、前記固体板は、Ｃｕからなる、請求項１〜６のいずれか一項に記載の半導体装置である。
また、請求項８記載の発明は、前記半導体チップは、３００〜４００μｍ厚の四角板状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置である。
また、請求項９記載の発明は、前記接合材は、ＢｉＳｎを主として含有する、請求項１〜８のいずれか一項に記載の半導体装置である。
また、請求項８記載の発明は、前記半導体チップは、３００〜４００μｍ厚の四角板状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置である。
また、請求項９記載の発明は、前記接合材は、ＢｉＳｎを主として含有する、請求項１〜８のいずれか一項に記載の半導体装置である。
また、請求項１０記載の発明は、前記半導体チップにおける前記接合材との接合面には、Ａｕ、Ｎｉ、Ａｇを含有する裏面メタルが形成されている、請求項１〜９のいずれか一項に記載の半導体装置である。
また、請求項１１記載の発明は、前記裏面メタル上に、Ａｇからなるチップめっき層が形成されている、請求項１０に記載の半導体装置である。
また、請求項１１記載の発明は、前記裏面メタル上に、Ａｇからなるチップめっき層が形成されている、請求項１０に記載の半導体装置である。
また、請求項１２記載の発明は、前記チップめっき層の厚さは、０．１〜２．０μｍである、請求項１１に記載の半導体装置である。
また、請求項１３記載の発明は、前記固体板が、前記半導体チップをダイボンディングするダイパッドであり、前記ダイパッド上には、１．０〜１０．０μｍの厚さを有するパッドめっき層が形成されている、請求項１〜１２のいずれか一項に記載の半導体装置である。
また、請求項１３記載の発明は、前記固体板が、前記半導体チップをダイボンディングするダイパッドであり、前記ダイパッド上には、１．０〜１０．０μｍの厚さを有するパッドめっき層が形成されている、請求項１〜１２のいずれか一項に記載の半導体装置である。
また、請求項１４記載の発明は、前記接合材は、ＳｎよりもＢｉを多く含有している、請求項１〜１３のいずれか一項に記載の半導体装置である。
また、請求項１５記載の発明は、前記接合材は、Ａｇ、Ｓｎ、Ｃｏ、Ｃｕ、Ａｕ、Ｎｉ、Ｚｎの少なくとも一種からなる副成分を含有している、請求項１〜１４のいずれか一項に記載の半導体装置である。
また、請求項１５記載の発明は、前記接合材は、Ａｇ、Ｓｎ、Ｃｏ、Ｃｕ、Ａｕ、Ｎｉ、Ｚｎの少なくとも一種からなる副成分を含有している、請求項１〜１４のいずれか一項に記載の半導体装置である。
また、請求項１６記載の発明は、前記接合材の融点が、２６０〜２７０℃である、請求項１〜１５のいずれか一項に記載の半導体装置である。
また、請求項１７記載の発明は、前記接合材の融点が、２６０〜２６３℃である、請求項１６に記載の半導体装置である。
また、本発明の半導体装置は、半導体チップおよびその半導体チップが接合される固体板を備える半導体装置の製造方法であって、前記半導体チップおよび前記固体板の少なくとも一方における他方との接合面に、Ａｇからなるめっき層を形成する工程と、前記めっき層形成後、前記半導体チップと前記固体板との間に、Ｓｎの含有量が０ｗｔ％を超過し、４ｗｔ％以下であるＢｉＳｎからなる接合材を挟む工程と、熱処理により、前記半導体チップと前記固体板とを前記接合材を介して接合することによって、前記半導体チップにおける前記固体板との対向面に対して垂直方向に延びる熱伝導経路を前記接合材内に形成する工程とを含む、半導体装置の製造方法によって製造することができる。
また、請求項１７記載の発明は、前記接合材の融点が、２６０〜２６３℃である、請求項１６に記載の半導体装置である。
また、本発明の半導体装置は、半導体チップおよびその半導体チップが接合される固体板を備える半導体装置の製造方法であって、前記半導体チップおよび前記固体板の少なくとも一方における他方との接合面に、Ａｇからなるめっき層を形成する工程と、前記めっき層形成後、前記半導体チップと前記固体板との間に、Ｓｎの含有量が０ｗｔ％を超過し、４ｗｔ％以下であるＢｉＳｎからなる接合材を挟む工程と、熱処理により、前記半導体チップと前記固体板とを前記接合材を介して接合することによって、前記半導体チップにおける前記固体板との対向面に対して垂直方向に延びる熱伝導経路を前記接合材内に形成する工程とを含む、半導体装置の製造方法によって製造することができる。
この方法によれば、半導体チップにおける接合面および／または固体板における接合面にＡｇからなるめっき層が形成された後、半導体チップと固体板との間に、Ｓｎの含有量が０ｗｔ％を超過し、４ｗｔ％以下であるＢｉＳｎからなる接合材が挟まれ、その後、熱処理される。上記の工程が実行されることによって、めっき層から他方の接合面に達するＡｇネットワーク（網状組織）を接合材に形成することができる。このＡｇネットワークによって、半導体チップと固体板との間の熱伝導性を向上させることができる。
そして、この製造方法によって得られる半導体装置によれば、接合材がＢｉＳｎ系材料からなるので、接合材の鉛フリー化を達成することができる。
さらに、半導体チップと固体板との間がＡｇネットワークによって接続されるため、これらの間を熱が伝達しやすくなる。そのため、半導体チップで発生する熱を、Ａｇネットワークを介してＡｇの熱伝導率で固体板に逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
さらに、半導体チップと固体板との間がＡｇネットワークによって接続されるため、これらの間を熱が伝達しやすくなる。そのため、半導体チップで発生する熱を、Ａｇネットワークを介してＡｇの熱伝導率で固体板に逃がすことができる。したがって、半導体チップの放熱性を十分に確保することができる。
また、本発明の半導体装置を製造するための方法では、前記めっき層を形成する工程が、前記半導体チップにおける前記接合面および前記固体板における前記接合面の両方に前記めっき層を形成する工程であることが好ましい。
この方法では、半導体チップにおける接合面および固体板における接合面の両方にめっき層が形成される。そのため、いずれか一方の接合面にのみめっき層が形成される場合よりも、Ａｇネットワークの密度を大きくすることができる。その結果、半導体チップの放熱性を向上させることができる。
この方法では、半導体チップにおける接合面および固体板における接合面の両方にめっき層が形成される。そのため、いずれか一方の接合面にのみめっき層が形成される場合よりも、Ａｇネットワークの密度を大きくすることができる。その結果、半導体チップの放熱性を向上させることができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式断面図である。
半導体装置１は、ＱＦＰが適用された半導体装置１である。半導体装置１は、半導体チップ２と、半導体チップ２に接合される固体板としてのダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する樹脂パッケージ５とを備えている。
図１は、本発明の一実施形態に係る半導体装置の模式断面図である。
半導体装置１は、ＱＦＰが適用された半導体装置１である。半導体装置１は、半導体チップ２と、半導体チップ２に接合される固体板としてのダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する樹脂パッケージ５とを備えている。
半導体チップ２は、その内部に複数の機能素子を搭載している。半導体チップ２は、たとえば、３００〜４００μｍ厚の四角板状に形成され、機能素子と電気的に接続された配線パッド（図示せず）が厚さ方向一方面２１に露出している。一方、半導体チップ２の他方面２２には、たとえば、Ａｕ、Ｎｉ、Ａｇなどを含有する裏面メタル（図示せず）が形成されている。
その裏面メタル上には、Ａｇからなるチップめっき層６が形成されている。チップめっき層６の厚さは、たとえば、０．１〜２．０μｍである。
ダイパッド３は、たとえば、０．１〜５．０ｍｍ厚のＣｕ薄板からなり、四角状に形成されている。ダイパッド３の厚さ方向一方面３１には、Ａｇからなるパッドめっき層７が形成されている。パッドめっき層７の厚さは、たとえば、１．０〜１０．０μｍである。
ダイパッド３は、たとえば、０．１〜５．０ｍｍ厚のＣｕ薄板からなり、四角状に形成されている。ダイパッド３の厚さ方向一方面３１には、Ａｇからなるパッドめっき層７が形成されている。パッドめっき層７の厚さは、たとえば、１．０〜１０．０μｍである。
そして、半導体チップ２およびダイパッド３は、他方面２２および一方面３１が接合面として互いに対向した状態で、他方面２２と一方面３１との間に接合材８が介在することによって、互いに接合されている。すなわち、半導体チップ２は、一方面２１を上方に向けた姿勢でダイパッド３に支持される。
接合材８は、ＢｉＳｎ系材料からなる。ＢｉＳｎ系材料は、ＢｉＳｎを主として含有する材料である。ＢｉＳｎ系材料は、主成分ＢｉＳｎの他に、たとえば、半導体チップ２ダイパッド３間の熱の伝達、接合材８の機械的物性の向上、接合材８の融点調節および接合材８の濡れ性の向上などといった目的で、Ａｇ、Ｓｎ、Ｃｏ、Ｃｕ、Ａｕ、Ｎｉ、Ｚｎなどの副成分を含有することができる。これら副成分は、単独で含有されていてもよいし、複数の金属が合金化した状態で含有されていてもよい。
接合材８は、ＢｉＳｎ系材料からなる。ＢｉＳｎ系材料は、ＢｉＳｎを主として含有する材料である。ＢｉＳｎ系材料は、主成分ＢｉＳｎの他に、たとえば、半導体チップ２ダイパッド３間の熱の伝達、接合材８の機械的物性の向上、接合材８の融点調節および接合材８の濡れ性の向上などといった目的で、Ａｇ、Ｓｎ、Ｃｏ、Ｃｕ、Ａｕ、Ｎｉ、Ｚｎなどの副成分を含有することができる。これら副成分は、単独で含有されていてもよいし、複数の金属が合金化した状態で含有されていてもよい。
上記のように、接合材８にはＳｎが必ず含有され、ＢｉＳｎ成分におけるＳｎの含有量は、たとえば、０ｗｔ％を超過し、４ｗｔ％以下、好ましくは、１〜３ｗｔ％、さらに好ましくは、１．５〜２．５ｗｔ％である。
上記した副成分として、接合材８は、チップめっき層６およびパッドめっき層７の両方に接触する熱伝導経路としてのＡｇネットワーク９を有している。Ａｇネットワーク９は、多数のＡｇ細線が蜘蛛の巣状に広がってなり、接合材８のほぼ全域に達している。このＡｇネットワーク９によって、半導体チップ２とダイパッド３との間は理想的には、Ａｇの熱伝導率（約４２５Ｗ／ｍ・Ｋ）で熱伝導可能に接続されている。
上記した副成分として、接合材８は、チップめっき層６およびパッドめっき層７の両方に接触する熱伝導経路としてのＡｇネットワーク９を有している。Ａｇネットワーク９は、多数のＡｇ細線が蜘蛛の巣状に広がってなり、接合材８のほぼ全域に達している。このＡｇネットワーク９によって、半導体チップ２とダイパッド３との間は理想的には、Ａｇの熱伝導率（約４２５Ｗ／ｍ・Ｋ）で熱伝導可能に接続されている。
また、接合材８は、副成分として、チップめっき層６およびパッドめっき層７との界面近傍にＳｎ−Ａｇ合金からなる合金層１０を有している。合金層１０は、チップめっき層６およびパッドめっき層７の両方との界面近傍全域にわたって形成されていてもよいし、部分的に形成されていてもよい。
そして、上記のような接合材８の融点は、たとえば、２６０〜２７０℃、好ましくは、２６０〜２６３℃である。
そして、上記のような接合材８の融点は、たとえば、２６０〜２７０℃、好ましくは、２６０〜２６３℃である。
リード４は、ダイパッド３と同じＣｕ薄板（たとえば、０．１〜５．０ｍｍ厚）からなり、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に等間隔に配置されている。各リード４は、樹脂パッケージ５によって封止されたインナーリード４１と、樹脂パッケージ５から露出したアウターリード４２とを一体的に備えている。
インナーリード４１は、ダイパッド３と同一平面上に配置され、ダイパッド３との対向方向に長尺な矩形状に形成されている。インナーリード４１は、金属ワイヤ１１を介して半導体チップ２の配線パッドと電気的に接続されている。
アウターリード４２は、下方へ屈曲する屈曲部を有する略クランク形状に形成されている。アウターリード４２は、半導体装置１をプリント配線基板に実装するときの外部接続部として機能する。
アウターリード４２は、下方へ屈曲する屈曲部を有する略クランク形状に形成されている。アウターリード４２は、半導体装置１をプリント配線基板に実装するときの外部接続部として機能する。
樹脂パッケージ５としては、エポキシ樹脂など公知の材料を適用することができる。
上記のような半導体装置１は、その許容損失が、たとえば、１〜１０Ｗ、好ましくは、４〜１０Ｗである。許容損失は、半導体装置１の放熱性の指標とされる。また、半導体装置１は、プリント配線基板のランドにアウターリード４２がはんだ接合され、たとえば、２４０〜２６０℃でリフローすることによって、実装することができる。
上記のような半導体装置１は、その許容損失が、たとえば、１〜１０Ｗ、好ましくは、４〜１０Ｗである。許容損失は、半導体装置１の放熱性の指標とされる。また、半導体装置１は、プリント配線基板のランドにアウターリード４２がはんだ接合され、たとえば、２４０〜２６０℃でリフローすることによって、実装することができる。
図２は、図１に示す半導体装置１の製造方法を工程順に示す図である。
半導体装置１の製造工程では、図２（ａ）に示すように、半導体チップ２およびリードフレーム１２が用意される。
リードフレーム１２は、Ｃｕ薄板を加工することにより形成される。このリードフレーム１２は、格子状のフレーム部（図示せず）と、フレーム部に取り囲まれる各矩形領域内に配置されるアイランドとしてのダイパッド３と、ダイパッド３の周囲に配置される複数のリード４と、フレーム部とダイパッド３との間に架設された吊りリード（図示せず）とを一体的に備えている。
半導体装置１の製造工程では、図２（ａ）に示すように、半導体チップ２およびリードフレーム１２が用意される。
リードフレーム１２は、Ｃｕ薄板を加工することにより形成される。このリードフレーム１２は、格子状のフレーム部（図示せず）と、フレーム部に取り囲まれる各矩形領域内に配置されるアイランドとしてのダイパッド３と、ダイパッド３の周囲に配置される複数のリード４と、フレーム部とダイパッド３との間に架設された吊りリード（図示せず）とを一体的に備えている。
続いて、めっき法によって、半導体チップ２の他方面２２（裏面メタル）およびダイパッド３の一方面３１の両方にＡｇめっきが施される。これにより、チップめっき層６およびパッドめっき層７が形成される。なお、これらのめっき工程は、同じ工程で行なってもよいし、別工程で行なってもよい。
次いで、図２（ｂ）に示すように、ＢｉＳｎからなる接合材８をパッドめっき層７上に塗布し、その接合材８に対してチップめっき層６を対向させた姿勢で、半導体チップ２およびダイパッド３によって接合材８を挟み込む。
次いで、図２（ｂ）に示すように、ＢｉＳｎからなる接合材８をパッドめっき層７上に塗布し、その接合材８に対してチップめっき層６を対向させた姿勢で、半導体チップ２およびダイパッド３によって接合材８を挟み込む。
次いで、図２（ｃ）に示すように、たとえば、２８０〜３００℃でリフロー（熱処理）が行なわれる。これによって、接合材８にＡｇネットワーク９および合金層１０が形成されて、半導体チップ２とダイパッド３とが接合される。
次いで、図２（ｄ）に示すように、金属ワイヤ１１の一端が半導体チップ２の配線パッドに接続され、金属ワイヤ１１の他端がリード４のインナーリード４１に接続される。
次いで、図２（ｄ）に示すように、金属ワイヤ１１の一端が半導体チップ２の配線パッドに接続され、金属ワイヤ１１の他端がリード４のインナーリード４１に接続される。
続いて、リードフレーム１２が成形金型にセットされ、半導体チップ２、ダイパッド３、インナーリード４１、金属ワイヤ１１および吊りリードの一部が、樹脂パッケージ５によって封止される。
その後、リードフレーム１２の不要部分（たとえば、吊りリードにおける樹脂パッケージ５から露出する部分など）が切断される。こうして、図１に示す構造の半導体装置１の個片が得られる。
その後、リードフレーム１２の不要部分（たとえば、吊りリードにおける樹脂パッケージ５から露出する部分など）が切断される。こうして、図１に示す構造の半導体装置１の個片が得られる。
上記の方法によれば、半導体チップ２の他方面２２およびダイパッド３の一方面３１の両方にＡｇめっき層（チップめっき層６およびパッドめっき層７）が形成された後、半導体チップ２とダイパッド３との間にＢｉＳｎからなる接合材８が挟まれ、その後、リフローされる。上記の工程が実行されることによって、各めっき層６，７から他方のめっき層６，７に達するＡｇネットワーク９を接合材８に形成することができる。このＡｇネットワーク９によって、半導体チップ２とダイパッド３との間の熱伝導性をさらに向上させることができる。
そして、得られる半導体装置１によれば、接合材８がＢｉＳｎ系材料からなるので、接合材８の鉛フリー化を達成することができる。
さらに、半導体チップ２とダイパッド３との間がＡｇネットワーク９によって接続されるため、これらの間を熱が伝達可能となる。そのため、半導体チップ２で発生する熱を、Ａｇネットワーク９を介して、理想的にはＡｇの熱伝導率（約４２５Ｗ／ｍ・Ｋ）でダイパッド３に逃がすことができる。したがって、半導体チップ２の放熱性を十分に確保することができる。
さらに、半導体チップ２とダイパッド３との間がＡｇネットワーク９によって接続されるため、これらの間を熱が伝達可能となる。そのため、半導体チップ２で発生する熱を、Ａｇネットワーク９を介して、理想的にはＡｇの熱伝導率（約４２５Ｗ／ｍ・Ｋ）でダイパッド３に逃がすことができる。したがって、半導体チップ２の放熱性を十分に確保することができる。
また、半導体チップ２の他方面２２およびダイパッド３の一方面３１の両方にＡｇからなるめっき層（チップめっき層６およびパッドめっき層７）が形成され、各めっき層６，７のＡｇによって蜘蛛の巣状のＡｇネットワーク９が形成される。そのため、いずれか一方の接合面（他方面２２もしくは一方面３１）にのみめっき層が形成される場合よりも、Ａｇネットワーク９の密度を大きくすることができる。その結果、半導体チップ２の放熱性を向上させることができる。
また、チップめっき層６およびパッドめっき層７との界面近傍に、Ｓｎ−Ａｇ合金からなる合金層１０が形成される。チップめっき層６およびパッドめっき層７に対するＳｎ−Ａｇ合金の濡れ性は、ＢｉＳｎの濡れ性よりも優れる。そのため、この合金層１０によって、接合材８と、半導体チップ２およびダイパッド３との接合強度を向上させることができる。
また、ＳｎはＡｇと合金化し易い金属であるが、接合材８におけるＳｎの含有量が０ｗｔ％を超過し、４ｗｔ％以下であれば、Ａｇネットワーク９の形成に寄与するＡｇの不要な合金化を抑制することができる。その結果、各めっき層６，７のＡｇを有効活用できるので、Ａｇネットワーク９を効率よく形成することができる。
また、Ｂｉ（融点：約２７０℃）がＳｎ（融点：約２３２℃）よりも多量に含有されるため、接合材８に比較的高い融点（たとえば、２６０〜２７０℃）を保持させることができる。そのため、半導体装置１を実装するときのリフロー時において、優れた耐リフロー性を発揮することができる。
また、Ｂｉ（融点：約２７０℃）がＳｎ（融点：約２３２℃）よりも多量に含有されるため、接合材８に比較的高い融点（たとえば、２６０〜２７０℃）を保持させることができる。そのため、半導体装置１を実装するときのリフロー時において、優れた耐リフロー性を発揮することができる。
以上、本発明の実施形態について説明したが、本発明は他の形態で実施することもできる。
たとえば、ＱＦＰが適用された半導体装置１を取り上げたが、本発明は、たとえば、図３に示すようなＱＦＮが適用された半導体装置５１（図３において、５２および５３は、たとえば、錫（Ｓｎ）、錫−銀合金（Ｓｎ−Ａｇ）などの金属からなるめっき層）、その他には、ＢＧＡ、ＳＯＰなどといった他の種類のパッケージが適用された半導体装置に適用することもできる。
たとえば、ＱＦＰが適用された半導体装置１を取り上げたが、本発明は、たとえば、図３に示すようなＱＦＮが適用された半導体装置５１（図３において、５２および５３は、たとえば、錫（Ｓｎ）、錫−銀合金（Ｓｎ−Ａｇ）などの金属からなるめっき層）、その他には、ＢＧＡ、ＳＯＰなどといった他の種類のパッケージが適用された半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例および比較例に基づいて説明するが、この発明は下記の実施例によって限定されるものではない。
実施例１〜４および比較例１〜３
上述した製造方法に基づき、図１に示した構造の半導体装置を作製した。ただし、各実施例および比較例における接合材の組成は、以下の通りに設計した。なお、下記の組成において、Ｓｎの直前に記載される数字は、接合材におけるＳｎの含有量（ｗｔ％）を表わしている。
（接合材の組成）
実施例１：Ｂｉ−１Ｓｎ 実施例２：Ｂｉ−２Ｓｎ 実施例３：Ｂｉ−３Ｓｎ
実施例４：Ｂｉ−４Ｓｎ 比較例１：Ｂｉ−５Ｓｎ 比較例２：Ｂｉ−６Ｓｎ
比較例３：Ｂｉ−１０Ｓｎ
評価試験
（１）ＳＥＭ画像の撮影
実施例１〜４および比較例１〜３で得られた半導体装置の接合材に対して、走査型電子顕微鏡（ＳＥＭ）を用いて電子ビームを照射し、それによって作り出される像を撮影した。撮影された写真を図４〜図１０に示す。
実施例１〜４および比較例１〜３
上述した製造方法に基づき、図１に示した構造の半導体装置を作製した。ただし、各実施例および比較例における接合材の組成は、以下の通りに設計した。なお、下記の組成において、Ｓｎの直前に記載される数字は、接合材におけるＳｎの含有量（ｗｔ％）を表わしている。
（接合材の組成）
実施例１：Ｂｉ−１Ｓｎ 実施例２：Ｂｉ−２Ｓｎ 実施例３：Ｂｉ−３Ｓｎ
実施例４：Ｂｉ−４Ｓｎ 比較例１：Ｂｉ−５Ｓｎ 比較例２：Ｂｉ−６Ｓｎ
比較例３：Ｂｉ−１０Ｓｎ
評価試験
（１）ＳＥＭ画像の撮影
実施例１〜４および比較例１〜３で得られた半導体装置の接合材に対して、走査型電子顕微鏡（ＳＥＭ）を用いて電子ビームを照射し、それによって作り出される像を撮影した。撮影された写真を図４〜図１０に示す。
図４〜図１０によると、Ｓｎの含有量が１〜４ｗｔ％（実施例１〜４）の接合材には、半導体チップとダイパッドとを接続するＡｇネットワークが形成されていることが確認できた。それに対し、Ｓｎの含有量が４ｗｔ％を超える（比較例１〜３）接合材には、Ａｇネットワークが形成されず、ＳｎがＢｉ中に分散していることが確認された。
（２）融点の測定
実施例１〜４および比較例１〜３で得られた半導体装置の接合材に対して、示差走査型熱量計（セイコーインスツルメンツ社製 ＤＳＣ６２００）を用いて融点測定した。なお、測定条件は、昇温速度：５℃／分、温度範囲：１１５〜３００℃とした。これにより、各接合材について、以下のことが確認された。
（２）融点の測定
実施例１〜４および比較例１〜３で得られた半導体装置の接合材に対して、示差走査型熱量計（セイコーインスツルメンツ社製 ＤＳＣ６２００）を用いて融点測定した。なお、測定条件は、昇温速度：５℃／分、温度範囲：１１５〜３００℃とした。これにより、各接合材について、以下のことが確認された。
実施例１（Ｂｉ−１Ｓｎ）：接合材の全てが２６３℃で溶融する。
実施例２（Ｂｉ−２Ｓｎ）：接合材の全てが２６４．１℃で溶融する。
実施例３（Ｂｉ−３Ｓｎ）：接合材の全体積中１３．２％が１３９℃で溶融する。
実施例４（Ｂｉ−４Ｓｎ）：接合材の全体積中４８．０％が１３９℃で溶融する。
比較例１（Ｂｉ−５Ｓｎ）：接合材の全体積中８１．７％が１３９℃で溶融する。
実施例２（Ｂｉ−２Ｓｎ）：接合材の全てが２６４．１℃で溶融する。
実施例３（Ｂｉ−３Ｓｎ）：接合材の全体積中１３．２％が１３９℃で溶融する。
実施例４（Ｂｉ−４Ｓｎ）：接合材の全体積中４８．０％が１３９℃で溶融する。
比較例１（Ｂｉ−５Ｓｎ）：接合材の全体積中８１．７％が１３９℃で溶融する。
比較例２（Ｂｉ−６Ｓｎ）：接合材の全体積中９３．２％が１３９℃で溶融する。
比較例３（Ｂｉ−１０Ｓｎ）：接合材の全てが１３９℃で溶融する。
実施例５および比較例４〜５
ＪＥＤＥＣ標準基板（１１４．３×７６．２×１．６ｍｍ３）上に、表１に示す組成の接合材を用いてトランジスタを搭載した半導体装置を実装した。ただし、ＪＥＤＥＣ標準基板は、７４．２ｍｍ角の銅箔を３層重ねることによって、全体として４層構造とした。また、各銅箔間は、サーマルビアで接続されている。
評価試験
（１）許容損失の測定
実施例５および比較例４〜５の半導体装置について、桑野電機社製ＴＨ−１５６を用いて許容損失を測定した。結果を表１に示す。
比較例３（Ｂｉ−１０Ｓｎ）：接合材の全てが１３９℃で溶融する。
実施例５および比較例４〜５
ＪＥＤＥＣ標準基板（１１４．３×７６．２×１．６ｍｍ３）上に、表１に示す組成の接合材を用いてトランジスタを搭載した半導体装置を実装した。ただし、ＪＥＤＥＣ標準基板は、７４．２ｍｍ角の銅箔を３層重ねることによって、全体として４層構造とした。また、各銅箔間は、サーマルビアで接続されている。
評価試験
（１）許容損失の測定
実施例５および比較例４〜５の半導体装置について、桑野電機社製ＴＨ−１５６を用いて許容損失を測定した。結果を表１に示す。
表１によると、接合材にＢｉ−２Ｓｎを用いた実施例５の許容損失は、Ｐｂ含有接合材を用いた比較例４に及ばないものの、理想的ではないが、Ａｇペーストを用いた比較例５よりも高いことが確認された。これにより、実施例５が十分な放熱性を確保していることが確認された。
１ 半導体装置
２ 半導体チップ
３ ダイパッド
６ チップめっき層
７ パッドめっき層
８ 接合材
９ Ａｇネットワーク
１０ 合金層
１２ リードフレーム
２２ 他方面
３１ 一方面
２ 半導体チップ
３ ダイパッド
６ チップめっき層
７ パッドめっき層
８ 接合材
９ Ａｇネットワーク
１０ 合金層
１２ リードフレーム
２２ 他方面
３１ 一方面
Claims (17)
- 半導体チップと、
前記半導体チップが接合される固体板と、
前記半導体チップと前記固体板との間に介在され、ＢｉＳｎ系材料からなる接合材とを含み、
前記接合材は、前記半導体チップと前記固体板との間の熱伝導性を向上させるためのＡｇからなる熱伝導経路を有しており、
前記熱伝導経路は、前記半導体チップにおける前記固体板との対向面に対して垂直方向に延びており、かつ前記半導体チップと前記固体板との間の距離の３０％を超える長さで形成されている、半導体装置。 - 前記接合材における前記半導体チップおよび／または前記固体板との界面近傍には、Ｓｎ−Ａｇ合金からなる金属層が形成されている、請求項１に記載の半導体装置。
- 前記接合材におけるＳｎの含有量が、０ｗｔ％を超過し、４ｗｔ％以下である、請求項１または２に記載の半導体装置。
- 前記固体板が金属からなるリードフレームのアイランドである、請求項１〜３のいずれかに記載の半導体装置。
- 前記熱伝導経路は、前記半導体チップから前記固体板に達するように形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記半導体チップと前記固体板との間は、前記熱伝導経路によって、Ａｇの熱伝導率で熱伝導可能に接続されている、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記固体板は、Ｃｕからなる、請求項１〜６のいずれか一項に記載の半導体装置。
- 前記半導体チップは、３００〜４００μｍ厚の四角板状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記接合材は、ＢｉＳｎを主として含有する、請求項１〜８のいずれか一項に記載の半導体装置。
- 前記半導体チップにおける前記接合材との接合面には、Ａｕ、Ｎｉ、Ａｇを含有する裏面メタルが形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
- 前記裏面メタル上に、Ａｇからなるチップめっき層が形成されている、請求項１０に記載の半導体装置。
- 前記チップめっき層の厚さは、０．１〜２．０μｍである、請求項１１に記載の半導体装置。
- 前記固体板が、前記半導体チップをダイボンディングするダイパッドであり、
前記ダイパッド上には、１．０〜１０．０μｍの厚さを有するパッドめっき層が形成されている、請求項１〜１２のいずれか一項に記載の半導体装置。 - 前記接合材は、ＳｎよりもＢｉを多く含有している、請求項１〜１３のいずれか一項に記載の半導体装置。
- 前記接合材は、Ａｇ、Ｓｎ、Ｃｏ、Ｃｕ、Ａｕ、Ｎｉ、Ｚｎの少なくとも一種からなる副成分を含有している、請求項１〜１４のいずれか一項に記載の半導体装置。
- 前記接合材の融点が、２６０〜２７０℃である、請求項１〜１５のいずれか一項に記載の半導体装置。
- 前記接合材の融点が、２６０〜２６３℃である、請求項１６に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013229518A JP5852080B2 (ja) | 2013-11-05 | 2013-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013229518A JP5852080B2 (ja) | 2013-11-05 | 2013-11-05 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009106906A Division JP5473388B2 (ja) | 2009-04-24 | 2009-04-24 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014027314A true JP2014027314A (ja) | 2014-02-06 |
| JP5852080B2 JP5852080B2 (ja) | 2016-02-03 |
Family
ID=50200633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013229518A Active JP5852080B2 (ja) | 2013-11-05 | 2013-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5852080B2 (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176547A (ja) * | 1993-12-17 | 1995-07-14 | Hitachi Ltd | 半導体チップとその製法 |
| JPH08150493A (ja) * | 1994-09-29 | 1996-06-11 | Fujitsu Ltd | はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置 |
| JPH09330941A (ja) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | 高熱伝導ペースト半田および半導体デバイス |
| JPH1041621A (ja) * | 1996-07-18 | 1998-02-13 | Fujitsu Ltd | 錫−ビスマスはんだの接合方法 |
| JPH10308465A (ja) * | 1997-05-01 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 半導体基板用の鋳造金属シール |
| JP2002018590A (ja) * | 2000-07-06 | 2002-01-22 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
| JP2004183091A (ja) * | 2002-07-25 | 2004-07-02 | Shinriyou Denshi Kk | 錫−銀−銅含有めっき液、電解めっき方法、錫−銀−銅含有めっき被膜、並びにこのめっき被膜を使用したはんだ付け方法 |
| JP2004533327A (ja) * | 2001-05-28 | 2004-11-04 | ハネウエル・インターナシヨナル・インコーポレーテツド | 高温鉛フリーハンダ用組成物、方法およびデバイス |
| JP2007294626A (ja) * | 2006-04-25 | 2007-11-08 | Hitachi Ltd | 半導体パワーモジュール |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2008235898A (ja) * | 2007-03-19 | 2008-10-02 | Infineon Technologies Ag | パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ |
| JP2010258231A (ja) * | 2009-04-24 | 2010-11-11 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2013
- 2013-11-05 JP JP2013229518A patent/JP5852080B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176547A (ja) * | 1993-12-17 | 1995-07-14 | Hitachi Ltd | 半導体チップとその製法 |
| JPH08150493A (ja) * | 1994-09-29 | 1996-06-11 | Fujitsu Ltd | はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置 |
| JPH09330941A (ja) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | 高熱伝導ペースト半田および半導体デバイス |
| JPH1041621A (ja) * | 1996-07-18 | 1998-02-13 | Fujitsu Ltd | 錫−ビスマスはんだの接合方法 |
| JPH10308465A (ja) * | 1997-05-01 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 半導体基板用の鋳造金属シール |
| JP2002018590A (ja) * | 2000-07-06 | 2002-01-22 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
| JP2004533327A (ja) * | 2001-05-28 | 2004-11-04 | ハネウエル・インターナシヨナル・インコーポレーテツド | 高温鉛フリーハンダ用組成物、方法およびデバイス |
| JP2004183091A (ja) * | 2002-07-25 | 2004-07-02 | Shinriyou Denshi Kk | 錫−銀−銅含有めっき液、電解めっき方法、錫−銀−銅含有めっき被膜、並びにこのめっき被膜を使用したはんだ付け方法 |
| JP2007294626A (ja) * | 2006-04-25 | 2007-11-08 | Hitachi Ltd | 半導体パワーモジュール |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2008235898A (ja) * | 2007-03-19 | 2008-10-02 | Infineon Technologies Ag | パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ |
| JP2010258231A (ja) * | 2009-04-24 | 2010-11-11 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5852080B2 (ja) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008187009A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20050046032A1 (en) | Bonding material and circuit device using the same | |
| US9142493B2 (en) | Semiconductor device | |
| JP5169871B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
| US20090091027A1 (en) | Semiconductor package having restraining ring surfaces against soldering crack | |
| KR20100054602A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP5473388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005340268A (ja) | トランジスタパッケージ | |
| US20150258636A1 (en) | Solder alloy for low-temperature processing | |
| JP2006339595A (ja) | 半導体装置 | |
| US9018761B2 (en) | Semiconductor device | |
| KR20090091484A (ko) | 반도체 패키지 | |
| JP5852080B2 (ja) | 半導体装置 | |
| JP2017126689A (ja) | 電子装置及び電子機器 | |
| JP2019188456A (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
| JP2020518461A (ja) | はんだ材及びダイアタッチメント方法 | |
| JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
| JP6543890B2 (ja) | 高温はんだ合金 | |
| US20230387062A1 (en) | Semiconductor device | |
| WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2014103382A (ja) | 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ | |
| KR100706574B1 (ko) | 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법 | |
| JP2009105327A (ja) | 放熱板付き半導体装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5852080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |