JPH07176547A - 半導体チップとその製法 - Google Patents

半導体チップとその製法

Info

Publication number
JPH07176547A
JPH07176547A JP31770393A JP31770393A JPH07176547A JP H07176547 A JPH07176547 A JP H07176547A JP 31770393 A JP31770393 A JP 31770393A JP 31770393 A JP31770393 A JP 31770393A JP H07176547 A JPH07176547 A JP H07176547A
Authority
JP
Japan
Prior art keywords
metal
layer
semiconductor device
semiconductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31770393A
Other languages
English (en)
Inventor
Yasutoshi Kurihara
保敏 栗原
Shigeru Takahashi
茂 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31770393A priority Critical patent/JPH07176547A/ja
Publication of JPH07176547A publication Critical patent/JPH07176547A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】ダイボンディング部の欠陥を排除して均一かつ
強固なはんだ付けを可能にする半導体チップを提供する
にある。 【構成】半導体基体1のダイボンディングされる面に、
最表面部にAg,Auの群から選択された少なくとも1
種を主成分とする第1金属7と、第1金属と半導体基体
の中間に在ってNi,Cu,Zn,Al,W,Co,F
e,Pt,Pd,Cr,Ti,Mo,Zr,Hfの群か
ら選択された少なくとも1種を主成分とする少なくとも
1層の第2金属5とで構成される積層金属層8を設け、
上記第1金属の表面における上記第2金属の濃度が5w
t%以下であることを特徴とする半導体チップ。 【効果】多層金属層の相互作用を抑制して半導体チップ
の均一なはんだ付けを可能にし、強固な接着性と優れた
信頼性を付与できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップとその製
法に関する。
【0002】
【従来の技術】半導体素子基体は、半導体装置の一電極
を兼ねる金属載置部材上に融点の比較的低いろう材によ
り接着される。例えば、(1)特開平4−49630号には、
Sb−Sn系合金ろう材であって、Ni,Cu及びPを
共に含有した半導体装置組立て用合金ろう材が開示され
ている。この場合、SnにSbを添加することによって
ろう材自身の機械的強度を高め、はんだ層と被接着部材
の表面との界面にNi−SnあるいはCu−Snの金属
間化合物が生成されるのを抑えて、半導体装置の信頼性
の向上が可能と言う。
【0003】(2)“ベアチップ実装”と題する文献(技
術情報協会,技術情報社,1990年1月31日)の1
54頁に、シリコンICチップをガラス基板にはんだバ
ンプを用いて接続した半導体基体の接着構造が開示され
ている。この中で、チップの接着面に設けられたAl層
の上にTi(0.15μm)−Cu(1.5μm)−Ni(5
μm)積層金属層を設け、この部分にはんだ(Pb−5w
t%Sn)バンプを形成して、これによる融着によりガ
ラス基板にICチップを固定,接続している。 (3)特開平2−12841号には、半導体チップの裏面にT
i−Ag−Ti−Pt−Au積層金属層をスパッタリン
グし、AuSnソルダーを用いてCuステム上にマウン
トした半導体装置を開示している。この積層金属層のT
iに、ソルダーのSnがAg層へ拡散して熱伝導性を阻
害する合金が生成されるのを抑制するため、拡散のスト
ッパーとしての役割を与えている。
【0004】(4)特開昭58−182839号には、半導体基
板の電極として、Cr,Cr−Ni合金、Ni,Snを
順次被着し、Sn−3〜5%Agはんだで半導体基板を
銅板にはんだ付けした半導体装置を開示している。これ
により、はんだぬれの向上,はんだ中の気泡の低減、及
びはんだの熱疲労特性の向上を図っている。
【0005】(5)特開昭62−185330号には、半導体基
体の裏面電極をNiCr−Au,NiCr−Ag−A
u,NiCr−Sn−Agのいずれかの積層構成をとる
ことにより、密着性とはんだ付け性を良くし、半導体装
置の信頼性向上を図っている。
【0006】
【発明が解決しようとする課題】半導体装置における発
熱量が少なく、要求される信頼性がさほど高くない場合
には、半導体基体を金属載置部材上にどのようなろう材
を用いて接着してもあまり問題はない。しかし、発熱量
が大きく高い信頼性が要求される場合には、適用される
べきろう材とともに、半導体基体のダイボンディング面
に設けられる多層金属層の金属の組み合わせやその品質
が選択されねばならない。このような観点から、一般的
に比較的軟らかく塑性変形しやすいPb−5wt%Sn
系はんだ材や、逆に剛性や破壊強度が高いSn−5wt
%Sb系はんだ材を代表とする合金材が、ダイボンディ
ング用ろう材として選択される。また、半導体基体のダ
イボンディング面には、ろう材及び半導体基体との接着
性が付与された、例えばCr−Ni−AgやTi−Cu
−Agのような多層金属層が設けられる。接着が完了し
た状態では、Agのような最表層金属はろう材の中に溶
け込んで、接着界面から消失するが、NiやCuのよう
な中間層金属はろう材に溶け込まずに界面に残留し、ろ
う材とCrやTiのような最下層金属との反応を抑制す
る障壁としての役割を担う。しかし、用いるろう材の材
質によっては中間層金属はろう材中に溶解し、最下層金
属とろう材とが接触する場合もある。
【0007】一方、ダイボンディング部のはんだ付けの
欠陥は、半導体装置の製造段階あるいは稼働段階におい
て、製造歩留及び信頼性の低下の点で致命的な悪影響を
及ぼす。はんだ付けの欠陥の種類やその導入原因は種々
あるが、なかんずく多層金属層が相互に反応している場
合には、ダイボンディング部の強固なはんだ付けが困難
となり、併せて半導体装置を稼働させた場合の熱ストレ
スの印加によるダイボンディング部の機械的破壊が促進
されやすい。これは、多層金属層の表面に相互反応によ
って中間層金属や最下層金属が現われそして酸化物が形
成されるため、多層金属層とはんだ材との冶金的結合が
ダイボンディング面の全面にわたって行われず、局所的
にのみ行われるためである。局所的にはんだ付けされた
場合は、熱応力の大半が正常に接着された領域にだけ作
用し、その応力の絶対値は全面にわたり均一にはんだ付
けされた場合より大きくなる。このことが、破壊が促進
される主な理由である。また、不均一はんだ付けを生じ
た場合は、半導体基体から放熱路としての金属載置部材
に至る熱抵抗の増大を招く。このことは、半導体装置の
可制御出力範囲を狭めるだけでなく、信頼性確保の観点
からも好ましいことではない。
【0008】先行技術例(1)乃至(5)では、要求さ
れる信頼性が高い半導体装置に好適なろう材と積層金属
層の接着構造は開示しているが、前記の多層金属層の酸
化に付随して発生する不均一はんだ付けや、これによっ
て生ずる信頼性低下の防止策については配慮されていな
い。
【0009】したがって本発明の目的は、上述の問題点
を解決し、半導体装置におけるダイボンディング部の欠
陥を排除し、均一かつ強固なはんだ付けを可能にする半
導体チップとその製法を提供することである。
【0010】
【課題を解決するための手段】本発明の半導体チップ
は、半導体基体の支持体にダイボンディングされる面
に、最表面部にAg,Auの群から選択された少なくと
も1種を主成分とする第1金属と、第1金属と半導体基
体の中間に在ってNi,Cu,Zn,Al,W,Co,
Fe,Pt,Pd,Cr,Ti,Mo,Zr,Hfの群
から選択された少なくとも1種を主成分とする少なくと
も1層の第2金属とで構成される積層金属層を設け、上
記第1金属の表面における上記第2金属の濃度が5wt
%以下であることを特徴とする。
【0011】本発明の半導体チップの製法は、半導体基
体のダイボンディングされる面の最表面部にAg,Au
の群から選択された少なくとも1種を主成分とする第1
金属と、第1金属と半導体基体の中間に在ってNi,C
u,Zn,Al,Co,Fe,Pt,Pd,Cr,W,
Ti,Mo,Zr,Hfの群から選択された少なくとも
1種を主成分とする第2金属とからなる積層金属層を被
着し、上記第1金属の表面における上記第2金属の濃度
が5wt%以下になる温度で熱処理することを特徴とす
る。
【0012】
【作用】本発明は、多層金属層の反応を抑制することに
よって、均一なはんだ付けを実現することに基づくもの
である。ここで言う反応とは、多層金属層の相互作用に
より第1金属の最表面に第2金属が露出することを言
う。
【0013】このような反応を生ずるメカニズムを、図
1に示すように、Si基体1上に厚さ3.5μmのAl
層2,0.18μmのCr層3,0.6μm のNi層
4、そして1.3μm のAg層6を順次蒸着して形成し
た多層金属層8を有する半導体チップ10の場合を用い
て説明する。図2に、半導体チップ10を熱処理した場
合の、2次イオン質量分析による多層金属層のデプスプ
ロファイルの変化を示す。横軸はスパッタリング時間
(多層金属層の深さ方向の距離に対応する尺度)、そし
て、縦軸は各物質の相対イオン強度(各物質の濃度に対
応する尺度)でそれぞれ表わしている。初期試料(a)
では、表面側から順次Ag6,Ni4,Cr3及びAl
2が観測され、積層形態が保たれていることが確認され
る。450℃(b)までは、初期試料とほぼ同様のプロ
ファイルが維持されている。475℃(c)に至ると、
Al2がCr3及びNi層4側へ拡散し始めている。し
かし、Al2はAg層6の表面までには達していない。
500℃(d)では各金属の拡散が進行し、特にAl2
がAg層6の表面にまで達している。また、525℃
(e)に達すると、Ag層6の表面のAl2やNi4の
濃度が増えるとともに、Cr3も表面に現われている。
以上より、多層金属層8を500℃以上の温度のもとで
熱処理した場合は、Al2がCr3及びNi4がAg層
6の表面に露出する。
【0014】ここで、多層金属層8におけるAg層6の
役割は、最表層に在って、Si基体1側に連なって形成
されるNi4,Cr3及びAl2の各層の酸化を抑制
し、以ってはんだ材と多層金属層8との間の冶金的結合
を促進させ、はんだ付け界面の欠陥を排除する点にあ
る。ここで言う欠陥とは、冶金的結合が行われない非は
んだ付け領域のことである。しかし、図3の不均一はん
だ付けのメカニズムを説明する図に示すように、熱処理
温度が500℃以上になると、(a)に示す如くに積層
状を保っていた各金属層2,3,4及び6が相互に反応
して、(b)に示す如くにこれらの金属が混合又は合金化
して変質領域8′を形成し、結果的にNi4,Cr3及
びAl2のような第2金属5がAg層6の如き第1金属
7の表面に露出した状態になる。第2金属5は酸化しや
すく、第2金属5の酸化物は安定かつ生成されやすく、
そしてはんだ材に対するぬれ性も悪い。この結果、溶融
はんだ層9と多層金属層8とが接触した状態のもとで
も、第2金属5の酸化物が存在する領域では両者間の冶
金的結合が阻害されて非はんだ付け領域9′を形成す
る。また、相互作用を生じなかった領域あるいは相互作
用が軽微に留まった領域では冶金的結合が進み、Ni層
4やAg層6がはんだ層9中に溶解して界面から消失し
たはんだ付け領域9″が形成される。はんだ付け領域
9″では、Cr層3とはんだ層9とが直接接触した状態
になる。以上のメカニズムにより、(c)に示すように
不均一な界面を持つはんだ付けを生ずることとなる。
【0015】不均一なはんだ付けが生じた場合は、熱応
力が正常にはんだ付けされた領域にのみ作用し、しかも
この領域に作用する応力が過大になって、破壊99を生
ずる。この破壊99は、全面で均一にはんだ付けされた
場合より著しく促進される。したがって、不均一はんだ
付けを生じさせないためには、第2金属酸化物の生成源
を断つ観点から、第1金属層7中への第2金属5の拡散
を抑制することが重要である。このためには、多層金属
層8は480℃を越えない温度のもとで熱処理されるの
が望ましい。
【0016】
【表1】
【0017】本発明において、第2金属5はNi,C
u,Zn,Al,Co,Fe,Pt,Pd,Cr,T
i,Mo,W,Zr,Hfの群から選択された少なくと
も1種を主成分とするものであるが、これらが酸素と接
触すると、表1に示す酸化物を生成する。これらの金属
酸化物はいずれも、はんだ材との冶金的結合を阻みやす
い。したがって、積層金属層8を構成する第2金属5
が、上記の単体金属又は上記金属の任意の組み合わせに
基づく混合体又は合金であるか否か、また単層であるか
多層であるか否かの如何にかかわらず、第1金属層7の
表面に露出することは避けなければならない。
【0018】
【実施例】本発明を実施例により詳細に説明する。
【0019】〔実施例 1〕本実施例では、半導体チッ
プとその製法について説明する。
【0020】半導体チップ10は、サイズ13mm×13
mm×0.5mm のSiからなるIGBT素子基体1のダイボン
ディングされるべき面に、蒸着により厚さ3.5μm の
Al層2,厚さ0.18μmのCr層3,厚さ0.6μm
のNi層4からなる第2金属5が積層され、そして、第
2金属5を覆うごとくに厚さ0.2μm のAg層6から
なる第1金属7がそれぞれ形成されている。ここで、多
層金属層8は第1金属7と第2金属5から構成されてい
る。基体1に先ずAl層2を蒸着され、引続き別装置に
よりCr層3,Ni層4,Ag層6を順次連続的に蒸着
されたチップ10は、水素を5vol% 含む窒素雰囲気中
で470℃の熱処理を施された。熱処理後のチップ10
は、110℃まで上記窒素雰囲気中で冷却され、その後
空気中に取り出された。
【0021】図4に多層金属層8の2次イオン質量分析
によるデプスプロファイルを示す。表面側から順次、A
g,Ni,Cr,Alが観測され、各物質が積層状の形
態をなしていることが確認される。また、図2において
熱処理温度500℃以上の場合に見られたような各金属
の相互作用や、第2金属のAg層6の表面側への移動及
び露出は観測されていない。多層金属層8の表面を薄膜
X線装置により回折したが、回折ピークから同定された
成分はAgのみで、第2金属の酸化物は全く検出されな
かった。
【0022】図5に熱処理温度と多層金属層8の表面の
X線回折による〔第2金属/Ag〕X線強度比の関係を
示す。X線強度比は熱処理温度480℃までは極めて小
さく、それ以上の温度では大きい値を示している。この
結果は、温度480℃までは、熱処理によって第2金属
がAg層6の表面に露出しないことを意味する。
【0023】本実施例では、第2金属5がAl−Cr−
Niからなる多層金属層、そして、第1金属7がAg層
である場合について示した。第2金属5の代替物とし
て、Ti−Ni,Ti−Pt,Cr−Cu,Mo−Pt
を代表とする多層金属層が挙げられる。また、この多層
金属層はNi,Cu,Zn,Al,W,Co,Fe,P
t,Pd,Cr,Ti,Mo,Zr,Hfの群から選択
された金属を任意に組み合わせて形成されていても良
く、各金属が3層以上に積層されていても良い。さら
に、第2金属5はNi,Cu,Zn,Al,W,Co,
Fe,Pt,Pd,Cr,Ti,Mo,Zr,Hfの群
から選択された金属を任意に組み合わせた合金層又は混
合物層の形態で設けられても良い。第1金属7の該当物
質としてAg及びAuが挙げられる。これらの金属は、
2種以上の任意の組み合わせで合金層又は混合物層の形
態で形成されても良い。以上のいずれの形態で多層金属
層8が形成された場合でも、第2金属5の第1金属7の
表面における露出と酸化は、均一なはんだ付けを実現す
る観点から避けられなけれねばならない。このために
は、多層金属層8は480℃を越える温度のもとで熱処
理することは避ける必要がある。なお、多層金属層8の
熱処理は、酸化防止の観点から、水素,窒素,不活性ガ
ス(Ar,He,Ne,Xe,Kr,Rn),炭酸ガ
ス,一酸化炭素ガス等の気相雰囲気、又はこれらの気層
を任意に組み合わせた雰囲気中で行うことが必要であ
る。
【0024】〔実施例 2〕本実施例では、実施例1で
作製した半導体チップ10を用いた半導体装置について
説明する。
【0025】図6に半導体装置50の断面を示す。半導
体基体1はAl層2とCr層3との積層体からなる第2
金属5を介して、組成Sn−5wt%Sb−0.6 wt
%Ni−0.05 wt%P、厚さ100μmのはんだ層
9により、NiめっきしたCu支持体11に固着されて
いる。この半導体装置50は、チップ10(図1)と支
持体11の間にシート状はんだ材を介装し、水素雰囲気
中で280℃に加熱して得た。ここで注意すべき点は、
Cr層3とはんだ層9とが直接接触し、両者が冶金的に
結合されていることである。はんだ付け以前に積層され
ていたNi層2は金属を溶解しやすいSnを多量に含む
上記はんだ層9の材質によって侵食され、接着界面から
消失した。同様に、はんだ付け以前に積層されていたA
g層6も界面から消失している。このことは、Ag層6
の表面に第2金属あるいは280℃までの熱処理によって
も分解しない第2金属酸化物を含んでいないため、はん
だ層9と多層金属層8との間の溶解反応が促進されたこ
とを意味する。この場合のCr層3には、はんだ層9が
ぼ全面にわたりぬれていた。また、半導体基体1と支持
体11の間に剪断力を印加したところ、はんだ層で破壊
を生じた。この時の破壊強度は約4.5kg/mm2で、後述
する比較例半導体装置より強固であることが確認され
た。さらに、半導体装置50に間欠通電して、支持体1
1の温度を30〜100℃の間で繰返し変化させた。こ
の場合、支持体11は装置50のコレクタ電極と、基体
1から発生された熱の放熱体を兼ねている。この間欠通
電を30000回繰返した後の基体1と支持体11の間
熱抵抗は、初期値の1.2 倍で、ほとんど変化していな
かった。このことは、熱ストレスの印加が繰返えされて
も、ダイボンディング部は強固な接着性と良好な放熱性
が維持されていたことを意味する。
【0026】一方、温度550℃で熱処理した比較用半
導体チップを同様の手順により支持体11にはんだ付け
して、比較用構造体を作製した。図7に比較用構造体の
断面を示す。半導体基体1がAl層2とCr層3との積
層体からなる第2金属5を介してはんだ層9により支持
体11に固着されている点は実施例半導体装置(図6)と
同様である。しかし、多層金属層8の局所領域には第1
及び第2金属が反応して変質領域8′が形成され、この
部分ではんだ層9と冶金的結合をしていない点が実施例
半導体装置50の場合と異なる。また、半導体基体1と
支持体11の間に剪断力を印加したところ、はんだ層領
域9で破壊99を生じた。この時の破壊強度は約1.5k
g/mm2で、ダイボンディング部の接着性は前述した実施
例半導体装置50の場合よりより劣ることが確認され
た。チップ側の破壊面99をEPMA分析したところ、領域
8′からはAg,Ni,CrそしてAlが検出された。
また、領域8′からははんだ層9の主成分であるSnは
検出されなかった。これは上述したように、領域8′の
表面に第2金属の酸化物が形成されていたため、はんだ
層9による多層金属層8の溶解反応が阻止されたためで
ある。剪断破壊強度が低かったのは、このような非接着
領域が存在したためである。さらに、比較用構造体に間
欠通電して、支持体11の温度を30〜100℃の間で
繰返し変化させた。この場合も、支持体11はコレクタ
電極と、基体1から発生された熱の放熱体を兼ねてい
る。この間欠通電を30000回繰返した後の基体1と
支持体11の間熱抵抗は、初期値の2.5 倍と大幅に変
化した。このことは、熱ストレスの印加が繰返えされる
と、ダイボンディング部は強固な接着性と良好な放熱性
を維持できなくなることを意味する。間欠通電試験によ
る破壊部は、剪断強度試験の場合とほぼ同じはんだ領域
で生じていた。
【0027】図8に、熱処理を施した多層金属層8の表
面における、第2金属の濃度又は第2金属酸化物の濃度
と熱抵抗比の関係を示す。ここで熱抵抗比は、第2金属
の濃度又は第2金属酸化物の濃度が0.01 wt%の半
導体チップ10を用いて製作した半導体装置50の熱抵
抗値を基準にして示す。第2金属の濃度(曲線A)が5
wt%又は第2金属酸化物の濃度(曲線B)が1wt%
までは、熱抵抗比は1を示している。しかし、第2金属
の濃度が5wt%又は第2金属酸化物の濃度が1wt%
を越えると、熱抵抗比は増大している。熱抵抗比の増大
は多層金属層8とはんだ層9の間の非接着領域が増大し
ていることを意味し、これにともなって熱伝導が阻害さ
れることを意味する。半導体装置50の放熱性を確保す
る観点から選択される、多層金属層8の表面における好
ましい第2金属の濃度は5wt%以下であり、そして好
ましい第2金属酸化物の濃度は1wt%以下である。
【0028】〔実施例 3〕本実施例では、実施例2に
おいて、はんだ層9としてPb−5wt%Snを用いた
半導体装置50について説明する。
【0029】図9は半導体装置50の断面図を示す。基
体1がAl層2,Cr層3を介して支持板11にはんだ
付けされていることは前記実施例2と同様であが、はん
だ層9はCr層3とは直接には接触しておらず、Ni層
4を介している。これは、はんだ層9に金属を溶解しや
すいSnを5wt%しか含んでいないため、はんだによ
るNiの溶解が進まなかったためである。半導体基体1
と支持体11の間に剪断力を印加したところ、はんだ層
9の領域で破壊を生じた。この時の破壊強度は約2.5k
g/mm2であった。この値は実施例2における約4.5kg
/mm2より劣っているが、これはPb−5wt%Snは
んだ層9の破壊強度が実施例2で用いたはんだ材より低
いためである。しかし、実施例2における比較用構造体
の約1.5kg/mm2 より優れている。この試験によるチ
ップ側破壊面をEPMA分析したところ、その表面から
検出されたのははんだ層9のみであった。このことは、
Ni層4とはんだ層9は冶金的に結合されていたことを
意味する。また、半導体装置50に実施例2と同様の間
欠通電試験を施したが、30000回後の熱抵抗は初期
値の1.4 倍を示した。
【0030】一方、実施例2において示した比較用半導
体チップを同様の手順により支持体11にはんだ付けし
て、比較用構造体を作製した。この構造体の半導体基体
1と支持体11の間に剪断力を印加したところはんだ層
領域で破壊を生じたが、この時の破壊強度は約1.5kg
/mm2で本実施例半導体装置50より劣っていた。チッ
プ側の破壊面をEPMA分析したところ、Ni層4とは
んだ層9は冶金的にはほとんど結合されていないことが
確認された。これは上述したように、多層金属層8の表
面に第2金属や第2金属酸化物が露出していたため、多
層金属層8とはんだ層9の冶金的結合が阻止されたため
である。剪断破壊強度が低かったのは、このような非接
着領域が存在したためである。さらに、比較用構造体に
間欠通電して、支持体11の温度を30〜100℃の間
で繰返し変化させた。この場合も、支持体11はコレク
タ電極と、基体1から発生された熱の放熱体を兼ねてい
る。この間欠通電を30000回繰返した後の基体1と
支持体11の間熱抵抗は、初期値の3.5 倍と大幅に変
化した。このことは、熱ストレスの印加が繰返えされる
と、ダイボンディング部は強固な接着性と良好な放熱性
を維持できなくなることを意味する。間欠通電試験によ
る破壊部は剪断強度試験の場合とほぼ同じはんだ領域で
生じていた。
【0031】〔実施例 4〕本実施例では、半導体基体
としてのIGBT素子基体1を搭載した半導体装置、5
0を電子装置に用いた例について説明する。
【0032】図10にIGBT素子基体1を搭載した1
200V,75A級の絶縁型半導体装置900の要部俯
瞰図を示す。図において、Cu支持板(Niめっき:3
μm、40mm×95mm×3mm)125上に、31mm×6
0mm×0.63mm の窒化アルミニウム絶縁基板122
が、Pb−50wt%Snはんだ124(図示を省略、
厚さ:200μm)により接着され、絶縁基板122上
には支持板125と同様のNiめっきを施したCu熱拡
散板55が2個並んでPb−50wt%Snはんだ12
3(図示を省略、厚さ:200μm)により接着され、
熱拡散板55にはIGBT素子(13mm×13mm×0.
5mm )1がダイオード素子(10mm×10mm×0.5m
m)1′とともにSn−5wt%Sb−0.6wt%Ni
−0.05wt%Pはんだ層9(図示を省略、厚さ:2
00μm)により接着されている。各素子1,1′には
Al線(直径:500μm)117によるワイヤボンデ
ィングが施され、エミッタ電極13b,ゲート電極13
cに接続されている。銅条片からなるこれらの電極13
b,13cは、3mm×23mm×2mmのアルミナ条片11
4にろう層(図示を省略、Sn−5wt%Sb−0.6
wt%Ni−0.05wt%P、厚さ:200μm)1
3′により接着され、アルミナ条片114は同じろう材
(図示を省略)14′により熱拡散板55に接着されて
いる。IGBT素子基体1及びダイオード素子基体1′
がダイボンディングされるべき面には、前記実施例1と
同様にAl層2,Cr層3,Ni層4及びAg層6から
なる多層蒸着層8が形成されたものである。しかし、は
んだ層9によって接着された後は、Ni層4及びAg層
6が接着界面部から消失している。
【0033】熱拡散板55は、コレクタ電極13aを担
う。コレクタ電極13a,エミッタ電極13b,ゲート
電極13cには、それぞれ外部端子116,116′や
中継端子126が設けられ、更に各素子1,1′、熱拡
散板55等が外気から完全に遮断されるように、エポキ
シ系樹脂製ケース(図示を省略)を設けるとともに同ケ
ース内にシリコーンゲルやエポキシ樹脂を充填,硬化さ
せて半導体装置900を得た。この半導体装置900
は、図11に示した回路を構成している。なお、本実施
例では特性を比較するため、実施例2における比較用半
導体チップを用いた試料も作製した。半導体装置900
は最終的に、図12に示す電動機の回転数制御用インバ
ータ装置に組み込まれた。
【0034】半導体装置900のIGBT素子1−銅支
持板125間の熱抵抗は、0.30W/℃と低い値が得
られた。低熱抵抗化が図られたのは、熱流路をCu熱拡
散板55や窒化アルミニウム122等の高熱伝導性部材
で構成したことによる。また、はんだ層9と半導体チッ
プ10の間の冶金的結合が優れているため、熱の伝導性
が害されないことも低熱抵抗化に寄与している。
【0035】また、半導体装置900に間欠通電し、支
持板125の温度を30〜100℃間で繰返し変化させ
る試験を施した。この試験を30000回施した後の熱
抵抗は0.36W/℃ と若干増加したが、比較試料の同
試験30000回における0.84W/℃ より格段に安
定しており、優れた放熱性が維持されている。このよう
に、本実施例の半導体装置900が優れた信頼性を示し
た最大の理由は、Cu熱拡散板55と半導体基体1,
1′間のはんだ層9の熱疲労破壊が避けられたためであ
る。これは、比較試料の場合のようにはんだ層9とCr
層3の間に冶金的に結合しない領域が形成されていない
ため、熱ストレスの印加によっても界面の接着性が強固
に維持されたためである。
【0036】このように本実施例によれば、比較試料に
比べて、放熱性を実質上犠牲にせずに半導体装置の信頼
性を向上させることができた。
【0037】本実施例の半導体装置900を組み込ん
だ、図12のインバータ装置を用いて、電動機の回転数
制御を試みた。図13はスイッチング周波数とIGBT
素子1の発熱温度の関係である。スイッチング損失は周
波数を増すにつれ増えるが、商用電源の50Hzから3
0kHzまでの間では、素子1が安定して動作する温度
の125℃を越えることはなかった。この間、電動機は
特別な異常を伴わずに作動した。
【0038】また、インバータ装置及び電動機は、電気
自動車にその動力源として組み込まれた。この自動車に
おいては、動力源から車輪に至る駆動機構を簡素化でき
たため、ギヤーの噛み込み比率の違いにより変速してい
た従来の自動車に比べ、変速時のショックが軽減され
た。更に、この自動車は、0〜250km/hの範囲で
スムーズな走行が可能であったほか、動力源を源とする
振動や騒音の面でも従来の気筒型エンジンを搭載した自
動車の約1/2に軽減することができた。
【0039】〔実施例 5〕本実施例では、大型のCu
熱拡散板55上に多数の半導体基体を搭載した半導体装
置、及びこの半導体装置を電子装置に用いた例について
説明する。
【0040】本実施例の銅熱拡散板55は、前記実施例
4と同様にNiめっきを施したもので、47mm×76mm
×3mmなるサイズを有している。同様のNiめっきを施
したCu支持板(95mm×110mm×5mm)125上に
Pb−60wt%Snはんだ(厚さ:200μm)12
4によりアルミナ絶縁基板(68mm×86mm×0.63m
m)122が接着され、更にアルミナ絶縁基板122上
にPb−60wt%Snはんだ(厚さ:200μm)1
23によりCu熱拡散板55が搭載された。この熱拡散
板55には、Sn−5wt%Sb−0.6wt%Ni−
0.05wt%Pはんだ(厚さ:200μm)9によ
り、前記実施例4と同様のIGBT素子基体(13mm×
13mm×0.5mm、6個)1と、ダイオード素子基体(1
3mm×13mm×0.5mm、2個)1′が接着された。以
下実施例4と同様の部材搭載,配線,パッケージングを
施し、半導体装置900を得た。装置900は搭載され
た全ての素子が並列に接続され、等価的に図14に示す
回路を構成している。
【0041】以上により得られた半導体装置には、−5
5℃〜+150℃の温度サイクルが3000回印加され
た。これによる半導体基体1−支持板125間熱抵抗
(初期値:0.28℃/W)の変化は観測されなかった。
【0042】次いで、24個の本実施例半導体装置90
0が、図12と同様のインバータ回路に組み込まれた。
ここでは、1相分として8個の半導体装置900が割り
当てられている。これにより得られたインバータ装置
(電源電圧:1500V,ピーク出力電流:650A,
平均周波数:2kHz)は、電車用の主電動機(190
kW)の速度制御に供された。この結果、走行開始(加
速)時に電動機が発する騒音は平均周波数1.5kHz
の場合より1/3低く、そして、短い駅間距離(1.2
km)を想定した走行試験でも表定速度40km/hと
優れた運行性能が得られた。これは、高周波化されて発
熱の著しい半導体基体1を効率的に冷却できるだけでな
く、同基体を固着しているはんだ層9がたび重なる熱ス
トレスの印加によっても疲労破壊せず、良好な放熱性を
維持できるためである。はんだ層9が疲労破壊しにくい
のは、はんだ層9と多層金属層8の間の冶金的結合が強
固になされたためである。
【0043】以上に説明したように、本実施例の半導体
装置900は、電動機の回転速度や移動装置の走行速度
を制御するのに有用である。本実施例と同様の半導体装
置がエレベータ,エスカレータ,ベルトコンベヤー等の
物体を運搬する装置やその装置に組み込まれた場合で
も、電車に組み込まれた場合と同様の効果が得られる。 〔実施例 6〕本実施例では、一個の基体の中にIGB
T素子基体1を6個、ダイオード素子基体1′を6個内
蔵した半導体装置、及びこの半導体装置を電子装置に用
いた例について説明する。
【0044】Cu支持板(Niめっき:3μm,50mm
×60mm×3mm)125上に、40mm×40mm×0.6
3mm の窒化アルミニウム絶縁基板122が接着され、
絶縁基板122上には前記実施例5と同質のCu熱拡散
板(サイズ:35mm×35mm×1mmの)55が1個接着
され、熱拡散板55には上記半導体基体(15mm×15
mm×0.3mm)1,1′が接着されている。基体1,1′
にはAl線(直径:300μm)117によるワイヤボン
ディングが施され、電極13b,13cに接続されてい
る。銅条片からなるこれらの電極13b,13cはアル
ミナ条片114にろう付けされ、アルミナ条片114は
熱拡散板55にろう付けされている。以上の積層体を樹
脂封止して半導体装置900を得た。この半導体装置9
00は、これのみで図12と同様のインバータ回路を構
成している。
【0045】半導体装置900からなるインバータ装置
は、ブラシレス直流電動機とともに家庭用冷暖房機(暖
房時の消費電力:150〜1860W,冷房時の消費電
力:200〜1375W,電源電圧:100V)に組み
込まれた。図15は本実施例のインバータ装置を用いた
電動機の効率(A)を示すグラフで、従来の交流電動機
を用いた場合(B)と比較して示す。本実施例の場合
は、比較した全回転数範囲で、従来の場合より10%以
上高い効率を示している。この点は、冷暖房機使用時の
電力消費を低減するのに役立つ。また、室内の温度が運
転開始から設定温度に到達するまでの時間は、本実施例
の場合は従来の交流電動機を用いた場合より約1/2に
短縮された。
【0046】本実施例と同様の効果は、半導体装置90
0が他の流体を撹拌又は流動させる装置、例えば洗濯
機,流体循環装置等に組み込まれた場合でも享受でき
る。また、同様の半導体装置900は、電源の整流装置
や照明設備の光量を制御するインバータ装置に組み込ま
れてもよいものである。
【0047】本発明において、半導体基体1はシリコン
に限られる必要はなく、例えばゲルマニウム,シリコン
とゲルマニウムの混晶、そして砒化ガリウムを代表とす
るIII−V 族化合物半導体ないしその混晶であっても、
本発明の効果を享受することが可能である。
【0048】本発明において、Cu熱拡散板55はM
o,W,銅−インバー−銅クラッド材,Cu−Mo系複
合焼結体,Cu−C複合焼結体,炭素焼結体等のように
熱膨張係数が小さく、熱伝導率が高い材料で代替されて
も良いものである。また、Cu支持板125は熱伝導性
が優れることを優先して選択されているが、これの代替
材料として上記熱拡散板と同様の材料を適用てきるだけ
でなく、熱伝導性が高く強度の大きい酸化ベリリウム添
加SiC焼結体のようなセラミックスを用いることも可
能である。
【0049】本発明において、熱拡散板55に搭載され
る素子は半導体基体に限定されず、例えばコンデンサ,
抵抗体,コイル等が搭載されても良い。
【0050】本発明において、絶縁型半導体装置の電気
回路は、図11,図12及び図14に示したものに限定
されない。半導体装置の内部で種々の電気回路が設けら
れていることは、これを電子装置に用いる上で支障にな
るものではない。また、半導体装置の内部の電気回路に
受動素子が組み込まれていることも、好ましいことであ
る。
【0051】本発明において、多層金属層8に施される
熱処理には、第1及び第2金属の被着過程、即ち蒸着や
スパッタリングにおいて必然的に加熱される熱工程も含
まれる。
【0052】本発明において、絶縁型半導体装置の支持
板125は、絶縁基板122との間の熱膨張係数差を軽
減して、はんだ層124の熱疲労寿命を高めるため、銅
−インバー−銅クラッド材,インバー板に設けた多数の
貫通孔にCuを埋め込んだ複合材,Cu−Mo系複合焼
結体,Cu−C複合焼結体,Mo,W,炭素焼結体等の
ように熱膨張係数が絶縁基板122のそれに近似し、熱
伝導率が高い材料で代替されても良い。
【0053】
【発明の効果】本発明によれば、多層金属層の相互作用
を抑制することによって半導体チップの均一なはんだ付
けを可能にし、強固な接着性と優れた信頼性を付与でき
る、半導体チップとその製法を提供することができる。
【図面の簡単な説明】
【図1】半導体チップの断面図である。
【図2】2次イオン質量分析による多層金属層のデプス
プロファイルを示す図である。
【図3】不均一はんだ付けのメカニズムを示す図であ
る。
【図4】多層金属層の2次イオン質量分析によるデプス
プロファイルを示す図である。
【図5】熱処理温度と多層金属層の表面のX線回折によ
る〔第2金属/Ag〕X線強度比を示す図である。
【図6】半導体装置の断面図である。
【図7】比較用構造体の断面図である。
【図8】第2金属又は第2金属酸化物の濃度と熱抵抗比
の関係を示す図である。
【図9】半導体装置の断面図である。
【図10】絶縁型半導体装置の要部俯瞰図である。
【図11】半導体装置の回路を示す図である。
【図12】半導体装置が組み込まれたインバータ装置の
回路を示す図である。
【図13】スイッチング周波数と半導体素子の発熱温度
との関係を示す図である。
【図14】一実施例の半導体装置の回路を示す図であ
る。
【図15】電動機の効率を示す図である。
【符号の説明】
1,1′…半導体基体、5…第2金属、7…第1金属、
8…多層金属層、9,113,123,124…はんだ
層、55…熱拡散板、114,122…アルミナ条片、
115…電極材、116,116′…端子、125…支
持板、126…中継端子。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基体と、この半導体基体が支持体に
    ダイボンディングされる面に設けられ、最表面部にA
    g,Auの群から選択された少なくとも1種を主成分と
    する第1金属と、この第1金属と上記半導体基体の中間
    に在ってNi,Cu,Zn,Al,Co,Fe,Pt,
    Pd,Cr,W,Ti,Mo,Zr,Hfの群から選択
    された少なくとも1種を主成分とする第2金属からなる
    積層金属層とを有し、上記第1金属の表面における上記
    第2金属の濃度が5wt%以下であることを特徴とする
    半導体チップ。
  2. 【請求項2】請求項1において、上記第1金属の表面に
    おける上記第2金属の酸化物の濃度が1wt%以下であ
    ることを特徴とする半導体チップ。
  3. 【請求項3】半導体基体のダイボンディングされる面の
    最表面部にAg,Auの群から選択された少なくとも1
    種を主成分とする第1金属と、第1金属と半導体基体の
    中間に在ってNi,Cu,Zn,Al,Co,Fe,P
    t,Pd,Cr,W,Ti,Mo,Zr,Hfの群から
    選択された少なくとも1種を主成分とする第2金属とか
    らなる積層金属層を被着し、上記第1金属の表面におけ
    る上記第2金属の濃度が5wt%以下になる温度で熱処
    理することを特徴とする半導体チップの製法。
  4. 【請求項4】請求項3において、上記第1金属の表面に
    おける上記第2金属の酸化物の濃度が1wt%以下にな
    るように熱処理することを特徴とする半導体チップの製
    法。
  5. 【請求項5】請求項3において、上記半導体基体がIV
    族、III−V 族元素からなる結晶体であることを特徴と
    する半導体チップの製法。
JP31770393A 1993-12-17 1993-12-17 半導体チップとその製法 Pending JPH07176547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31770393A JPH07176547A (ja) 1993-12-17 1993-12-17 半導体チップとその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31770393A JPH07176547A (ja) 1993-12-17 1993-12-17 半導体チップとその製法

Publications (1)

Publication Number Publication Date
JPH07176547A true JPH07176547A (ja) 1995-07-14

Family

ID=18091090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31770393A Pending JPH07176547A (ja) 1993-12-17 1993-12-17 半導体チップとその製法

Country Status (1)

Country Link
JP (1) JPH07176547A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290914B1 (ko) * 1999-03-05 2001-05-15 김영환 반도체 패키지용 필름의 구조 및 그 제조방법
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer
KR100971832B1 (ko) * 2007-08-08 2010-07-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP2011054788A (ja) * 2009-09-02 2011-03-17 Toyota Motor Corp 半導体素子、半導体モジュール及びそれらの製造方法
JP5355586B2 (ja) * 2009-04-30 2013-11-27 パナソニック株式会社 接合構造体の接合方法
JP2014027314A (ja) * 2013-11-05 2014-02-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290914B1 (ko) * 1999-03-05 2001-05-15 김영환 반도체 패키지용 필름의 구조 및 그 제조방법
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer
KR100971832B1 (ko) * 2007-08-08 2010-07-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP5355586B2 (ja) * 2009-04-30 2013-11-27 パナソニック株式会社 接合構造体の接合方法
JP2011054788A (ja) * 2009-09-02 2011-03-17 Toyota Motor Corp 半導体素子、半導体モジュール及びそれらの製造方法
JP2014027314A (ja) * 2013-11-05 2014-02-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI300619B (en) Electronic device
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
EP1416533B1 (en) Method for forming a direct aluminium bonded substrate and method for forming a power device including same
JP2002368168A (ja) 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
EP2312627A2 (en) Semiconductor device and on-vehicle AC generator
CN110891732B (zh) 用于扩散焊接的无铅的焊接薄膜和用于其制造的方法
EP2980843B1 (en) Power module
JP4136845B2 (ja) 半導体モジュールの製造方法
KR20010073192A (ko) 기판에 반도체 칩을 땜납하는 방법 및 장치
JPWO2013129279A1 (ja) 半導体装置の製造方法
US8747579B2 (en) Solder layer and device bonding substrate using the same and method for manufacturing such a substrate
JPH07176547A (ja) 半導体チップとその製法
JP5004792B2 (ja) Cu−Mo基板およびその製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP3033378B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021098641A (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JPH09234826A (ja) 金属−セラミックス複合基板及びその製造法
JP4508189B2 (ja) 半導体モジュールの製造方法
JP6928297B2 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
WO2021117327A1 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JPH0786315A (ja) 半導体チップとその製法、及び、この半導体チップを適用した半導体装置と電子装置
JP2000353709A (ja) 半導体装置及びそれを用いた電子装置
JP2012142320A (ja) 半導体装置の製造方法