JP3033378B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP3033378B2
JP3033378B2 JP5030086A JP3008693A JP3033378B2 JP 3033378 B2 JP3033378 B2 JP 3033378B2 JP 5030086 A JP5030086 A JP 5030086A JP 3008693 A JP3008693 A JP 3008693A JP 3033378 B2 JP3033378 B2 JP 3033378B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
solder
metal layer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5030086A
Other languages
English (en)
Other versions
JPH06244226A (ja
Inventor
保敏 栗原
茂 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5030086A priority Critical patent/JP3033378B2/ja
Publication of JPH06244226A publication Critical patent/JPH06244226A/ja
Application granted granted Critical
Publication of JP3033378B2 publication Critical patent/JP3033378B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子をろう材で
固着する半導体装置に関する。
【0002】
【従来の技術】半導体素子基体は、半導体装置の金属載
置部材上に融点の比較的低いろう材により接着される。
例えば、(1)特開平4−49630号には、Sb−Sn系合
金ろう材であって、Ni,Cu及びPを共に含有した半
導体装置組立て用合金ろう材が開示されている。この場
合、SnにSbを添加することによってろう材自身の機
械的強度を高め、はんだ層と被接着部材の表面との界面
にNi−SnあるいはCu−Snの金属間化合物が生成
されるのを抑えて、半導体装置の信頼性の向上が可能と
言う。
【0003】(2)特公平3−3937 号には、半導体素子
とこれを支持する銅載置部材とを、重量比87〜92.
4%のSn,7.0〜10.0%のSb,0.6〜3.0%
のNiのろう材でろう付けした半導体装置が開示され
ている。この場合、ろう材にNiが添加されているた
め、載置部材のCuとろう材のSnとの反応による金属
間化合物の生成が抑えられ、信頼性の高い半導体装置を
得ることができる。
【0004】(3)“ベアチップ実装”と題する文献
(技術情報協会、技術情報社、1990年1月31日)
の154頁に、シリコンICチップをガラス基板にはん
だバンプを用いて接続した半導体基体の接着構造が開示
されている。この中で、チップの接着面に設けられたA
l層の上にTi(0.15μm)−Cu(1.5μm)−Ni
(5μm)積層金属層を設け、この部分にはんだ(Pb−
5wt%Sn)バンプを形成して、これによる融着によ
りガラス基板にICチップを固定,接続している。ま
た、Crがはんだにぬれにくい性質を利用して、このC
rにはんだの流出を防止するダムの役割を与えている。
【0005】
【発明が解決しようとする課題】半導体装置における発
熱量が少なく、要求される信頼性がさほど高くない場合
には、半導体基体を金属載置部材上にどのようなろう材
を用いて接着しても問題はない。しかし、発熱量が大き
く高い信頼性が要求される場合には、適用されるべきろ
う材は選択されねばならない。このような観点から、そ
れ自体剛性や破壊強度が高い、Sn−5wt%Sb系は
んだ材がダイボンディング用ろう材として選択される。
この際、半導体基体のダイボンディング面には、ろう材
及び半導体基体との接着性が付与されたCr−Ni−A
gやTi−Cu−Agのような多層金属層が設けられ
る。接着が完了した状態では、Agのような最表層金属
はろう材の中に溶け込んで、接着界面から消失するが、
NiやCuのような中間層金属はろう材に溶け込まずに
界面に残留し、ろう材とCrやTiのような最下層金属
との反応を抑制する障壁としての役割を担う。このよう
な役割を持つ中間金属層が設けられるのは、最下層金属
とろう材とが直接接触する構造をとった場合は、(a)
両者が冶金的に結合しないため、接着が不可能と考えら
れていたこと、又は、(b)両者の反応により最下層金
属がろう材により侵食されて消失し、強固な接着力が得
られなくなると考えられていたことに基づく。先行技術
例(3)におけるCu層やNi層も同様の配慮のもとに
設けられたものである。
【0006】しかしながら、接着界面に中間金属層が存
在している場合は、半導体装置の稼働時の熱やストレス
の印加により、中間層金属とSnを含むはんだ材との反
応を生じ、金属間化合物が生成されやすい。例えば、表
1に示すように、中間層金属とろう材の間には多種に及
ぶ金属間化合物が生成される。これらの金属間化合物の
多くは硬くかつ脆い性質を有しており、界面部に過大な
熱応力が与えられた場合には、金属間化合物の領域にお
ける破壊が選択的に進む。特に、それ自体剛性や破壊強
度が高いSn−5wt%Sb系はんだ材の場合には、金
属間化合物の生成と選択的な破壊が半導体装置の熱的及
び電気的機能に関する信頼性を損なう最も大きな原因と
なる。
【0007】
【表1】
【0008】先行技術例(1)乃至(3)では、要求さ
れる信頼性が高い半導体装置に好適なろう材とその接着
構造は開示しているが、前記の金属間化合物の生成と選
択的な破壊の防止についての配慮はなされていない。
【0009】したがって本発明の目的は、上述の問題点
を解決し、金属間化合物の生成と選択的な破壊の防止を
可能にする半導体基体の接着構造及びこれを適用した半
導体装置と電子装置を提供することである。
【0010】
【課題を解決するための手段】本発明の半導体装置は、
Cr,Ti,Mo,W,Zr,Hfの群から選択された
少なくとも1の元素を主成分とする金属層がSn及びS
bを主成分とするろう材と直接固着される接着構造を、
半導体基体と載置部材間に有することを特徴とする。
【0011】本発明の半導体装置の製造方法は、半導体
基体のダイボンディングされるべき面にCr,Ti,M
o,W,Zr,Hfの群から選択された少なくとも1種
を主成分とする金属層と、上記金属層の表面にSn,S
b,Au,Ag,Pt,Ni,Cu,Zn,Al,C
o,Fe,Pbの群から選択された少なくとも1種の金
属からなる表面金属層が順次被着され、上記表面金属層
がSnとSbを主成分とするろう材とともに上記ろう材
の液相点以上の温度に加熱されることを特長とする。
【0012】
【作用】本発明の半導体装置における半導体基体の接着
構造は、次の点で従来の接着構造と異なる。
【0013】(1)半導体基体のダイボンディングされ
るべき面に設けられたCr,Ti,Mo,W,Zr,H
fの群から選択された少なくとも1種からなる金属層
が、SnとSbをはじめとするろう材の成分を含有し、
上記金属層とはんだ材は、金属層の成分とはんだ材の成
分とが相互拡散して接着力が付与されている。
【0014】(2)上記金属層とはんだ材の間には、S
nとの間で金属間化合物を生成しやすいNi,Pt,C
u,Pdのような中間層金属が介在しない。
【0015】上記の相違点は、上述した(a)及び
(b)のような接着に関する従来の常識を覆すものであ
る。上記金属層の成分はろう材の成分と親和性が高く、
ろう材成分の拡散を促す。この結果、ろう材との間の拡
散による接着力が付与される。また、金属層とはんだ層
の界面には、金属間化合物を生成しやすい物質が存在し
ないため、その生成による選択的な破壊も生じない。
【0016】
【実施例】本発明を実施例により詳細に説明する。
【0017】〔実施例 1〕本実施例では、半導体基体
の接着構造とその製法について説明する。
【0018】図1は半導体基体を接着した構造体10の
断面を示す。この接着構造体10において、サイズ1
2.8mm×12.8mm×0.5mmのIGBT(Insulated G
ateBipolar Transistor)素子基体1が、そのダイボン
ディングされるべき面に蒸着により形成された厚さ3.
5μmのAl層2と厚さ0.18μmのCr層3を介し
て、組成Sn−5wt%Sb−0.6wt%Ni−0.0
5wt%P,厚さ200μmのはんだ層4により厚さ約
3.5μm のNiめっきを施したCu載置部材5に固着
されている。ここで特筆すべき点は、Cr層3とはんだ
層4とが直接接触し、前記両者が冶金的に結合されてい
ることである。ここで構造体10は、素子基体1とCu
載置部材5の間にはんだ4を介装し、水素雰囲気中で2
70℃に加熱して得た。構造体10を得るのには真空雰
囲気,還元性雰囲気,不活性雰囲気のもとで、はんだ4
の液相点以上の温度に加熱するのが好適である。また、
SnとSbを主成分とするはんだ4にNi,Cu,P,
Vのごとき物質が添加されていることは好ましいことで
ある。これは、はんだ材4の酸化を抑制するのに、上記
の添加物質が効果的な作用を及ぼすからである。
【0019】図2は半導体基体のダイボンディングされ
るべき部分のはんだ付けされる前の断面構造を示す。I
GBT素子基体1には、Al層2,Cr層3、そして厚
さ0.6μmのNi層6と厚さ0.2μmのAg層7が蒸
着により順次形成されている。基体1には図2のように
多層金属層が形成されていたにもかかわらず、はんだ付
けが終了した段階では図1のようにNi層6とAg層7
が接着界面部から消失している。金属層としてのCr層
3は、Ti,Mo,W,Zr,Hfの群から選択された
少なくとも1種の金属で代替されてもよいものである。
また、金属層3の表面にはSn,Sb,Au,Ag,P
t,Ni,Cu,Zn,Al,Co,Fe,Pbの群か
ら選択された少なくとも1種の表面金属層が形成されて
いることが望ましい。この理由は、比較的活性な金属で
ある金属層3の酸化を抑制し、はんだ層4との冶金的接
着を促進させるためである。特に、金属層3の表面にN
i又はCu層と、Ag又はAu層が表面金属層として順
次被着形成されていることが効果的である。
【0020】図3はIGBT素子基体の接着構造体の接
着部の剪断強度に関する分布を示す。この分布図は剪断
強度のデータを正規確率紙上にプロットしたもので、本
実施例で得た図1に示す構造体である(A)ロット及び
(B)ロットを他の接着構造体の結果(C)ロットと比
較して示す。比較例として用いる他の接着構造体は、図
2の半導体基体を厚さ200μmのPb−5wt%Sn
−1.5wt%Ag はんだ材によりNiめっきCu載置
部材5に固着したものである。比較例の他の接着構造体
は、はんだ付けが終了した段階で、図2におけるAg層
7を接着界面部から消失させ、Ni層6をAl層2やC
r層3とともに界面部に残すようにしたものである。
【0021】プロットした各データはいずれもあてはめ
直線に乗っており、剪断強度の分布は正規分布している
ことが明らかである。この分布から求められる平均強度
は、本実施例の接着構造体10の場合約3kg/mm2
他の接着構造体の場合の1.75kg/mm2より大きい。
【0022】ここで、本実施例の接着構造体10はCr
層3とはんだ層4とが直接接触した構成であるにもかか
わらず、Ni層6がCr層3とはんだ層4との間に介在
している他の接着構造体の場合より大きな接着力を具備
している点が特筆される。
【0023】図4はIGBT素子基体を接着した構造体
における接着界面部の構成成分のSIMS分析(Seconda
ry Ion Mass Spectroscopy)によるデプスプロファイル
を示す。ここでは、はんだ付けした構造体10の支持体
5及びはんだ層4側を接着界面部の近傍まで研磨除去
し、わずかに残ったはんだ層4の側から逐次スパッタリ
ングを施しながら分析している。はんだ層領域4とAl
層領域2の境界部にCrのピークが観測される。Crの
ピーク位置でSn,Ni及びSbのピークが重なり、A
lもCrの側に移動している。また、AgはCr,S
n,Ni及びSbのピークとはんだ領域4の境界部にピ
ークを有している。ここで特筆される点は、はんだ付け
後に残留したCr層領域3にはんだ層や多層蒸着層の構
成成分が移動し、これらの成分が混じり合った状態を呈
していることである。また、接着構造体における接着界
面部をX線回折したところ、Sn,Ni,Ag,Cr及
びAlの単体金属のほかに、SbSn,0.9Sb0.1
Sn,Ni5Sb2及びAg3Sb の金属間化合物が検出
された。ここで特筆される点は、検出された単体金属の
中にSbが含まれていないこと、及び、検出された金属
間化合物にはSbが含まれていることである。以上のS
IMS分析及びX線回折の結果から、Cr層3とはんだ
層4の間に接着力が付与されるのは、次のメカニズムに
よると言える。はんだ付けの際に、はんだと多層蒸着層
を構成する各金属がCr層3へ移動して、拡散接合的な
界面を形成する。同時に、移動した各金属が金属間化合
物の生成により化学的結合対を形成して接着に寄与す
る。
【0024】表2はIGBT素子基体を接着した構造体
に−55〜150℃の温度サイクルを印加した時の剪断
強度を、比較例としての上記他の接着構造体の場合のそ
れとともに示す。この際の剪断強度は、図3の場合と同
様に正規確率紙上で求めた平均値を示す。本実施例構造
体10の剪断強度は、初期値の3.0kg/mm2から温度
サイクル数500回の2.0kg/mm2まで変化してい
る。一方、比較例としての上記他の接着構造体の場合
は、温度サイクル数200回で0.2kg/mm2とほぼ完
全に接着力を失っている。接着力を失なう主因は、接着
界面部が熱応力のたび重なる印加により疲労破壊するこ
とによる。このように熱ストレスを印加した場合でも、
本実施例構造体10は比較例としての接着構造体より圧
倒的に優れた接着性が維持されている。
【0025】
【表2】
【0026】図5は上記の温度サイクルを印加した時に
接着界面部に生成されるNi−Sn系金属間化合物の厚
さを示す。ここでは、本実施例構造体10の場合(a)
と比較例接着構造体の場合(b)とを比較して示す。本
実施例構造体では、金属間化合物は初期段階ではほとん
ど形成されておらず、温度サイクル数500回後でもそ
れが新たに生成されることはない。これに対し比較例接
着構造体では、金属間化合物の厚さは温度サイクル数と
ともに増加し、500回後では3.5μm に達してい
る。本実施例構造体10の場合に金属間化合物が生成さ
れないのは、Cr層3とはんだ層4の間の界面に金属間
化合物を形成するための高濃度のNi層が介在しないた
めである。一方、比較例接着構造体の場合は、Cr層3
とはんだ層4の間の界面に高濃度のNi層が介在し、繰
返し印加される熱エネルギーと熱応力の作用により、金
属間化合物の生成が促進される。X線回折によれば、界
面に生成されている化合物はNi3Sn,Ni3Sn4
びNi6Sn5であった。
【0027】温度サイクルを印加した時の疲労破壊部
は、EPMA分析により調べたところ上記のNi−Sn
系金属間化合物が生成されている領域であった。本実施
例構造体10の場合には、これらの金属間化合物の生成
が抑制されるため疲労破壊を生じにくい。
【0028】〔実施例 2〕本実施例では、図1におけ
るはんだ層4と直接接触する金属層3がTi,Mo,
W,Zr又はHfのいずれかを含む金属層である場合の
半導体基体の接着構造について説明する。
【0029】半導体基体を接着した構造体10は、前記
実施例1と同様のサイズのIGBT素子基体1が、その
ダイボンディングされるべき面に蒸着により形成された
厚さ3.5μmのAl層2と金属層としての厚さ0.2μ
mのTi,Mo,W,Zr又はHfの層3を介して、組
成Sn−5wt%Sb−0.6wt%Ni−0.05wt
%P,厚さ200μmのはんだ層4により厚さ約3.5
μm のNiめっきを施したCu支持体5に固着されて
いる。ここで特筆すべき点は、金属層3とはんだ層4と
が直接接触し、前記両者が冶金的に結合されていること
である。半導体基体1のダイボンディングされるべき部
分は、はんだ付けされる前の段階では、Al層2,上記
金属層3、そして厚さ0.6μmのNi層6と厚さ0.2
μmのAg層7が蒸着により順次形成されている。基体
1にはこのように多層金属層が形成されていたにもかか
わらず、はんだ付けが終了した段階ではNi層6とAg
層7が接着界面部から消失している。
【0030】表3は本実施例の半導体基体接着構造体1
0の接着部の剪断強度を示す。この強度も正規確率紙上
から求めた平均値で表す。剪断強度はいずれの金属層3
の場合も約3kg/mm2 と前記実施例1の場合とほぼ同
等で、強固に接着されていることが理解される。ここ
で、本実施例の接着構造体10は金属層3とはんだ層4
とが直接接触した構成であるにもかかわらず、大きな接
着力を具備している点が特筆される。
【0031】
【表3】
【0032】本実施例においても、前記実施例1と同様
に接着界面部の構成成分のSIMS分析によるデプスプ
ロファイルを得た。この結果、前記実施例1と同様に、
はんだ層領域4とAl層領域2の境界部にTi,Mo,
W,Zr及びHfのピークが観測された。これらの金属
のピーク位置でSn,Ni及びSbのピークが重なり、
AlもTi,Mo,W,Zr及びHfの側に移動してい
た。また、Agは前記これらの金属、Sn,Ni及びS
bのピークとはんだ領域4の境界部にピークを有してい
た。ここで特筆される点は、はんだ付け後に残留した金
属層領域3にはんだ層や多層蒸着層の構成成分が移動
し、これらの成分が混じり合った状態を呈していること
である。以上のSIMS分析の結果から、はんだ付けの
際にはんだと多層蒸着層を構成する各金属が金属層3へ
移動して拡散接合的な界面を形成することが、金属層3
とはんだ層4の間に接着力が付与される主因になってい
ると言える。
【0033】表4は本実施例の半導体基体接着構造体1
0に−55〜150℃の温度サイクルを印加した時の剪
断強度を示す。この際の剪断強度も正規確率紙上で求め
た平均値を示す。たとえばZrを例にとれば剪断強度は
初期値の約3.0kg/mm2に対し、温度サイクル数50
0回を経た後でも約2.0kg/mm2までしか低下してい
ない。このように熱ストレスを印加した場合でも、本実
施例構造体10は優れた接着性が維持されている。
【0034】
【表4】
【0035】上記の温度サイクルを500回印加した後
に接着界面部に生成されるNi−Sn系金属間化合物の
厚さを調べた。しかし、本実施例構造体10では、金属
層3がTi,Mo,W,Zr又はHfのいずれの場合で
も、計測できる程度の厚さを持つ金属間化合物は検出で
きなかった。本実施例構造体10の場合に金属間化合物
が生成されないのは、金属層3とはんだ層4の間の界面
に金属間化合物を形成するための高濃度のNi層が介在
しないためである。また、本実施例構造体10の場合に
は、この金属間化合物の生成が抑制されるため疲労破壊
を生じにくい。
【0036】〔実施例 3〕本実施例では、はんだ層4
としてCuを添加したSn−Sb系はんだ材を用いた場
合の半導体基体の接着構造について説明する。
【0037】本実施例で得られた接着構造体10は、I
GBT素子基体1が、そのダイボンディングされるべき
面に蒸着により形成された厚さ3.5μm のAl層2と
厚さ0.18μmのCr層3を介して、組成Sn−5w
t%Sn−0.5wt%Cu−0.05wt%V,厚さ2
00μmのはんだ層4により厚さ約3.5μmのNiめ
っきを施したCu支持体5に固着されている。ここで特
筆すべき点は、Cr層3とはんだ層4とが直接接触し、
前記両者が冶金的に結合されていることである。基体1
のダイボンディングされるべき部分には、厚さ3.3μ
mのAl層2,0.18μmのCr層3,0.2μmのC
u層6そして0.2μm のAg層7が蒸着により順次形
成されている。基体1にはこのような多層金属層が形成
されていたにもかかわらず、はんだ付けが終了した段階
ではCu層6とAg層7が接着界面部から消失してい
る。
【0038】接着構造体の接着部の正規確率紙上から求
めた平均剪断強度は、約3.5kg/mm2 と大きな値が
得られた。ここで、本実施例の接着構造体10はCr層
3とはんだ層4とが直接接触した構成であるにもかかわ
らず、一層大きな接着力を具備している点が特筆され
る。
【0039】本実施例においても前記実施例1と同様
に、接着構造体10における接着界面部の構成成分のS
IMS分析によるデプスプロファイルを得た。この結
果、はんだ層領域4とAl層領域2の境界部にCrのピ
ークが観測された。Crのピーク位置でSn,Sb及び
Cuのピークが重なり、AlもCrの側に移動してい
た。また、AgはCr,Sn,Sb及Cuのピークとは
んだ領域4の境界部にピークを有していた。ここで特筆
される点は、はんだ付け後に残留したCr層領域3には
んだ層や多層蒸着層の構成成分が移動し、これらの成分
が混じり合った状態を呈していることである。以上のS
IMS分析の結果から、Cr層3とはんだ層4の間に接
着力が付与されるのは、はんだと多層蒸着層を構成する
各金属がCr層3へ移動して拡散接合的な界面を形成す
ることがその主因をなしている。
【0040】本実施例の接着構造体10には、−55〜
150℃の温度サイクルを印加した。温度サイクル数5
00回後の正規確率紙上で求めた平均剪断強度は、3.
0kg/mm2 を示した。このように熱ストレスを印加し
た場合でも、本実施例構造体10は優れた接着性が維持
されている。また、上記の温度サイクルを500回印加
した後に接着界面部に生成されるNi−Sn系金属間化
合物の厚さを調べた。しかし、本実施例構造体10で
は、計測できる程度の厚さを持つ金属間化合物は検出で
きなかった。本実施例構造体10の場合に金属間化合物
が生成されないのは、Cr層3とはんだ層4の間の界面
に金属間化合物を形成するための高濃度のCu層が介在
しないためである。また、本実施例構造体10の場合に
は、この金属間化合物の生成が抑制されるため疲労破壊
を生じにくい。
【0041】〔実施例 4〕本実施例では、半導体基体
としてのIGBT素子基体1を搭載した半導体装置、及
びこの半導体装置を電子装置に用いた例について説明す
る。
【0042】図6はIGBT素子基体1を搭載した12
00V,75A級の絶縁型半導体装置900の要部俯瞰
図を示す。図において、銅支持板(Niめっき:3μ
m,40mm×95mm×3mm)125上に、31mm×60
mm×0.63mm の窒化アルミニウム絶縁基板122が、
Pb−50wt%Snはんだ(図示を省略、厚さ:20
0μm)により接着され、絶縁基板122上には銅支持
板125と同様のNiめっきを施した銅熱拡散板5が2
個並んでPb−50wt%Snはんだ(図示を省略、厚
さ:200μm)により接着され、銅熱拡散板5にはI
GBT素子(13mm×13mm×0.3mm)1がダイオー
ド素子(10mm×10mm×0.3mm)1′とともにSn
−5wt%Sb−0.6wt%Ni−0.05wt%Pは
んだ(図示を省略、厚さ:200μm)により接着され
ている。各素子1,1′にはAl線(直径:500μ
m)117によるワイヤボンディングが施され、エミッ
タ電極13b,ゲート電極13cに接続されている。銅
条片からなるこれらの電極13b,13cは、3mm×2
3mm×2mmのアルミナ条片114にろう層(図示を省
略、Sn−5wt%Sb−0.6wt%Ni−0.05w
t%P,厚さ:200μm)により接着され、アルミナ条
片114は同じろう材(図示を省略)により銅熱拡散板
5に接着されている。IGBT素子基体1及びダイオー
ド素子基体1′がダイボンディングされるべき面には、
前記実施例1と同様にAl層,Cr層,Ni層及びAg
層からなる多層蒸着層が形成されたものである。しか
し、はんだ4によって接着された後は、Ni層及びAg
層が接着界面部から消失している。
【0043】銅熱拡散板5は、コレクタ電極13aを担
う。コレクタ電極13a,エミッタ電極13b,ゲート
電極13cには、それぞれ外部端子116,116′や
中継端子126が設けられ、更に各素子1,1′,銅熱
拡散板5等が外気から完全に遮断されるように、エポキ
シ系樹脂製ケース(図示を省略)を設けるとともに同ケ
ース内にシリコーンゲルやエポキシ樹脂を充填,硬化さ
せて半導体装置900を得た。この半導体装置900
は、図7に示した回路を構成している。なお、本実施例
では特性を比較するため、IGBT素子と銅熱拡散板5
とを接着するはんだとしてのSn−5wt%Sb−0.
6wt%Ni−0.05wt%PをPb−5wt%Sn
−1.5wt%Ag に置き換えた試料も作製した。半導
体装置900は最終的に、図8に示す電動機950の回
転数制御用インバータ装置に組込まれた。
【0044】半導体装置900のIGBT素子1−銅支
持板125間の熱抵抗は、0.30W/℃と、比較用試
料の0.3W/℃と同様に低い値が得られた。低熱抵抗
化が図られたのは、熱流路を銅熱拡散板5や窒化アルミ
ニウム122等の高熱伝導性部材で構成したことによ
る。
【0045】また、半導体装置900に間欠通電し、支
持板125の温度を40〜100℃間で繰返し変化させ
る試験を施した。この試験を30000回施した後の熱
抵抗は0.36W/℃と若干増加したが、比較試料の同
試験3000回における0.84W/℃より格段に安定して
おり、優れた放熱性が維持されている。このように、本
実施例の半導体装置900が優れた信頼性を示した最大
の理由は、銅熱拡散板5と半導体基体1,1′間のはん
だ層4の熱疲労破壊が避けられたためである。これは、
比較試料の場合のようにはんだ層4とCr層3の間にN
iが介在せず、熱ストレスの印加によってもNi−Sn
系金属間化合物の生成が抑えられ、そして疲労破壊がこ
の金属間化合物の領域を選択的に進むことが避けられた
ためである。
【0046】このように本実施例によれば、比較試料に
比べて、放熱性を実質上犠牲にせずに半導体装置の信頼
性を向上させることができた。
【0047】本実施例の半導体装置900を組み込ん
だ、図8のインバータ装置を用いて、電動機950の回
転数制御を試みた。図9は、スイッチング周波数とIG
BT素子1の発熱温度の関係である。スイッチング損失
は周波数を増すにつれ増えるが、商用電源の50Hzか
ら30kHzまでの間では、素子1が安定して動作する
温度の125℃を越えることはなかった。この間、電動
機は特別な異常を伴わずに作動した。
【0048】また、インバータ装置及び電動機は、電気
自動車にその動力源として組み込まれた。この自動車に
おいては、動力源から車輪に至る駆動機構を簡素化でき
たため、ギヤーの噛み込み比率の違いにより変速してい
た従来の自動車に比べ、変速時のショックが軽減され
た。更に、この自動車は、0〜250km/hの範囲で
スムーズな走行が可能であったほか、動力源を源とする
振動や騒音の面でも従来の気筒型エンジンを搭載した自
動車の約1/2に軽減することができた。
【0049】〔実施例 5〕本実施例では、大型の銅熱
拡散板上に多数の半導体基体を搭載した半導体装置、及
びこの半導体装置を電子装置に用いた例について説明す
る。
【0050】本実施例の銅熱拡散板は、前記実施例4と
同様にNiめっきを施したもので、47mm×76mm×3
mmなるサイズを有している。同様のNiめっきを施した
銅支持板(95mm×110mm×5mm)上にPb−60w
t%Snはんだ(厚さ:200μm)によりアルミナ絶縁
基板(68mm×86mm×0.63mm )が接着され、更に
アルミナ絶縁基板上にPb−60wt%Snはんだ(厚
さ:200μm)により銅熱拡散板が搭載された。この
銅熱拡散板には、Sn−5wt%Sb−0.6wt%N
i−0.05wt%P はんだ(厚さ:200μm)によ
り、IGBT素子基体(13mm×13mm×0.3mm ,6
個)と、ダイオード素子基体(13mm×13mm×0.3m
m,2個)が接着された。以下実施例1と同様の部材搭
載,配線,パッケージングを施し、半導体装置を得た。
この装置は、搭載された全ての素子が並列に接続され、
等価的に図10に示す回路を構成している。
【0051】以上により得られた半導体装置には、−5
5℃〜+150℃の温度サイクルが3000回印加され
た。これによる半導体基体−支持板間熱抵抗(初期値:
0.28℃/W)の変化は観測されなかった。
【0052】次いで、24個の本実施例半導体装置が、
図8と同様のインバータ回路に組み込まれた。ここで
は、1相分として8個の半導体装置が割り当てられてい
る。これにより得られたインバータ装置(電源電圧:1
500V、ピーク出力電流:650A,平均周波数:2
kHz)は、電車用の主電動機(190kW)の速度制
御に供された。この結果、走行開始(加速)時に電動機
が発する騒音は平均周波数1.5kHzの場合より1/
3低く、そして、短い駅間距離(1.2km)を想定し
た走行試験でも表定速度40km/hと優れた運行性能
が得られた。これは、高周波化されて発熱の著しい半導
体基体1を効率的に冷却できるだけでなく、同基体を固
着しているはんだ層4がたび重なる熱ストレスの印加に
よっても疲労破壊せず、良好な放熱性を維持できるため
である。はんだ層が疲労破壊しにくいのは、接着界面部
における金属間化合物の生成が抑えられるためである。
【0053】以上に説明したように、本実施例の半導体
装置は、電動機の回転速度や移動装置の走行速度を制御
するのに有用である。本実施例と同様の半導体装置がエ
レベータ,エスカレータ,ベルトコンベヤー等の物体を
運搬する装置やその装置に組み込まれた場合でも、電車
に組み込まれた場合と同様の効果が得られる。
【0054】〔実施例 6〕本実施例では、一個の基体
の中にIGBT素子基体を6個,ダイオード素子基体を
6個内蔵した半導体装置、及びこの半導体装置を電子装
置に用いた例について説明する。
【0055】銅支持板(Niめっき:3μm,50mm×
60mm×3mm)上に、40mm×40mm×0.63mm の窒
化アルミニウム絶縁基板が接着され、絶縁基板122上
には前記実施例5と同質の銅熱拡散板(サイズ:35mm
×35mm×1mmの)が1個接着され、銅熱拡散板5には
上記半導体基体(15mm×15mm×0.3mm )が接着さ
れている。基体にはAl線(直径:300μm)による
ワイヤボンディングが施され、電極に接続されている。
銅条片からなるこれらの電極はアルミナ条片にろう付け
され、アルミナ条片は銅熱拡散板にろう付けされてい
る。以上の積層体を樹脂封止して半導体装置を得た。こ
の半導体装置は、これのみで図8と同様のインバータ回
路を構成している。
【0056】半導体装置からなるインバータ装置は、ブ
ラシレス直流電動機とともに家庭用冷暖房機(暖房時の
消費電力:150〜1860W,冷房時の消費電力:2
00〜1375W,電源電圧:100V)に組み込まれ
た。図11は本実施例のインバータ装置を用いた電動機
の効率(A)を示すグラフで、従来の交流電動機を用い
た場合(B)と比較して示す。本実施例の場合は、比較
した全回転数範囲で、従来の場合より10%以上高い効
率を示している。この点は、冷暖房機使用時の電力消費
を低減するのに役立つ。また、室内の温度が運転開始か
ら設定温度に到達するまでの時間は、本実施例の場合は
従来の交流電動機を用いた場合より約1/2に短縮され
た。
【0057】本実施例と同様の効果は、半導体装置が他
の流体を撹拌又は流動させる装置、例えば洗濯機,流体
循環装置等に組み込まれた場合でも享受できる。また、
同様の半導体装置は、電源の整流装置や照明設備の光量
を制御するインバータ装置に組み込まれてもよいもので
ある。
【0058】本発明において、半導体基体1はシリコン
に限られる必要はなく、例えばゲルマニウムや、シリコ
ンとゲルマニウムの混晶であっても、本発明の効果を享
受することが可能である。
【0059】本発明において、銅熱拡散板5はMo,
W,銅−インバー−銅クラッド材,Cu−Mo系複合焼
結体,Cu−C複合焼結体,炭素焼結体等のように熱膨
張係数が小さく、熱伝導率が高い材料で代替されても良
いものである。また、銅支持板125は熱伝導性が優れ
ることを優先して選択されているが、これの代替材料と
して上記熱拡散板と同様の材料を適用てきるだけでな
く、熱伝導性が高く強度の大きい酸化ベリリウム添加S
iC焼結体のようなセラミックスを用いることも可能で
ある。
【0060】本発明において、金属層3とはんだ層4の
間にNi−Sn系又はCu−Sn系金属間化合物を生成
しないものであれば、はんだ層4として種々の成分及び
組成のものを選択しうる。例えば、Pb−5wt%S
b,Au−26wt%Sb,Cu−76.5wt%Sb
、又は、これらを任意に組合せたろう材を適用でき
る。
【0061】本発明において、熱拡散板5に搭載される
素子は半導体基体に限定されず、例えばコンデンサ,抵
抗体,コイル等が搭載されても良い。
【0062】本発明において、絶縁型半導体装置の電気
回路は、図7及び図10に示したものに限定されない。
例えば、図12に示すように、半導体装置の内部で種々
の電気回路が設けられていることは、これを電子装置に
用いる上で支障になるものではない。また、半導体装置
の内部の電気回路に受動素子が組み込まれていること
も、好ましいことである。
【0063】
【発明の効果】本発明によれば、金属間化合物の生成と
この金属間化合物を選択的に進む疲労破壊を防止するの
に好適な半導体基体の接着構造とその製法、そして、上
記接着構造を適用した信頼性の高い半導体装置と電子装
置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置を示す図で
ある。
【図2】半導体基体のダイボンディングされるべき部分
のはんだ付けされる前の断面構造を示す図である。
【図3】本発明の一実施例である半導体装置における接
着部の剪断強度分布である。
【図4】本発明の一実施例である半導体装置における接
着界面部の構成成分のSIMS分析によるデプスプロフ
ァイルである。
【図5】温度サイクルを印加した時に接着界面部に生成
されるNi−Sn系金属間化合物の厚さを示すグラフで
ある。
【図6】本発明の一実施例である半導体装置の要部俯瞰
図である。
【図7】本発明の一実施例である半導体装置の回路を示
す図である。
【図8】本発明の一実施例である半導体装置が組込まれ
たインバータ装置の回路を示す図である。
【図9】スイッチング周波数と半導体素子の発熱温度と
の関係を示すグラフである。
【図10】本発明の一実施例である半導体装置の回路を
示す図である。
【図11】本発明の一実施例である電動機の効率を示す
グラフである。
【図12】本発明の一実施例である半導体装置に内蔵さ
れた他の電気回路の例である。
【符号の説明】
1,1′…半導体基体、3…金属層、4…はんだ層、5
…載置部材、113,123,124…ろう材、11
4,122…絶縁部材、115…電極材、116,11
6′…端子、125…支持板、126…中継端子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/52

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基体が載置部材上に接着された半導
    体装置において、Cr,Ti,Mo,W,Zr,Hfの
    群から選択された少なくとも1の元素を主成分とする金
    属層がSn及びSbを主成分とするろう材と直接固着さ
    れる接着構造を、前記半導体基体と載置部材間に有する
    ことを特徴とする半導体装置。
  2. 【請求項2】請求項1記載の半導体装置において、前記
    Cr,Ti,Mo,W,Zr,Hfの群から選択された
    少なくとも1の元素を主成分とする金属層は、前記半導
    体基体のダイボンディングされる面に設けられたことを
    特徴とする半導体装置。
  3. 【請求項3】請求項1記載の半導体装置において、前記
    金属層はSn及びSbを含有していることを特徴とする
    半導体装置。
  4. 【請求項4】請求項1記載の半導体装置において、前記
    接着構造は電気伝導部又は熱伝導部として用いられてい
    ることを特徴とする半導体装置。
  5. 【請求項5】請求項1記載の半導体装置において、上記
    金属層がAu,Ag,Pt,Ni,Cu,Zn,Al,
    Co,Fe,Pbの群から選択された少なくとも1種の
    金属を含有することを特徴とする半導体装置。
  6. 【請求項6】請求項1記載の半導体装置において、S
    n,Sb,Au,Ag,Pt,Ni,Cu,Zn,A
    l,Co,Fe,Pbの群から選択された少なくとも1
    種の金属が上記金属層へ拡散していることを特徴とする
    半導体装置。
  7. 【請求項7】Cr,Ti,Mo,W,Zr,Hfの群か
    ら選択された少なくとも1の元素を主成分とする金属層
    がSn及びSbを主成分とするろう材と直接固着される
    接着構造を、半導体基体と載置部材間に有する半導体装
    置が、負荷に給電する電気回路に組み込まれたことを特
    徴とする電子装置。
JP5030086A 1993-02-19 1993-02-19 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3033378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5030086A JP3033378B2 (ja) 1993-02-19 1993-02-19 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5030086A JP3033378B2 (ja) 1993-02-19 1993-02-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06244226A JPH06244226A (ja) 1994-09-02
JP3033378B2 true JP3033378B2 (ja) 2000-04-17

Family

ID=12293989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5030086A Expired - Fee Related JP3033378B2 (ja) 1993-02-19 1993-02-19 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3033378B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639438A1 (de) * 1996-09-25 1998-04-02 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US7644855B2 (en) 2002-09-19 2010-01-12 Sumitomo Metal Mining Co., Ltd. Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device
JP2007527105A (ja) * 2003-06-06 2007-09-20 ハネウエル・インターナシヨナル・インコーポレーテツド 熱連結システムとその製造方法
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
CN111344844B (zh) 2017-10-31 2021-02-12 千住金属工业株式会社 钎焊接头和钎焊接头的形成方法
CN110649153B (zh) * 2019-09-26 2022-09-30 中电科技集团重庆声光电有限公司 一种多层金属薄膜键合层结构及其制备方法

Also Published As

Publication number Publication date
JPH06244226A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
US8593817B2 (en) Power semiconductor module and method for operating a power semiconductor module
JP2002368168A (ja) 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP6041469B2 (ja) 高融点半田層の形成方法
KR100731243B1 (ko) 전자 장치
JP3556175B2 (ja) 半導体モジュール及び電力変換装置
JP4598687B2 (ja) 金属超微粒子使用接合材及びそれを用いた半導体装置
KR20160047475A (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
US6768193B2 (en) Heat transfer structure for a semiconductor device utilizing a bismuth glass layer
JP3627591B2 (ja) パワー半導体モジュールの製造方法
JP3033378B2 (ja) 半導体装置及び半導体装置の製造方法
JP6429208B2 (ja) 半導体装置および移動体
JPH07176547A (ja) 半導体チップとその製法
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2003258150A (ja) 絶縁型半導体装置
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JPH11354687A (ja) 半導体装置
JP2002076254A (ja) パワー半導体モジュール及びその製造方法
JP2000353709A (ja) 半導体装置及びそれを用いた電子装置
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JP2001110959A (ja) 半導体装置及びそれを用いた電子装置
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP2554210B2 (ja) 金属接合回路基板およびそれを用いた電子装置
JPH06140446A (ja) 半導体装置及びそれを用いた電子装置
JPH0786315A (ja) 半導体チップとその製法、及び、この半導体チップを適用した半導体装置と電子装置
WO2024029258A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees