CN112928099A - 一种基于铝硅合金的bga互连载体及其制备方法 - Google Patents

一种基于铝硅合金的bga互连载体及其制备方法 Download PDF

Info

Publication number
CN112928099A
CN112928099A CN202110175993.6A CN202110175993A CN112928099A CN 112928099 A CN112928099 A CN 112928099A CN 202110175993 A CN202110175993 A CN 202110175993A CN 112928099 A CN112928099 A CN 112928099A
Authority
CN
China
Prior art keywords
aluminum
layer
silicon substrate
gold
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110175993.6A
Other languages
English (en)
Other versions
CN112928099B (zh
Inventor
刘凯
丁蕾
高求
罗燕
叶雯燚
王立春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Electronic Communication Equipment Research Institute
Original Assignee
Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Electronic Communication Equipment Research Institute filed Critical Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority to CN202110175993.6A priority Critical patent/CN112928099B/zh
Publication of CN112928099A publication Critical patent/CN112928099A/zh
Application granted granted Critical
Publication of CN112928099B publication Critical patent/CN112928099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种基于铝硅合金的BGA互连载体，包括铝硅基板、金属层和锡层，铝硅基板于电气互连处加工有若干通柱，通柱与铝硅基板之间具有将通柱与铝硅基板隔离的环形通槽，环形通槽内填充有绝缘浆料，金属层包括上金属层和下金属层，上金属层从下至上依次包括第一镍层、第一金层，下金属层从上至下依次包括第二镍层、第二金层，锡层覆于上金属层和/或下金属层上，锡层和第一金层和/或第二金层形成阵列式的金锡焊料焊盘，金锡焊料焊盘上用于贴装元器件，以铝硅合金作为基板，具有与芯片热膨胀系数匹配、热传导率高和密度低的优点，预制金锡焊盘的BGA互连载体提高了芯片的封装效率，可广泛用于铝硅封装的微波组件。

Description

一种基于铝硅合金的BGA互连载体及其制备方法
技术领域
本发明属于微电子封装领域，尤其涉及一种基于铝硅合金的BGA互连载体及其制备方法。
背景技术
随着电子产品向小型化、高性能、高可靠等方向发展，系统集成度日益提高，对电子元器件与载体的匹配及连接要求越来越高，特别是航空航天领域以及民用电子产品对于电子元器件与载体的快速精准连接的要求更加高。
现有封装中，芯片与载体的连接步骤为：先在载体上放置焊料片，然后将芯片放置于焊料片上，将芯片与载体焊接为一体，最后将焊接有芯片的载体焊接至主板上，步骤繁杂，效率低。
发明内容
本发明的目的是提供一种基于铝硅合金的BGA互连载体及其制备方法，以铝硅合金作为衬底，热导率高，其热膨胀系数与芯片匹配，并且焊料预制于基板下表面，提供了装配效率。
为解决上述问题，本发明的技术方案为：
一种基于铝硅合金的BGA互连载体，包括铝硅基板、金属层和锡层：
所述铝硅基板包括相对的第一表面和第二表面，所述铝硅基板于电气互连处加工有若干通柱，所述通柱与所述铝硅基板之间具有将所述通柱与所述铝硅基板隔离的环形通槽，所述环形通槽内填充有绝缘浆料；
金属层包括上金属层和下金属层，所述上金属层按照电气互连的预设位置覆于所述铝硅基板的第一表面及所述通柱的上表面上，所述下金属层按照电气互连的预设位置覆于所述铝硅基板的第二表面及所述通柱的下表面上，所述上金属层从下至上依次包括第一镍层、第一金层，所述下金属层从上至下依次包括第二镍层、第二金层；
所述锡层覆于所述上金属层和/或下金属层上，所述锡层和所述第一金层和/或第二金层形成阵列式的金锡焊料焊盘，所述金锡焊料焊盘上用于贴装元器件。
优选地，所述第一镍层与所述第一金层之间还包括第一钯层，所述第二镍层与所述第二金层之间还包括第二钯层。
优选地，，所述第一镍层的厚度为2～5μm，所述第一金层的厚度为3～5μm，所述第一钯层的厚度为0～3μm。
优选地，，所述第二镍层的厚度为2～5μm，所述第二金层的厚度为3～5μm，所述第二钯层的厚度为0～3μm。
优选地，所述金锡焊料焊盘厚度为5～10μm。
优选地，所述铝硅基板的厚度为0.2～5mm。
基于相同的发明构思，本发明还提供了一种基于铝硅合金的BGA互连载体的制备方法，包括如下步骤：
S1：提供一铝硅基板，所述铝硅基板包括相对的第一表面和第二表面，采用激光垂直通孔技术于所述铝硅基板的第一表面开设若干环形凹槽，所述环形凹槽中间形成用于电气互连的通柱；
S2：对所述铝硅基板进行预处理，去除铝硅基板上的残屑、油污及氧化层；
S3：于所述环形凹槽内灌封浆料；
S4：固化所述浆料，使所述浆料与所述铝硅基板键合；
S5：将所述铝硅基板的第二表面进行减薄抛光，直至所述浆料露出；
S6：于所述铝硅基板的第一表面按照电气互连的预设位置制备上金属层，于所述铝硅基板的第二表面按照电气互连的预设位置制备下金属层，所述上金属层从下至上依次包括第一镍层、第一金层，所述下金属层从上至下依次包括第二镍层、第二金层；
S7：于所述第一金层和/或第二金层上制备锡层，所述锡层和所述第一金层和/或第二金层形成阵列式的金锡焊料焊盘，所述金锡焊料层上用于贴装元器件。
优选地，所述浆料采用低温玻璃粉料。
优选地，所述步骤S4进一步包括：
S41：将所述低温玻璃粉料进行预热处理，升温速率为4～6℃/min，加热至140～160℃，保温10～20min；
S42：熔融所述低温玻璃粉料，升温速率为8～12℃/min，加热至380～420℃，保温20～40min，所述低温玻璃粉料熔融为低温玻璃浆料；
S43：将所述低温玻璃浆料进行降温处理，降温至200～250℃，保温10～20min；
S44：将所述低温玻璃浆料随炉冷却至室温，完成低温玻璃浆料与所述铝硅基板的键合。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
1)本发明提供的一种基于铝硅合金的BGA互连载体，包括铝硅基板、金属层和锡层，铝硅基板于电气互连处加工有若干通柱，通柱与铝硅基板之间具有将通柱与铝硅基板隔离的环形通槽，环形通槽内填充有绝缘浆料，金属层包括上金属层和下金属层，上金属层从下至上依次包括第一镍层、第一金层，下金属层从上至下依次包括第二镍层、第二金层，锡层覆于上金属层和/或下金属层上，锡层和第一金层和/或第二金层形成阵列式的金锡焊料焊盘，金锡焊料焊盘上用于贴装元器件，以铝硅合金作为基板，具有与芯片热膨胀系数匹配、热传导率高和密度低的优点，预制金锡焊盘的BGA互连载体提高了芯片的封装效率，可广泛用于铝硅封装的微波组件。
附图说明
图1为本发明实施例提供的一种基于铝硅合金的BGA互连载体的结构图；
图2为本发明实施例提供的一种基于铝硅合金的BGA互连载体的制备方法的步骤图；
图3a～3h为本发明实施例提供的一种基于铝硅合金的BGA互连载体的制备方法的流程示意图。
附图标记说明：
1：铝硅基板；11a：环形凹槽；11：环形通槽；12：通柱；2：金属层；21：上金属层；211：第一镍层；212：第一金层；22：下金属层；221：第二镍层；222：第二金层；3：锡层；4：浆料；5：芯片；6：键合线；S1～S7：步骤。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于铝硅合金的BGA互连载体及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
随着微波组件向大功率、小型化、轻量化、模块化方向发展，要求封装基板具有与硅芯片匹配的热膨胀系数(CTE)、较高的热传导率和较低的密度。散热性能好的基板材料包括硅、金属(铝、铜)、和复合材料等，其中，铝基衬底具有热导率高[238W/(m·K)]、易加工成型、成本低等优点，成为散热基板的首选材料之一，但铝合金与硅芯片间存在CTE的失匹问题。铝硅合金材料可通过调整配比(硅含量从20％～80％)，将金属材料(铝)的高导热性和热匹配材料(硅)的低CTE性结合起来,成为一种理想的微波组件封装材料。
在微波组件中应用铝硅合金材料，具有机械支撑、信号传输、散热通道、芯片和基板保护等重要作用。传统的二维互连载体，难以满足高密度、大功率封装需求，BGA三维封装具有近乎理想的封装密度、装配便捷性和优越的电学性能(信号路径短，寄生电感和电容小)，因此，基于铝硅合金的BGA互连载体，非常适合于高频垂直互连装配。
实施例一
参看图1所示，一种基于铝硅合金的BGA互连载体，包括铝硅基板1、金属层2和锡层3：
铝硅基板1包括相对的第一表面和第二表面，铝硅基板1于电气互连处加工有若干通柱12，通柱12与铝硅基板1之间具有将通柱12与铝硅基板1隔离的环形通槽11，环形通槽11内填充有绝缘浆料4，使得铝硅通柱12与其周围基板绝缘隔离，在本实施例中，铝硅基板1的厚度为0.2～5mm，铝硅基板1中硅的质量分数最高可达80％，铝硅基板散热好，且和芯片的热膨胀系数(CET)匹配；
金属层2包括上金属层21和下金属层22，上金属层21按照电气互连的预设位置覆于铝硅基板1的第一表面及通柱12的上表面上，下金属层22按照电气互连的预设位置覆于铝硅基板2的第二表面及通柱的下表面上，上金属层21从下至上依次包括第一镍层211、第一金层212，下金属层22从上至下依次包括第二镍层221、第二金层222，在本实施例中，第一镍层211与第一金层212之间还可包括第一钯层，第二镍层221与第二金层222之间还可包括第二钯层，其中，第一镍层211的厚度为2～5μm，第一金层212的厚度为3～5μm，第一钯层的厚度为0～3μm，第二镍层221的厚度为2～5μm，第二金层222的厚度为3～5μm，第二钯层的厚度为0～3μm；
锡层3为焊料锡层，可以在铝硅基板1的双面制备或者单面制备，即锡层3可以制备于第一金层212上，也可以制备于第二金层222上，也可以同时制备于第一金层212和第二金层222上，且锡层3和第一金层212和/或第二金层222形成阵列式的金锡焊料焊盘(BGA)，金锡焊料焊盘上用于贴装元器件，通过精确预制图形化焊料，实现快速精准焊接，提高装配效率。在铝硅衬底上预制金锡焊盘后，可以倒装焊接芯片，也可以大面积正装焊接芯片，未预制金锡焊料焊盘而只有金层的区域可以作为焊点对芯片上的电极进行键合，在本实施例中，金锡焊料焊盘上贴装有芯片5，芯片5与铝硅基板1之间采用键合线6键合，键合线6为金丝，在本实施例中，金锡焊料焊盘的厚度为5～10μm。
本实施例提供了一种基于铝硅合金的BGA互连载体，包括铝硅基板1、金属层2和锡层3，铝硅基板1于电气互连处加工有若干通柱12，通柱12与铝硅基板1之间具有将通柱12与铝硅基板1隔离的环形通槽11，环形通槽11内填充有绝缘浆料4，金属层2包括上金属层21和下金属层22，上金属层21从下至上依次包括第一镍层211、第一金层212，下金属层22从上至下依次包括第二镍层221、第二金层222，锡层3覆于上金属层21和/或下金属层22上，锡层3和第一金层212和/或第二金层222形成阵列式的金锡焊料焊盘，金锡焊料焊盘上用于贴装元器件，以铝硅合金作为基板，具有与芯片热膨胀系数匹配、热传导率高和密度低的优点，且能显著提高封装体的散热性能，预制金锡焊盘的BGA互连载体提高了芯片的封装效率，可广泛用于铝硅封装的微波组件。
实施例二
参看图2、图3a～3h所示，基于相同的发明构思，本实施例还提供了一种基于铝硅合金的BGA互连载体的制备方法，包括如下步骤：
S1：参看图3a所示，提供一铝硅基板1，铝硅基板1包括相对的第一表面和第二表面，参看图3b所示，采用激光垂直通孔技术于铝硅基板1的第一表面开设若干环形凹槽11a，环形凹槽11a中间形成用于电气互连的通柱12；
S2：对铝硅基板1进行预处理，去除铝硅基板1上的残屑、油污及氧化层；
S3：参看图3c所示，于环形凹槽11a内灌封浆料4，在本实施例中，浆料4选用玻璃浆料；
S4：固化浆料4，使浆料4与铝硅基板1键合；
在本实施例中，步骤S4进一步包括：
S41：将低温玻璃粉料进行预热处理，升温速率为4～6℃/min，加热至140～160℃，保温10～20min；
S42：熔融低温玻璃粉料，升温速率为8～12℃/min，加热至380～420℃，保温20～40min，低温玻璃粉料熔融为低温玻璃浆料；
S43：将低温玻璃浆料进行降温处理，降温至200～250℃，保温10～20min；
S44：将低温玻璃浆料随炉冷却至室温，完成低温玻璃浆料与铝硅基板的键合。
S5：将铝硅基板1的第二表面进行减薄抛光，直至浆料4露出，环形凹槽11a变成环形通槽11；
S6：于铝硅基板1的第一表面按照电气互连的预设位置制备上金属层21，于铝硅基板1的第二表面按照电气互连的预设位置制备下金属层22，上金属层21从下至上依次包括第一镍层211、第一金层212，下金属层22从上至下依次包括第二镍层221、第二金层222；
S7：于第一金层212和/或第二金层222上制备锡层3，锡层3和第一金层212和/或第二金层222形成阵列式的金锡焊料焊盘，金锡焊料焊盘上用于贴装元器件。
实施例三
基于相同的发明构思，本实施例提供了基于铝硅合金的BGA互连载体的制备方法，包括如下步骤：
A1：选用厚度为0.3mm的铝硅基板，铝硅基板中的硅含量为50％，根据通孔在布线层中的预设位置,采用波长为355nm的全固态紫外激光，在铝硅基板1上布线层的相应位置处开设环形盲槽，环形盲槽的中间形成用于电气互连的通柱；
A2：将经过步骤A1处理过的铝硅基板在纯水中超声除残屑，然后在20％的NaOH溶液中超声除油5min，再在30％的HNO3溶液中超声除氧化层2min，最后于纯水中进行超声清洗干净后用氮气吹干；
A3：在灌封机中向环形盲槽内灌封Ferro的型号为FX11-036的低温玻璃粉料或浆料；
A4：采用玻璃烧结技术熔融玻璃粉料或浆料使其固化，具体为采用分段式烧结：第一阶段预热处理，升温速率5℃/min，加热至150℃，保温15min，第二阶段熔融低温玻璃，升温速率10℃/min，加热至400℃(低于高硅铝合金融化温度)，保温30min，确保低温玻璃充分熔融，第三阶段，随炉降温至200～250℃，保温15min，第四阶段，随炉冷却至室温，完成低温玻璃浆料与铝硅基板的键合；
A5：采用3μm的氧化铝研磨粉对铝硅基板的第二表面进行机械化学减薄抛光，直至露出低温玻璃浆料，用万用表测量相邻通柱之间的电阻为绝缘状态即可停止减薄；
A6：将铝硅基板放于30％的HNO3溶液中超声除氧化层2min、纯水超声干净后，再放入次亚磷酸钠体系中依次化学镀镍20min、电镀钯10min、电镀金8min；
A7：用蓝膜保护局部区域的铝硅衬底，在BGA互连区域电镀锡5min，纯水冲洗干净后，氮气吹干，进行后续芯片组装。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (9)

1.一种基于铝硅合金的BGA互连载体，其特征在于，包括铝硅基板、金属层和锡层：
所述铝硅基板包括相对的第一表面和第二表面，所述铝硅基板于电气互连处加工有若干通柱，所述通柱与所述铝硅基板之间具有将所述通柱与所述铝硅基板隔离的环形通槽，所述环形通槽内填充有绝缘浆料；
金属层包括上金属层和下金属层，所述上金属层按照电气互连的预设位置覆于所述铝硅基板的第一表面及所述通柱的上表面上，所述下金属层按照电气互连的预设位置覆于所述铝硅基板的第二表面及所述通柱的下表面上，所述上金属层从下至上依次包括第一镍层、第一金层，所述下金属层从上至下依次包括第二镍层、第二金层；
所述锡层覆于所述上金属层和/或下金属层上，所述锡层和所述第一金层和/或第二金层形成阵列式的金锡焊料焊盘，所述金锡焊料焊盘上用于贴装元器件。
2.根据权利要求1所述的基于铝硅合金的BGA互连载体，其特征在于，所述第一镍层与所述第一金层之间还包括第一钯层，所述第二镍层与所述第二金层之间还包括第二钯层。
3.根据权利要求2所述的基于铝硅合金的BGA互连载体，其特征在于，所述第一镍层的厚度为2～5μm，所述第一金层的厚度为3～5μm，所述第一钯层的厚度为0～3μm。
4.根据权利要求2所述的基于铝硅合金的BGA互连载体，其特征在于，所述第二镍层的厚度为2～5μm，所述第二金层的厚度为3～5μm，所述第二钯层的厚度为0～3μm。
5.根据权利要求1所述的基于铝硅合金的BGA互连载体，其特征在于，所述金锡焊料焊盘厚度为5～10μm。
6.根据权利要求1所述的基于铝硅合金的BGA互连载体，其特征在于，所述铝硅基板的厚度为0.2～5mm。
7.一种基于铝硅合金的BGA互连载体的制备方法，其特征在于，包括如下步骤：
S1：提供一铝硅基板，所述铝硅基板包括相对的第一表面和第二表面，采用激光垂直通孔技术于所述铝硅基板的第一表面开设若干环形凹槽，所述环形凹槽中间形成用于电气互连的通柱；
S2：对所述铝硅基板进行预处理，去除铝硅基板上的残屑、油污及氧化层；
S3：于所述环形凹槽内灌封浆料；
S4：固化所述浆料，使所述浆料与所述铝硅基板键合；
S5：将所述铝硅基板的第二表面进行减薄抛光，直至所述浆料露出；
S6：于所述铝硅基板的第一表面按照电气互连的预设位置制备上金属层，于所述铝硅基板的第二表面按照电气互连的预设位置制备下金属层，所述上金属层从下至上依次包括第一镍层、第一金层，所述下金属层从上至下依次包括第二镍层、第二金层；
S7：于所述第一金层和/或第二金层上制备锡层，所述锡层和所述第一金层和/或第二金层形成阵列式的金锡焊料焊盘，所述金锡焊料层上用于贴装元器件。
8.根据权利要求7所述的基于铝硅合金的BGA互连载体的制备方法，其特征在于，所述浆料采用低温玻璃粉料。
9.根据权利要求8所述的基于铝硅合金的BGA互连载体的制备方法，其特征在于，所述步骤S4进一步包括：
S41：将所述低温玻璃粉料进行预热处理，升温速率为4～6℃/min，加热至140～160℃，保温10～20min；
S42：熔融所述低温玻璃粉料，升温速率为8～12℃/min，加热至380～420℃，保温20～40min，所述低温玻璃粉料熔融为低温玻璃浆料；
S43：将所述低温玻璃浆料进行降温处理，降温至200～250℃，保温10～20min；
S44：将所述低温玻璃浆料随炉冷却至室温，完成低温玻璃浆料与所述铝硅基板的键合。
CN202110175993.6A 2021-02-09 2021-02-09 一种基于铝硅合金的bga互连载体及其制备方法 Active CN112928099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110175993.6A CN112928099B (zh) 2021-02-09 2021-02-09 一种基于铝硅合金的bga互连载体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110175993.6A CN112928099B (zh) 2021-02-09 2021-02-09 一种基于铝硅合金的bga互连载体及其制备方法

Publications (2)

Publication Number Publication Date
CN112928099A true CN112928099A (zh) 2021-06-08
CN112928099B CN112928099B (zh) 2024-02-02

Family

ID=76171308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110175993.6A Active CN112928099B (zh) 2021-02-09 2021-02-09 一种基于铝硅合金的bga互连载体及其制备方法

Country Status (1)

Country Link
CN (1) CN112928099B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282645A (zh) * 1999-08-02 2001-02-07 国际商业机器公司 用于减少焊料中金属间化合物形成的镍合金薄膜
US20030080092A1 (en) * 2001-10-30 2003-05-01 International Business Machines Corporation Rework method for finishing metallurgy on chip carriers
CN104201163A (zh) * 2014-08-12 2014-12-10 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN111081674A (zh) * 2020-01-02 2020-04-28 上海航天电子通讯设备研究所 一种高硅铝合金转接板及其制备方法
CN112151512A (zh) * 2020-09-25 2020-12-29 上海航天电子通讯设备研究所 一种微型芯片电容及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282645A (zh) * 1999-08-02 2001-02-07 国际商业机器公司 用于减少焊料中金属间化合物形成的镍合金薄膜
US20030080092A1 (en) * 2001-10-30 2003-05-01 International Business Machines Corporation Rework method for finishing metallurgy on chip carriers
CN104201163A (zh) * 2014-08-12 2014-12-10 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN111081674A (zh) * 2020-01-02 2020-04-28 上海航天电子通讯设备研究所 一种高硅铝合金转接板及其制备方法
CN112151512A (zh) * 2020-09-25 2020-12-29 上海航天电子通讯设备研究所 一种微型芯片电容及其制造方法

Also Published As

Publication number Publication date
CN112928099B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US9686861B2 (en) Glass core substrate for integrated circuit devices and methods of making the same
US6765287B1 (en) Three-dimensional stacked semiconductor package
US6451626B1 (en) Three-dimensional stacked semiconductor package
JP2999992B2 (ja) 半導体基板用の多層ハンダ・シール・バンドおよびその方法
JPH10308465A (ja) 半導体基板用の鋳造金属シール
TWI414049B (zh) 半導體裝置之製造方法
CN103811437A (zh) 有直接接触散热片的微电子封装及其制造方法
JPH0216762A (ja) 電子デバイス・パツケージ
CN109103165B (zh) Ltcc基板三维堆叠结构及其气密封装方法
CN101673790A (zh) 发光二极管及其制造方法
CN112802820B (zh) 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法
CN110854083A (zh) 半导体芯片的封装结构及其封装工艺
CN109326580A (zh) 一种多芯片封装互联结构及多芯片封装互联方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN114743947A (zh) 基于to形式的功率器件封装结构及封装方法
CN116093046A (zh) 单颗芯片的制备方法及芯片结构
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN208904013U (zh) 一种多芯片封装互联结构
CN112928099B (zh) 一种基于铝硅合金的bga互连载体及其制备方法
CN112802809B (zh) 一种硅铝合金封装基板及其制备方法
CN102084481B (zh) 用于高温应用的平面电功率电子模块以及相应的制造方法
WO2022077178A1 (zh) 芯片封装结构、电子设备及芯片封装结构的制备方法
JPH0677361A (ja) マルチチップモジュール
CN116487344B (zh) 三维封装结构及封装方法
CN204375727U (zh) 一种高散热芯片嵌入式重布线封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant