CN208904013U - 一种多芯片封装互联结构 - Google Patents
一种多芯片封装互联结构 Download PDFInfo
- Publication number
- CN208904013U CN208904013U CN201821915385.4U CN201821915385U CN208904013U CN 208904013 U CN208904013 U CN 208904013U CN 201821915385 U CN201821915385 U CN 201821915385U CN 208904013 U CN208904013 U CN 208904013U
- Authority
- CN
- China
- Prior art keywords
- substrate
- pad
- chip
- chip package
- interconnection architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种多芯片封装互联结构,包括:层叠设置的第一基板和第二基板;所述第一基板上设有若干第一腔体,第一腔体内设有若干第一芯片,第一基板的上表面设有第一焊盘,第一焊盘与第一芯片电气连接;所述第二基板上设有若干第二腔体,第二腔体内设有若干第二芯片,第二基板的上表面设有第二焊盘,第二焊盘与第二芯片电气连接;所述第一焊盘与第二焊盘之间通过贯穿第二基板的导电介质电气连接。本实用新型的多芯片封装互联结构,直接焊接,实现基板的垂直互联,多芯片封装集成度高,可靠性好,工艺简单,成本低。对微波射频信号插入损耗不超过0.5dB,可解决基板高密度垂直互联的问题,广泛应用于射频微波电路的多芯片封装系统中。
Description
技术领域
本实用新型涉及电子技术领域,尤其是涉及一种多芯片封装互联结构。
背景技术
随着通信技术、超大规模集成电路技术、新型电子材料技术和封装互联技术的快速发展,现代军用和民用电子装备正在向小型化、轻量化、高可靠、多功能和低成本方向发展。系统级三维封装技术在单一封装内,可包含数字、模拟、射频等多种功能,极大地减小了系统所占的体积和重量。
三维系统级封装的关键技术在于怎样实现上下各层平面电路的垂直互联。垂直互联是指系统级封装中各信号层、电源层、接地层之间的相互联接。通过垂直互联,可以大大减小系统体积,提高电气性能。因此,三维垂直互联技术是实现整个系统级封装的关键技术之一。特别是在微波及射频领域,研究垂直互联结构的优化,对于提升三维系统级封装的整体性能具有重要意义。
目前实现三维垂直互联的主要方式有BGA焊球互联。采用BGA焊球互联具有一致性好、集成密度高、互联长度短等优势,但其工艺制作过程非常复杂,导致产品成本较高,且可靠性也难以得到有效验证。
实用新型内容
本实用新型的主要目的在于提供一种多芯片封装互联结构,以克服现有技术中的不足。
为实现前述实用新型目的,本实用新型采用的技术方案包括:
本实用新型实施例提供了一种多芯片封装互联结构,包括:
层叠设置的第一基板和第二基板;
所述第一基板上设有若干第一腔体,第一腔体内设有若干第一芯片,第一基板的上表面设有第一焊盘,第一焊盘与第一芯片电气连接;
所述第二基板上设有若干第二腔体,第二腔体内设有若干第二芯片,第二基板的上表面设有第二焊盘,第二焊盘与第二芯片电气连接;
所述第一焊盘与第二焊盘之间通过贯穿第二基板的导电介质电气连接。
与现有技术相比,本实用新型的有益效果包括:
本实用新型实施例提供的多芯片封装互联结构,采用直接焊接的方式,实现基板的垂直互联,且多芯片封装集成度高,可靠性较好,工艺也相对简单,大幅度降低了系统封装成本,简化了芯片封装结构的工艺复杂度。
通过制作互联通孔来实现基板间的电气连接以及芯片的互联,可以对微波射频信号插入损耗减小到不超过0.5dB,具备良好的传输性能,并且封装工艺简单,成本低廉,可以解决基板高密度垂直互联的问题,可以广泛应用于射频微波电路的多芯片封装系统中。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例一中多芯片封装互联结构的示意图;
图2a-2I是本实用新型实施例一中多芯片封装互联结构的封装互联方法的流程图。
具体实施方式
鉴于现有技术中的不足,本案实用新型人经长期研究和大量实践,得以提出本实用新型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本实用新型实施例提供一种多芯片封装互联结构,包括:
层叠设置的第一基板和第二基板;
所述第一基板上设有若干第一腔体,第一腔体内设有若干第一芯片,第一基板的上表面设有第一焊盘,第一焊盘与第一芯片电气连接;
所述第二基板上设有若干第二腔体,第二腔体内设有若干第二芯片,第二基板的上表面设有第二焊盘,第二焊盘与第二芯片电气连接;
所述第一焊盘与第二焊盘之间通过贯穿第二基板的导电介质电气连接。
在一些实施方案中,所述第一焊盘与第一芯片之间通过引线键合实现电气连接,所述第二焊盘与第二芯片之间通过引线键合实现电气连接。
在一些实施方案中,多芯片封装互联结构还包括封装盖帽,所述封装盖帽设于所述第二基板上,所述封装盖帽与第二基板之间电气连接。
进一步地,所述封装盖帽为陶瓷封装盖帽。
在一些实施方案中,所述第一焊盘与第二焊盘之间设有贯穿第二基板的互联通孔,所述导电介质位于所述互联通孔内。
在一些实施方案中,所述第一焊盘和第二焊盘的表面设有焊锡膏。
在一些实施方案中,所述第一腔体的底部设有第一黏附层,所述第一芯片固定于第一黏附层上。
进一步地,所述第一黏附层为导电银胶黏附层。
所述第二腔体的底部设有第二黏附层,所述第二芯片固定于第二黏附层上。
进一步地,所述第二黏附层为导电银胶黏附层。
本实用新型中多芯片封装互联结构的封装互联方法,包括:
S1、提供第一基板,于所述第一基板上形成若干第一腔体,于所述第一腔体内安装第一芯片,并于所述第一基板的上表面设置第一焊盘,使第一焊盘与第一芯片电气连接;
S2、提供第二基板,于所述第二基板上形成若干第二腔体,在第二基板内贯穿形成导电介质,将第二基板层叠设置于第一基板上,并在第二基板的上表面设置第二焊盘,在第二腔体内安装第二芯片,使第二焊盘与第二芯片电气连接,并使第一焊盘与第二焊盘之间通过所述导电介质电气连接。
在一些实施方案中,还包括:于所述第一腔体的底部设置第一黏附层,通过贴片的方式使第一芯片固定于第一黏附层上,于所述第二腔体的底部设置第二黏附层,通过贴片的方式使第二芯片固定于第二黏附层上。
进一步地,所述第一黏附层和第二黏附层的材质为导电银胶。
在一些较为优选的实施方案中,贴片的压力为150-500N,温度为80-150℃,贴片持续时间为30-60min。
在一些实施方案中,还包括:所述第一焊盘与第二焊盘之间形成贯穿第二基板的互联通孔,于所述互联通孔内设置导电介质。
进一步地,具体包括:
S11、在第二基板表面覆盖印有互联通孔图案的掩模版;
S21、腐蚀第二基板,在第二基板内贯穿形成互联通孔;
S31、在互联通孔内沉积导电介质,沉积完成后,去除第二基板表面的掩模板。
在一些实施方案中,步骤S2具体包括:在真空回流炉中,将所述导电介质与第一焊盘的中心对准,将第二基板层叠设置于第一基板上,设置真空回流温度控制程序,使第二基板与第一基板电气连接。
进一步地,所述真空回流温度控制程序包括:
阶段一:预热,回流炉的温度在60-80s内由室温上升至140-160℃;
阶段二:保持温度,回流炉的温度维持在150-160℃,维持时间为60-120s;
阶段三:回流,回流炉的温度上升至210-250℃,维持时间为10-30s,其中温度上升速度为2-3℃/s;
阶段四:冷却,回流炉降温,降温时间持续300-600s,其中降温速度为1-2℃/s。
在一些实施方案中,还包括,在所述第二基板上设置封装盖帽,所述封装盖帽与第二基板之间电气连接。
进一步地,在真空环境下通过回流焊方式对第二基板进行封帽,使封装盖帽与第二基板之间电气连接。
更进一步地,在封装盖帽的下表面设置第三焊盘,将所述第三焊盘与第二焊盘对准,设置真空回流程序,所述真空回流程序包括:
阶段一:预热,回流炉的温度在90-150s内由室温上升至190-210℃;
阶段二:保持温度,回流炉的温度维持在250-360℃,维持时间为120-300s;
阶段三:回流,回流炉的温度上升至400-550℃,维持时间为10-30s,其中温度上升速度为3-8℃/s;
阶段四:冷却,回流炉降温,降温时间持续300-600s,其中降温速度为3-6℃/s。
在一些具体的实施方案中,多芯片封装互联方法包括:
在第一基板中形成两个第一腔体,在两个第一腔体中各安装一个第一芯片。
其中,在第一腔体中安装芯片的步骤包括:
在所述第一腔体的底部形成第一黏附层用于固定与缓冲芯片,把芯片通过贴片方式放置在黏附层上,优选的,第一黏附层的材料为导电银胶。
之后,在第一基板互联位置预置第一焊盘,在第一焊盘上涂覆焊锡膏,通过引线键合方式把两个第一芯片连接至第一基板相应焊盘位置。
精确对准第二基板焊盘与第一基板焊盘位置,在真空环境下,通过回流焊方式实现第一基板与第二基板之间的互联。
其中,第二基板制作步骤包括:
在第二基板上形成两个第二腔体,在第二基板上形成第一互联通孔、第二互联通孔、第三互联通孔,在第二基板上的两个第二腔体中各安装一个第二芯片。
其中,在第二基板上的两个第二腔体中各安装一个第二芯片的步骤与在第一基板的两个第一腔体中各安装一个第一芯片的步骤相同。
在第二基板互联位置预置第二焊盘,在第二焊盘上涂覆焊锡膏,通过引线键合方式把两个第二芯片连接至第二基板相应焊盘位置。
之后,在真空环境下通过回流焊方式对第二基板进行封帽,即设置封装盖帽,使封装盖帽与第二基板之间电气连接。
优选地,封装盖帽的材料为陶瓷。
由上可见,依据本实用新型提供的多芯片封装互联结构,其封装互联方法,通过提供第一基板、第二基板,然后在第一基板、第二基板中放置相应芯片,再通过引线键合方式实现芯片与第一焊盘、第二焊盘的电气连接,再通过回流焊方式实现第一基板与第二基板间的电气连接,最后对第二基板实现封装盖帽。所述多芯片封装互联结构可以对微波射频信号插入损耗减小到不超过0.5dB,具备良好的传输性能,并且封装工艺简单,成本低廉,可以解决基板高密度垂直互联的问题,可以广泛应用于射频微波电路的多芯片封装系统中。
以下通过实施例进一步详细说明本实用新型的技术方案。然而,所选的实施例仅用于说明本实用新型,而不限制本实用新型的范围。
在本实用新型中,芯片是指半导体裸芯片。参图1所示,是多芯片封装互联结构的示意图。
其中,多芯片封装互联方法,参图2a-2I所示,主要包含以下步骤:
步骤1:如图2a所示,在第一基板1中形成两个第一腔体11a、11b;
制作腔体可以采用光刻刻蚀工艺或者通过机械雕刻方式,腔体的大小由芯片大小决定。
本实施例中,采用机械加工的方式来制作腔体。因为腔体大小较大,采用机械加工的方式成本较低,加工精度可以满足要求。腔体的深度、宽度大于芯片的厚度、长度,最多不超过100微米。
其中,第一基板1的材料为高温共烧陶瓷构成。
步骤2:在第一基板1的两个第一腔体11a、11b中各安装一个第一芯片,即在第一腔体11a中安装第一芯片12a,在第一腔体11b中安装第一芯片12b。
具体的,安装芯片的步骤可以包括:
步骤21:如图2b所示,将第一芯片在被放置于第一腔体之前,可以先进行背面研磨,以减薄其厚度。然后在各个第一腔体中分别形成第一黏附层13a、13b。优选地,所述第一黏附层由导电银胶构成,第一黏附层可以用来固定芯片并达到缓冲应力的作用。
步骤22:如图2c所示,第一黏附层形成后,把第一芯片12a、12b通过贴片方式放置于各第一腔体中,在贴片过程中,需要根据芯片能承受的作用力大小来调节贴片压力大小以及设置相应的温度。在本实施例当中,贴片压力在150-500牛顿,温度在80-150摄氏度,持续时间30-60分钟。
步骤3:如图2d所示,第一基板的上表面设置有第一焊盘14a、14b、14c,通过引线键合方式实现第一芯片12a、12b与第一焊盘14a、14b、14c的电气连接。其中,第一引线为图中所示的15a、15b、15c及15d。引线材料可以由金线构成。第一焊盘可以由金属铜构成。然后在第一基板预置第一焊盘位置涂敷焊锡膏,其中,焊锡膏为无铅焊锡膏,其中掺有金属银,质量分数不超过3%。焊锡膏的作用是用来实现第一基板与第二基板电气连接。
步骤4:如图2e所示,在第二基板2中形成两个第二腔体21a、21b。
制作第二腔体的方法与第一基板制作腔体的方法相同,在此不再赘述。
其中,第二基板2的材料可以为高温共烧陶瓷构成。
步骤5:如图2f所示,在第二基板内制作第一互联通孔3a、第二互联通孔3b、第三互联通孔3c。互联通孔是实现基板间以及芯片间电气连接的通道。制作互联通孔的步骤又可以包括以下:
步骤51:在本实施例中,通过晶圆图形工艺加工实现。首先在第二基板表面覆盖一层掩模版,掩模板上印有互联通孔的图案。
步骤52:掩模版覆盖后,使用强碱来腐蚀第二基板。在本实施例中,使用质量浓度40%-70%范围内的氢氧化钠碱性溶液。在腐蚀过程中,需要注意控制溶液温度在30-50摄氏度范围内,溶液需要不停搅拌来保证腐蚀的均匀性。掩模版只要不被氢氧化钠腐蚀即可,在本实施例中使用的是金属铝材料构成的掩模版。
步骤53:在第二基板的互联通孔内通过化学电镀法沉积金属铜作为导电介质,直到互联通孔内充满铜介质结束。电镀完成后,需要把第二基板表面的掩模板去除。
其中,使用质量浓度15%-30%的盐酸去除掩模版,溶液温度控制在30-80摄氏度。
步骤6:如图2g所示,在真空回流炉中,把第二基板的第一、第二、第三互联通孔分别与第一基板的第一焊盘的中心对准,设置回流温度程序,实现第二基板与第一基板的电气连接。回流温度控制程序需要根据基板材料,焊锡膏成分等因数决定。
在本实施例中,真空回流炉回流程序主要包含四个阶段:阶段一:基板预热。回流炉温度由室温上升到150摄氏度左右,时间控制在60-80秒。阶段二:保持温度。回流炉的温度需要维持在150-160摄氏度,维持时间60-120秒。阶段三:回流。回流炉温度迅速上升,温度控制在210-250摄氏度,维持时间10-30秒。回流阶段温度升高速度控制在2-3摄氏度每秒。阶段四:冷却。回流炉开始降温,降温速度控制在1-2摄氏度每秒。整个降温过程时间持续300-600秒。
步骤7:在第二基板的两个第二腔体21a、21b中分别安装第二芯片22a、22b。
具体的,在第二基板的两个第二腔体21a、21b中安装芯片的步骤可以包括以下:
步骤71:如图2h所示,第二芯片22a、22b在被放置于第二腔体21a、21b之前,可以先进行背面研磨,以减薄其厚度。然后在第二腔体21a、21b中形成第二黏附层23a、23b。优选地,所述第二黏附层由导电银胶构成,第二黏附层可以用来固定芯片并达到缓冲应力的作用。
步骤72:如图2h所示,第二黏附层形成后,把第二芯片22a、22b通过贴片方式放置于第二腔体21a、21b中,在贴片过程中,需要根据芯片能承受的作用力大小来调节贴片压力大小以及设置相应的温度。在本实施例当中,贴片压力在150-500牛顿,温度在80-150摄氏度,持续时间30-60分钟。
步骤8:如图2h所示,第二基板的上表面设置有第二焊盘24a、24b、24c,通过引线键合方式实现第二芯片22a、22b与第二焊盘24a、24b、24c电气连接。其中,第二引线为图中所示的25a、25b、25c及25d。所述引线材料为金线构成。所述第二基板的第二焊盘为金属铜构成。然后在第二基板预置第二焊盘位置涂敷焊锡膏,在本实施例中,焊锡膏为无铅焊锡膏,其中掺有金属银,质量分数不超过3%。焊锡膏的作用是用来实现陶瓷封装盖帽4与第二基板2的电气连接。
步骤9:如图2I所示,在封装盖帽4的下表面设置第三焊盘,在真空回流炉中,把陶瓷封装盖帽下表面的第三焊盘与第二基板的第二焊盘的中心对准,设置回流温度程序,实现封装盖帽与第二基板的电气连接。回流温度控制程序需要根据封装盖帽材料、基板材料、焊锡膏成分等因数决定。在本实施例中,真空回流炉回流程序主要包含四个阶段。阶段一:预热。回流炉温度由室温上升到200摄氏度左右,时间控制在90-150秒。阶段二:保持温度。回流炉的温度需要维持在250-360摄氏度,维持时间120-300秒。阶段三:回流。回流炉温度迅速上升,温度控制在400-550摄氏度,维持时间10-30秒。回流阶段温度升高速度控制在3-8摄氏度每秒。阶段四:冷却。回流炉开始降温,降温速度控制在3-6摄氏度每秒。整个降温过程时间持续300-600秒。
由上可见,依据本实用新型提供的多芯片封装互联方法,通过在基板中形成腔体,然后在腔体中安装芯片,基板包封被安装的所述芯片,以作为被安装芯片的保护壳,因而无需再采用传统的塑封工艺来形成保护芯片的塑封体,有效的简化了芯片封装结构的工艺复杂度。此外,通过在基板中制作互联通孔来实现基板间的电气连接以及基板与芯片互联,这样一种封装结构可以对微波射频信号插入损耗减小到不超过0.5dB,具备良好的传输性能,并且封装工艺简单,成本低廉,可以解决基板高密度垂直互联的问题,可以广泛应用于射频微波电路的多芯片封装系统中。
应当理解,以上所述的仅是本实用新型的一些实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本实用新型的创造构思的前提下,还可以做出其它变形和改进,这些都属于本实用新型的保护范围。
Claims (10)
1.一种多芯片封装互联结构,其特征在于,包括:
层叠设置的第一基板和第二基板;
所述第一基板上设有若干第一腔体,第一腔体内设有若干第一芯片,第一基板的上表面设有第一焊盘,第一焊盘与第一芯片电气连接;
所述第二基板上设有若干第二腔体,第二腔体内设有若干第二芯片,第二基板的上表面设有第二焊盘,第二焊盘与第二芯片电气连接;
所述第一焊盘与第二焊盘之间通过贯穿第二基板的导电介质电气连接。
2.根据权利要求1所述的多芯片封装互联结构,其特征在于:所述第一焊盘与第一芯片之间通过引线键合实现电气连接,所述第二焊盘与第二芯片之间通过引线键合实现电气连接。
3.根据权利要求1所述的多芯片封装互联结构,其特征在于:多芯片封装互联结构还包括封装盖帽,所述封装盖帽设于所述第二基板上,所述封装盖帽与第二基板之间电气连接。
4.根据权利要求3所述的多芯片封装互联结构,其特征在于:所述封装盖帽为陶瓷封装盖帽。
5.根据权利要求1所述的多芯片封装互联结构,其特征在于:所述第一焊盘与第二焊盘之间设有贯穿第二基板的互联通孔,所述导电介质位于所述互联通孔内。
6.根据权利要求1所述的多芯片封装互联结构,其特征在于:所述第一焊盘和第二焊盘的表面设有焊锡膏。
7.根据权利要求1所述的多芯片封装互联结构,其特征在于:所述第一腔体的底部设有第一黏附层,所述第一芯片固定于第一黏附层上。
8.根据权利要求7所述的多芯片封装互联结构,其特征在于:所述第一黏附层为导电银胶黏附层。
9.根据权利要求1所述的多芯片封装互联结构,其特征在于:所述第二腔体的底部设有第二黏附层,所述第二芯片固定于第二黏附层上。
10.根据权利要求9所述的多芯片封装互联结构,其特征在于:所述第二黏附层为导电银胶黏附层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821915385.4U CN208904013U (zh) | 2018-11-20 | 2018-11-20 | 一种多芯片封装互联结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821915385.4U CN208904013U (zh) | 2018-11-20 | 2018-11-20 | 一种多芯片封装互联结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208904013U true CN208904013U (zh) | 2019-05-24 |
Family
ID=66578038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821915385.4U Active CN208904013U (zh) | 2018-11-20 | 2018-11-20 | 一种多芯片封装互联结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208904013U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109326580A (zh) * | 2018-11-20 | 2019-02-12 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种多芯片封装互联结构及多芯片封装互联方法 |
CN114980499A (zh) * | 2022-05-19 | 2022-08-30 | 维沃移动通信有限公司 | 封装结构、封装结构的封装方法以及电子设备 |
-
2018
- 2018-11-20 CN CN201821915385.4U patent/CN208904013U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109326580A (zh) * | 2018-11-20 | 2019-02-12 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种多芯片封装互联结构及多芯片封装互联方法 |
CN114980499A (zh) * | 2022-05-19 | 2022-08-30 | 维沃移动通信有限公司 | 封装结构、封装结构的封装方法以及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109326580A (zh) | 一种多芯片封装互联结构及多芯片封装互联方法 | |
CN107123718A (zh) | 一种倒装大功率led封装结构及其制备方法和用途 | |
CN208904013U (zh) | 一种多芯片封装互联结构 | |
CN104576905A (zh) | 芯片安装方法以及芯片封装体 | |
WO2021128958A1 (zh) | 数字电路的封装结构及封装方法 | |
CN104465584A (zh) | 基于有源埋入的微波射频基板结构及其制备方法 | |
CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
WO2017041280A1 (zh) | 一种具有过渡基板的led器件及其封装方法 | |
CN103594433B (zh) | 一种制作刚柔结合板的三维封装散热结构的方法 | |
WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
CN203367360U (zh) | 一种硅基bga的圆片级芯片封装结构 | |
CN207781571U (zh) | 一种提高功率半导体器件可靠性的封装用基板 | |
JPH11274375A (ja) | 半導体装置及びその製造方法 | |
CN112802809B (zh) | 一种硅铝合金封装基板及其制备方法 | |
CN108231722A (zh) | 高密度表贴式半导体集成电路的集成方法 | |
CN113113364A (zh) | 功率模块及其封装方法 | |
CN207781588U (zh) | 芯片倒装安装用陶瓷四边引线扁平外壳 | |
CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
WO2021114140A1 (zh) | 滤波芯片封装方法及封装结构 | |
CN204375727U (zh) | 一种高散热芯片嵌入式重布线封装结构 | |
JP3426827B2 (ja) | 半導体装置 | |
CN209000901U (zh) | 高密度表贴式半导体集成电路 | |
CN108022901A (zh) | 芯片倒装安装用陶瓷四边引线扁平外壳 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 330000 No.278 luozhu Road, Xiaolan economic and Technological Development Zone, Nanchang County, Nanchang City, Jiangxi Province Patentee after: Jiangxi Nanotechnology Research Institute Address before: 330200 building 15, Xiaolan innovation and entrepreneurship base, No. 266, Huiren Avenue, Nanchang City, Jiangxi Province Patentee before: NANCHANG INSTITUTE, SUZHOU INSTITUTE OF NANO-TECH AND NANO-BIONICS, CAS |
|
CP03 | Change of name, title or address |