CN113113364A - 功率模块及其封装方法 - Google Patents

功率模块及其封装方法 Download PDF

Info

Publication number
CN113113364A
CN113113364A CN202110421084.6A CN202110421084A CN113113364A CN 113113364 A CN113113364 A CN 113113364A CN 202110421084 A CN202110421084 A CN 202110421084A CN 113113364 A CN113113364 A CN 113113364A
Authority
CN
China
Prior art keywords
substrate
chips
lead frame
solder
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110421084.6A
Other languages
English (en)
Inventor
杨柳
喻双柏
孙军
和巍巍
汪之涵
蝶名林幹也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Basic Semiconductor Ltd
Original Assignee
Basic Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basic Semiconductor Ltd filed Critical Basic Semiconductor Ltd
Priority to CN202110421084.6A priority Critical patent/CN113113364A/zh
Publication of CN113113364A publication Critical patent/CN113113364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

本申请提供一种功率模块，包括基板、多个芯片、引线框架、壳体以及封装胶。所述多个芯片间隔设置于所述基板上，所述引线框架设置于所述多个芯片和所述基板上并电连接所述多个芯片和所述基板，所述壳体设置于所述基板上并与所述基板合围形成收容腔，所述多个芯片和所述基板收容于所述收容腔中，所述封装胶填充于所述收容腔中并包覆所述多个芯片和所述引线框架。本申请还提供上述功率模块的封装方法。本申请提供的功率模块，通过引线框架对相连接的多个芯片实现均热，提高了散热效率。

Description

功率模块及其封装方法
技术领域
本申请涉及半导体领域，尤其涉及一种功率模块及其封装方法。
背景技术
功率模块是将功率电力电子器件按一定的功能组合后再灌封形成的一个模块，例如芯片封装结构。芯片一般通过引线(铝线)键合的方式与基板实现电气连接。然而，应用于大功率场景的碳化硅芯片在工作时会产生大量的热，其对封装的散热能力要求高，传统的引线键合方式并不能满足碳化硅芯片的散热要求。
发明内容
有鉴于此，有必要提供一种解决上述技术问题的功率模块及其封装方法。
本申请提供一种功率模块，包括基板、多个芯片、引线框架、壳体以及封装胶。所述多个芯片间隔设置于所述基板上，所述引线框架设置于所述多个芯片和所述基板上并电连接所述多个芯片和所述基板，所述壳体设置于所述基板上并与所述基板合围形成收容腔，所述多个芯片和所述基板收容于所述收容腔中，所述封装胶填充于所述收容腔中并包覆所述多个芯片和所述引线框架。
在一些实施方式中，每个芯片包括相对设置的第一表面和第二表面，所述芯片的第一表面通过第一焊锡层焊接于所述基板，所述引线框架通过第二焊锡层焊接于所述芯片的第二表面，所述第二焊锡层的熔点低于所述第一焊锡层的熔点。
在一些实施方式中，所述引线框架包括相互连接的多个第一连接部和第二连接部，每个第一连接部通过所述第二焊锡层焊接于相应芯片的第二表面，所述第二连接部通过所述第二焊锡层焊接于所述基板上。
在一些实施方式中，所述功率模块还包括热敏电阻、针型端子和主端子，所述热敏电阻通过所述第一焊锡层焊接于所述基板上，所述针型端子和所述主端子分别通过所述第二焊锡层焊接于所述基板上，所述针型端子通过引线键合于相应的芯片上，且所述封装胶还包覆所述针型端子的部分以及所述主端子位于所述壳体中的部分。
本申请还提供上述任一种功率模块的封装方法，其包括以下步骤：
提供基板，所述基板包括多个焊盘；
在所述多个焊盘的上印刷锡膏形成第一焊锡层；
将多个芯片和热敏电阻贴装于相应的第一焊锡层上；
通过第一次回流焊接，将所述多个芯片和热敏电阻焊通过相应的第一焊锡层接于相应的焊盘上，其中，所述热敏电阻通过相应的第一焊锡层与所述基板电连接；
将引线键合于针型端子和相应的芯片上；
在引线框架的底部、主端子的底部以及针型端子的底部分别涂覆锡膏形成第二焊锡层，其中，所述第二焊锡层的熔点低于所述第一焊锡层的熔点；
将所述引线框架贴装于多个芯片上，将所述主端子和所述针型端子分别贴装于所述基板相应的位置处；
通过第二次回流焊接，将所述引线框架通过相应的第二焊锡层焊接于多个芯片上，将所述主端子和所述针型端子通过相应的第二焊接层焊接于所述基板相应的位置处，其中，所述多个芯片通过所述引线框架与所述基板电连接，所述主端子和所述针型端子分别通过相应的第二焊接层与所述基板电连接；
将经过第二次回流焊接后的产品装入壳体中，其中，所述壳体与所述基板合围形成一收容腔，所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子以及所述主端子收容于所述收容腔中，所述主端子的一端通过壳体上的安装孔伸出壳体外；
向所述壳体内注入熔融的环氧树脂形成封装胶，所述封装胶包覆所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子的部分以及所述主端子位于所述壳体中的部分。
在一些实施方式中，“在所述多个焊盘的上印刷锡膏形成第一焊锡层”的步骤包括：提供钢网，所述钢网开设有多个开窗；将所述钢网覆盖到基板上并固定，所述多个开窗与所述基板的多个焊盘一一对应；通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层；印刷完成后将所述钢网取出。
在一些实施方式中，“通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层”的步骤包括：将锡膏放置于所述钢网上；按压钢网，保证钢网和基板之间无缝隙；采用刮刀将锡膏通过开窗印刷到焊盘上形成第一焊锡层。
在一些实施方式中，“在引线框架的底部、主端子的底部以及针型端子的底部分别涂覆锡膏形成第二焊锡层”的步骤中，所述锡膏通过钢网印刷方式或点胶方式涂覆于所述引线框架的底部、主端子的底部以及针型端子的底部。
在一些实施方式中，熔融的环氧树脂在常压状态下注入所述壳体内，且在注入熔融的环氧树脂时对壳体内抽真空。
在一些实施方式中，第一次回流焊接和第二次回流焊接均在回流炉中进行，所述回流炉的工作流程为：首先抽真空，然后在回流炉里充入氮气以保证一个氮气环境，随后加热以使锡膏熔化，然后在焊锡熔化前几秒打开甲酸出口，然后在锡膏熔化后抽真空以排出熔化后锡膏里面的气体从而避免产生空洞，然后在预设时间后抽真空结束并关闭甲酸出口，最后充入氮气并降温使得贴装元件焊接至相应的待焊接元件上。
本申请实施方式提供的功率模块，通过引线框架实现芯片与基板的电连接，且所述引线框架与多个芯片均相接，使得在一个芯片工作发热时，其热量可通过所述引线框架传递至其余的芯片上，实现均热，进而提高该工作芯片的散热效果。本申请实施提供的封装方法，工艺简单、可操作性强、装配效率高。
附图说明
图1是本申请一实施方式提供的功率模块的结构示意图。
主要元件符号说明
功率模块 100
基板 10
芯片 20
壳体 41
封装胶 50
基材层 11
第一导电层 12
第二导电层 13
第一焊锡层 61
热敏电阻 70
第二焊锡层 62
第一连接部 31
第二连接部 32
第三连接部 33
针型端子 80
主端子 90
收容腔 42
盖板 43
密封胶 101
安装孔 411
通孔 431
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
请参阅图1，本申请一实施方式提供一种功率模块100，包括基板10、多个芯片20、引线框架30、壳体41以及封装胶50。
所述基板10为电路板。所述基板10包括基材层11、第一导电层12和第二导电层13。所述第一导电层12和所述第二导电层13分别设置于所述基材层11相对的两个表面上。所述基材层11的材质可包括陶瓷、玻璃、半导体以及聚合物中的一种或多种。本实施方式中，所述基材层11的材质为陶瓷。所述第一导电层12和所述第二导电层13的材质可以包括金属或其他导电材料。本实施方式中，所述第一导电层12和所述第二导电层13的材质为铜。所述第一导电层12包括间隔设置的多个焊盘。
所述多个芯片20间隔设置于所述基板10上。具体的，所述多个芯片20设置于所述第一导电层12上相应的焊盘上。每个芯片20包括面向所述基板10的第一表面和背离所述基板10的第二表面。所述芯片20的第一表面通过第一焊锡层61焊接于第一导电层12相应的焊盘上。本实施方式中，所述芯片20为碳化硅芯片。
在一些实施方式中，所述功率模块100还包括热敏电阻70。所述热敏电阻70通过第一焊锡层61焊接于第一导电层12相应的焊盘上，以实现与所述第一导电层12的电连接。
所述引线框架30设置于所述多个芯片20和所述基板10上，并电连接所述多个芯片20和所述基板10。所述引线框架30包括多个第一连接部31、第二连接部32和多个第三连接部33。每个第一连接部31和所述第二连接部32均大致为L形，每个第三连接部33大致为“一”字形。每个第一连接部31通过相应的第三连接部33与所述第二连接部32相连接。每个第一连接部31设置于相应的芯片20上，并通过第二焊锡层62焊接于相应芯片20的第二表面上。所述第二连接部32通过第二焊锡层62焊接于第一导电层12相应的位置处上。所述引线框架30由导电材料制成，本实施方式中，所述引线框架30由铜(例如C1020铜材)制成。所述芯片20通过所述引线框架30实现与所述基板10的电连接。本实施方式中，所述多个第一连接部31、所述第二连接部32和所述多个第三连接部33一体成型。在其他实施方式中，所述多个第一连接部31、所述第二连接部32和所述多个第三连接部33还可单独成型后再组装形成所述引线框架30。
所述第一焊锡层61和所述第二焊锡层62的材质均为焊锡，其中所述第二焊锡层62的熔点低于所述第一焊锡层61的熔点。
在一些实施方式中，所述功率模块100还包括针型端子(pin端子)80和主端子90。所述针型端子80和所述主端子90分别通过第二焊锡层62焊接于第一导电层12相应的位置处上，以实现与所述基板10的电连接。所述针型端子80通过引线(铝丝或铜丝)键合于相应的芯片20上，以实现所述针型端子80与相应芯片20的电连接。所述主端子90包括P端子、N端子和输出端子。本实施方式中，所述针型端子80由铜(例如C1020铜材)制成。
所述壳体41具有相对设置的两个开口以及连通所述两个开口的空腔。所述壳体41设置于所述基板10的基材层11上，并与所述基材层11合围形成一收容腔42。所述壳体41开设有与所述收容腔42相连通的安装孔411。所述第一导电层12、所述引线框架30、所述热敏电阻70、所述针型端子80和所述主端子90收容于所述收容腔42中，且所述主端子90穿过所述安装孔411伸出所述壳体41外。所述安装孔411的数量为三个，P端子、N端子和输出端子分别从相应的安装孔411伸出所述壳体41外。所述壳体41由绝缘材料制成。
所述封装胶50填充于所述收容腔42中，并包覆所述多个芯片20、所述引线框架30、所述热敏电阻70、所述针型端子80的部分以及所述主端子90位于所述壳体41中的部分。本实施方式中，所述封装胶50的材质为环氧树脂。
在一些实施方式中，所述功率模块100还包括盖板43。所述盖板43设置于所述壳体41远离所述基板10的一端，并封盖所述收容腔42。所述盖板43开设有通孔431，用于供所述针型端子80伸出。所述盖板43由绝缘材料制成。
在一些实施方式中，所述盖板43与所述壳体41相接触的位置处以及所述壳体41与所述基材层11相接触的位置处均设置有密封胶101，以密封所述收容腔42。
在一些实施方式中，所述基板10、所述引线框架30、所述针型端子80和所述主端子90均进行了表面处理。该表面处理步骤包括先进行镀镍处理，然后进行镀银或镀金处理。在所述基板10上形成的镀层的厚度大于0.02μm，在所述引线框架30、所述针型端子80以及所述主端子90上形成的镀层的厚度均大于0.2μm。
本申请实施方式提供的功率模块100，通过引线框架30实现芯片20与基板10的电连接，且所述引线框架30与多个芯片20均相接，使得在一个芯片20工作发热时，其热量可通过所述引线框架30传递至其余的芯片20上，实现均热，进而提高该工作芯片的散热效果。另外，所述引线框架30由铜制成，相较引线键合方式中的铝线，其散热效果更好。
本申请另一实施方式还提供上述功率模块的封装方法，其包括以下步骤：
S201，提供基板，所述基板包括多个焊盘；
S202，在所述多个焊盘的上印刷锡膏形成第一焊锡层；
S203，将多个芯片和热敏电阻贴装于相应的第一焊锡层上；
S204，通过第一次回流焊接，将所述多个芯片和热敏电阻通过相应的第一焊锡层接于相应的焊盘上，其中，所述热敏电阻通过相应的第一焊锡层与所述基板电连接；
S205，将引线键合于针型端子和相应的芯片上；
S206，在引线框架的底部、主端子的底部以及针型端子的底部分别涂覆锡膏形成第二焊锡层，其中，所述第二焊锡层的熔点低于所述第一焊锡层的熔点；
S207，将所述引线框架贴装于多个芯片上，将所述主端子和所述针型端子分别贴装于所述基板相应的位置处；
S208，通过第二次回流焊接，将所述引线框架通过相应的第二焊锡层焊接于多个芯片上，将所述主端子和所述针型端子通过相应的第二焊接层焊接于所述基板相应的位置处，其中，所述多个芯片通过所述引线框架与所述基板电连接，所述主端子和所述针型端子分别通过相应的第二焊接层与所述基板电连接；
S209，将经过第二次回流焊接后的产品装入壳体中，其中，所述壳体与所述基板合围形成一收容腔，所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子以及所述主端子收容于所述收容腔中，所述主端子的一端通过壳体上的安装孔伸出壳体外；
S210，向所述壳体内注入熔融的环氧树脂形成封装胶，所述封装胶包覆所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子的部分以及所述主端子位于所述壳体中的部分；
S211，将盖板盖设于壳体上并封盖所述收容腔，所述针型端子的一端通过盖板上的通孔伸出所述壳体外。
在一些实施方式中，步骤S203中使用自动贴片机将多个芯片和热敏电阻贴装于相应的第一焊锡层上；步骤S205中使用键合机将引线键合于针型端子和相应的芯片上；步骤S207中使用贴装定位夹具将所述引线框架贴装于多个芯片上，并将所述主端子和所述针型端子分别贴装于所述基板相应的位置处。
在一些实施方式，所述封装方法还包括以下步骤：对所述基板、所述引线框架、所述针型端子和所述主端子进行表面处理，形成镀层。该表面处理步骤包括先进行镀镍处理，然后进行镀银或镀金处理。其中，在所述基板上形成的镀层的厚度大于0.02μm，在所述引线框架、所述针型端子以及所述主端子上形成的镀层的厚度均大于0.2μm。
在一些实施方式中，步骤S202包括：提供钢网，所述钢网开设有多个开窗；将所述钢网覆盖到基板上并固定，所述多个开窗与所述基板的多个焊盘一一对应；通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层；印刷完成后将所述钢网取出。
在一些实施方式中，所述钢网通过激光加工成型，且所述钢网进行了防焊珠处理。
在一些实施方式中，“通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层”的步骤包括：将锡膏放置于所述钢网上；按压钢网，保证钢网和基板之间无缝隙；采用刮刀将锡膏通过开窗印刷到焊盘上形成第一焊锡层。
在一些实施方式中，印刷完成后，使用镊子将钢网取出。
在一些实施方式中，第一次回流焊接和第二次回流焊接均在回流炉中进行，步骤S204和步骤S207均包括以下步骤：将贴装完成后的产品放置于回流炉内，按照设定的回流曲线进入轨道，锡膏通过升温、保温、再流焊接、冷却四个阶段进行熔化焊接。其中，回流炉的工作流程为：首先抽真空，然后在回流炉里充入氮气以保证一个氮气环境，随后加热以使锡膏熔化，然后在焊锡熔化前几秒(例如5～10秒)打开甲酸出口，然后在锡膏熔化后抽真空以排出熔化后锡膏里面的气体从而避免产生空洞，然后在预设时间后抽真空结束并关闭甲酸出口，最后充入氮气并降温使得贴装元件焊接至相应的待焊接元件上。步骤S204中，贴装完成后的产品为贴装有多个芯片和热敏电阻的产品，其中多个芯片和热敏电阻为贴装元件，基板为待焊接元件。步骤S207中，贴装完成后的产品为贴装有引线框架、主端子和针型端子的产品，其中引线框架、主端子和针型端子为贴装元件，芯片和基板为待焊接元件。
在一些实施方式中，步骤S206中，锡膏可通过钢网印刷方式或点胶方式涂覆于所述引线框架的底部、主端子的底部以及针型端子的底部。
在一些实施方式中，步骤S210中，且在注入熔融的环氧树脂时，对壳体内抽真空，以进行脱泡；且熔融的环氧树脂在常压状态下注入所述壳体内，以避免因冲击所述引线框架和所述引线而导致的连接不可靠。进一步地，熔融的环氧树脂的注入口避开所述引线框架和所述引线所在位置，且注入速度不可过快，以进一步避免注入的环氧树脂冲击所述引线框架和所述引线。
在一些实施方式中，所述封装方法还包括：对经过第一次回流焊接后的产品使用超声波清洗设备进行清洗，对经过第二次回流焊接后的产品使用等离子清洗机进行清洗，并对清洗后的产品进行焊接质量的检验。
本申请实施方式提供的封装方法，工艺简单、可操作性强、装配效率高，适用于通过引线框架实现芯片与基板电连接的功率模块的封装。
以上所揭露的仅为本申请较佳实施方式而已，当然不能以此来限定本申请，因此依本申请所作的等同变化，仍属本申请所涵盖的范围。

Claims (10)

1.一种功率模块，其特征在于，包括基板、多个芯片、引线框架、壳体以及封装胶，所述多个芯片间隔设置于所述基板上，所述引线框架设置于所述多个芯片和所述基板上并电连接所述多个芯片和所述基板，所述壳体设置于所述基板上并与所述基板合围形成收容腔，所述多个芯片和所述基板收容于所述收容腔中，所述封装胶填充于所述收容腔中并包覆所述多个芯片和所述引线框架。
2.如权利要求1所述的功率模块，其特征在于，每个芯片包括相对设置的第一表面和第二表面，所述芯片的第一表面通过第一焊锡层焊接于所述基板，所述引线框架通过第二焊锡层焊接于所述芯片的第二表面，所述第二焊锡层的熔点低于所述第一焊锡层的熔点。
3.如权利要求2所述的功率模块，其特征在于，所述引线框架包括相互连接的多个第一连接部和第二连接部，每个第一连接部通过所述第二焊锡层焊接于相应芯片的第二表面，所述第二连接部通过所述第二焊锡层焊接于所述基板上。
4.如权利要求2所述的功率模块，其特征在于，所述功率模块还包括热敏电阻、针型端子和主端子，所述热敏电阻通过所述第一焊锡层焊接于所述基板上，所述针型端子和所述主端子分别通过所述第二焊锡层焊接于所述基板上，所述针型端子通过引线键合于相应的芯片上，且所述封装胶还包覆所述针型端子的部分以及所述主端子位于所述壳体中的部分。
5.如权利要求1-4任一项所述的功率模块的封装方法，其包括以下步骤：
提供基板，所述基板包括多个焊盘；
在所述多个焊盘的上印刷锡膏形成第一焊锡层；
将多个芯片和热敏电阻贴装于相应的第一焊锡层上；
通过第一次回流焊接，将所述多个芯片和热敏电阻焊通过相应的第一焊锡层接于相应的焊盘上，其中，所述热敏电阻通过相应的第一焊锡层与所述基板电连接；
将引线键合于针型端子和相应的芯片上；
在引线框架的底部、主端子的底部以及针型端子的底部分别涂覆锡膏形成第二焊锡层，其中，所述第二焊锡层的熔点低于所述第一焊锡层的熔点；
将所述引线框架贴装于多个芯片上，将所述主端子和所述针型端子分别贴装于所述基板相应的位置处；
通过第二次回流焊接，将所述引线框架通过相应的第二焊锡层焊接于多个芯片上，将所述主端子和所述针型端子通过相应的第二焊接层焊接于所述基板相应的位置处，其中，所述多个芯片通过所述引线框架与所述基板电连接，所述主端子和所述针型端子分别通过相应的第二焊接层与所述基板电连接；
将经过第二次回流焊接后的产品装入壳体中，其中，所述壳体与所述基板合围形成一收容腔，所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子以及所述主端子收容于所述收容腔中，所述主端子的一端通过壳体上的安装孔伸出壳体外；
向所述壳体内注入熔融的环氧树脂形成封装胶，所述封装胶包覆所述多个芯片、所述引线框架、所述热敏电阻、所述针型端子的部分以及所述主端子位于所述壳体中的部分。
6.如权利要求5所述的封装方法，其特征在于，“在所述多个焊盘的上印刷锡膏形成第一焊锡层”的步骤包括：提供钢网，所述钢网开设有多个开窗；将所述钢网覆盖到基板上并固定，所述多个开窗与所述基板的多个焊盘一一对应；通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层；印刷完成后将所述钢网取出。
7.如权利要求6所述的封装方法，其特征在于，“通过所述钢网向所述多个焊盘印刷锡膏形成第一焊锡层”的步骤包括：将锡膏放置于所述钢网上；按压钢网，保证钢网和基板之间无缝隙；采用刮刀将锡膏通过开窗印刷到焊盘上形成第一焊锡层。
8.如权利要求5所述的封装方法，其特征在于，“在引线框架的底部、主端子的底部以及针型端子的底部分别涂覆锡膏形成第二焊锡层”的步骤中，所述锡膏通过钢网印刷方式或点胶方式涂覆于所述引线框架的底部、主端子的底部以及针型端子的底部。
9.如权利要求5所述的封装方法，其特征在于，熔融的环氧树脂在常压状态下注入所述壳体内，且在注入熔融的环氧树脂时对壳体内抽真空。
10.如权利要求5所述的封装方法，其特征在于，第一次回流焊接和第二次回流焊接均在回流炉中进行，所述回流炉的工作流程为：首先抽真空，然后在回流炉里充入氮气以保证一个氮气环境，随后加热以使锡膏熔化，然后在焊锡熔化前几秒打开甲酸出口，然后在锡膏熔化后抽真空以排出熔化后锡膏里面的气体从而避免产生空洞，然后在预设时间后抽真空结束并关闭甲酸出口，最后充入氮气并降温使得贴装元件焊接至相应的待焊接元件上。
CN202110421084.6A 2021-04-19 2021-04-19 功率模块及其封装方法 Pending CN113113364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110421084.6A CN113113364A (zh) 2021-04-19 2021-04-19 功率模块及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110421084.6A CN113113364A (zh) 2021-04-19 2021-04-19 功率模块及其封装方法

Publications (1)

Publication Number Publication Date
CN113113364A true CN113113364A (zh) 2021-07-13

Family

ID=76718600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110421084.6A Pending CN113113364A (zh) 2021-04-19 2021-04-19 功率模块及其封装方法

Country Status (1)

Country Link
CN (1) CN113113364A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628351A (zh) * 2022-05-13 2022-06-14 智新半导体有限公司 一体化芯片连接结构、连接方法及功率半导体模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628351A (zh) * 2022-05-13 2022-06-14 智新半导体有限公司 一体化芯片连接结构、连接方法及功率半导体模块
CN114628351B (zh) * 2022-05-13 2022-08-23 智新半导体有限公司 一体化芯片连接结构、连接方法及功率半导体模块

Similar Documents

Publication Publication Date Title
US5909633A (en) Method of manufacturing an electronic component
EP0421005B1 (en) Process of assembling an electronic package
CN1319422C (zh) 混合模块及其制造方法与其安装方法
US6777814B2 (en) Semiconductor device
EP0657921A1 (en) Semiconductor device and method of producing the same
CN101510537A (zh) 包括将半导体芯片键合至铜表面的烧结接合部的模块
CN101335263A (zh) 半导体模块和半导体模块的制造方法
US20200152532A1 (en) Electronic Assembly With a Component Located Between Two Substrates, and Method for Producing Same
US20050214968A1 (en) Method for fixing a semiconductor chip in a plastic housing body, optoelectronic semiconductor component
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
CN113113364A (zh) 功率模块及其封装方法
CN101958293B (zh) 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
CN215220694U (zh) 功率模块
CN208904013U (zh) 一种多芯片封装互联结构
JP2001110845A (ja) フリップチップの実装構造
WO1996030942A1 (en) Components for housing an integrated circuit device
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
JP3446695B2 (ja) 半導体装置
CN112928099B (zh) 一种基于铝硅合金的bga互连载体及其制备方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2014003258A (ja) 半導体装置およびその製造方法
JP6736132B1 (ja) パワー半導体モジュール
JPH1187575A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination