JP4611503B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4611503B2 JP4611503B2 JP2000293379A JP2000293379A JP4611503B2 JP 4611503 B2 JP4611503 B2 JP 4611503B2 JP 2000293379 A JP2000293379 A JP 2000293379A JP 2000293379 A JP2000293379 A JP 2000293379A JP 4611503 B2 JP4611503 B2 JP 4611503B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- opening
- island portion
- support bar
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置用リードフレーム(以下、単に「リードフレーム」と記すことがある)および半導体装置に関し、より詳細には半導体素子を搭載したアイランド部の裏面が封止体表面に露出したパッケージ型半導体装置に用いるリードフレームおよびそれを用いた半導体装置に関するものである。
【0002】
【従来の技術】
集積度の向上や利用分野の拡大などに対応するため種々のパッケージ型半導体装置が近年開発されている。このパッケージ型半導体装置において、半導体素子の高集積化および多機能化をさらに進める上で、半導体素子の発熱をいかに効率よく外部へ放散するかが新たな課題となっていた。すなわち、パッケージ型半導体装置では一般に、エポキシ樹脂などの熱伝導率の低い封止用樹脂を用いて半導体素子を封止していたため、高集積化および多機能化に伴って増加する半導体素子の発熱量を外部へ充分に放熱できなかったのである。そこで、半導体素子を搭載する、リードフレームのアイランド部の底面を封止用樹脂からなる封止体表面に露出させて、半導体素子の発熱をアイランド部を介し外部へ直接放熱する形態が考えられた。
【0003】
リードフレームのアイランド部底面を封止体から露出させたパッケージ型半導体装置は、概ね次のようにして製造されていた。まず、薄い金属板などの導電性金属材料をプレス加工により打ち抜いて所望の形状のリードフレームを形成する。リードフレームの一例を示す平面図を図5に示す。リードフレーム1は、アイランド部11と、アイランド11の4つの角から延出した支持バー12と、アイランド部11に向かって延びる多数本のインナーリード13と、アウターリード14と、インナリード13およびアウタリード14の間にあってこれらのリード群を支持するタイバー15とを有する。インナーリード13の先端部をAgなどでメッキして電極部17を形成した後、後述する封止工程における下型の深さ分だけアイランド部11を押し下げて、リードフレーム1を部分的に凹状とする。そしてアイランド部11に半導体素子2を搭載し、半導体素子2のパッド21とインナーリード13の電極部17とを金属細線(ワイヤ)3で電気的に接続する。なお、図5では便宜上、パッド21と電極部17の一部についてのみワイヤ3で接続したものを示している。
【0004】
次に、半導体素子2を搭載したアイランド部11、インナーリード13を樹脂で封止する。図6に、リードフレームをキャビティに設置した状態の図1のA−A線断面図を示す。図6(a)において、所定のパッケージ形状に合わせて形成された、上型41と下型42とからなるキャビティ内に、半導体素子2を搭載したアイランド部11の底面が下型42の底面に接するようにリードフレームを装着する。そして図6(b)において、所定温度に加熱したキャビティ内に図の右方向(図5の矢印方向)から封止用樹脂を注入して、キャビティ内を封止用樹脂で充填した後、封止用樹脂を硬化させる。図6(c)において、作製したパッケージ型半導体装置の中間体をキャビティから取り出し、タイバー15や封止体16から突出する支持バー12などの不要部分を切断除去すると同時に、インナーリード13が延長された封止体16の外側のアウターリード14を所定形状に屈曲させて、製品としてのパッケージ型半導体装置としていた。
【0005】
【発明が解決しようとする課題】
このようなパッケージ型半導体装置の製造工程において、キャビティ内に封止用樹脂を充填する際に、封止用樹脂が支持バーを上方向に持ち上げることがあった。図7に、封止用樹脂の充填時の流動状態を示す概説図を示す。エポキシ樹脂などの比較的粘度の高い封止用樹脂5が、樹脂注入口43からキャビティ内に注入されると、封止用樹脂5は傾斜に沿って下型42の底面に至り、さらに底面を這うように流れていく。そして封止用樹脂5が支持バー12と接触すると、封止用樹脂5の流動する力により支持バー12は上方向に押し上げられる。これによりアイランド部11が浮き上がって、アイランド部11と下型42の底面との間に隙間ができ、そこに封止用樹脂5が侵入する結果、成形された封止体の表面にアイランド部11の裏面が完全には露出しないという問題があった。
【0006】
本発明は、このような従来の問題に鑑みてなされたものであり、粘度の高い封止用樹脂を用いたときでも、アイランド部の裏面が封止体の表面に完全に露出する半導体装置用リードフレームを提供することをその目的とするものである。
【0007】
また本発明の他の目的は、半導体素子を搭載したアイランド部が封止体表面に完全に露出され、半導体素子の発熱を効率的に外部へ放散する半導体装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、半導体素子を搭載したアイランド部の裏面が封止体表面に露出したパッケージ型半導体装置に用いるリードフレームにおいて、
前記アイランド部から延出する支持バーの少なくともアイランド部側基端部に、封止用樹脂が流通する開口部を形成したことを特徴とする半導体装置用リードフレームが提供される。
【0009】
アイランド部裏面の封止体表面への露出をより確実にするためには、前記開口部の幅及び長さは0.15mm以上とするのが好ましい。
【0010】
また本発明によれば、リードフレームとして請求項1又は2記載のリードフレームを用い、アイランド部及び半導体素子を封止用樹脂で封止し、封止体表面にアイランド部の裏面を露出させたことを特徴とする半導体装置が提供される。
【0011】
【発明の実施の形態】
本発明者等は、封止用樹脂による支持バーの押し上げを防止すべく鋭意検討を重ねた結果、支持バーに開口部を設けることにより、封止用樹脂が支持バーを押し上げる力そのものを小さくでき、また同時にアイランド部上への封止用樹脂の流動を促進させて、アイランド部が浮かないように重石として封止用樹脂を作用させられることを見出し本発明をなすに至った。
【0012】
すなわち本発明の半導体装置用リードフレームの大きな特徴は、支持バーの少なくともアイランド部側基端部に封止用樹脂が流通する開口部を形成した点にある。本発明のリードフレームの一実施態様を示す部分平面図を図1に示す。図1は、アイランド部11を押し下げる前の、平面状のリードフレームの部分平面図である。アイランド部11の4隅から延出する4本の支持バー12のうち、封止用樹脂の注入口側の支持バー12のアイランド部側基端部に矩形状の開口部10が形成されている。開口部10は、封止用樹脂の注入口側の支持バーに少なくとも形成されていればよく、他の支持バーに形成されていてももちろん構わない。
【0013】
このリードフレームのアイランド部11を押し下げ、上型41と下型42とで形成されたキャビティ内に装着したときの部分断面図を図2に示す。樹脂注入口43から注入された封止用樹脂5は下型42の斜面および底面に沿って流動しアイランド部11に至り、アイランド部11の支持バー12の付け根部分にまず最初に接触する。そして支持バー12の付け根部分、すなわち支持バー12のアイランド部基端部に、形成された開口部10を通って封止用樹脂5はアイランド部11の上に流れ込む。流れ込んだ封止用樹脂5は重石として作用し、アイランド部11が浮き上がるのを抑える。また同時に支持バー12に開口部10が形成されていることにより封止用樹脂5による支持バー12の押し上げ力が軽減され、アイランド部11の浮き上がりが一層抑えられる。
【0014】
開口部10は、支持バー12の少なくともアイランド部側基端部に形成されていればよく、例えば図3に示すように、アイランド部11に入り込んで開口部10を形成してもよい(同図(a))。また支持バー12の長手方向全体にわたって一つの開口部10(同図(b))、あるいは複数の開口部10を形成してもよい(同図(c))。
【0015】
なお、図3(b)に示したリードフレームを用いて半導体装置を製造した場合、封止体形成後に封止体から延びる支持バーは切断除去されるので、完成した半導体装置のリードフレームを見ると、開口部ではなく矩形状の細長の切り欠きが支持バーに形成されている形態、換言すれば細長い2本の支持バーがアイランド部の一端から延出している形態として残存することになるが、このような半導体装置であっても本発明の半導体装置にもちろん含まれる。
【0016】
また、開口部10の形状に特に限定はなく、支持バー12の形状などを考慮し適宜決定すればよい。図4に開口部の他の形状を示すと、図4の支持バー12の基端部は末広がり状であるので、同図(a)では開口部10を三角形とし、同図(b)では台形としている。
【0017】
開口部の大きさとしては、封止用樹脂が円滑に通過できる大きさであれば特に限定はなく、封止用樹脂の種類などから適宜決定すればよい。封止用樹脂としては一般に、球状シリカからなるフィラーとエポキシ樹脂とを重量比で8:2程度に混合したものが用いられる。ここで使用する球状シリカの平均粒径は20μm程度であるから、開口部の幅および高さとしてはいずれも最低20μmあればよいが、球状シリカの粒度分布を考慮して最大粒径である150μm(0.15mm)以上とするのが開口部での詰まり防止の観点から好ましい。より好ましい開口部の幅および高さは200μm(0.2mm)以上である。なお、開口部周縁の支持バーの幅は、加工精度および強度の点から0.1mm以上とするのが望ましい。
【0018】
このような開口部の形成方法としては特に限定はなく、打ち抜き処理やエッチング処理など従来公知の形成方法を用いることができる。金属薄板をプレス加工により打ち抜いてリードフレームを形成する場合には、リードフレーム形成時に同時に開口部も形成するのが生産効率の点から望ましい。
【0019】
【発明の効果】
本発明の半導体装置用リードフレームでは、アイランド部から延出する支持バーの少なくともアイランド部側基端部に、封止用樹脂が流通する開口部を形成したので、粘度の高い封止用樹脂を用いたときでも、封止用樹脂により支持バーが押し上げられることがなく、アイランド部の裏面を封止体の表面に完全に露出させることができる。
【0020】
また開口部の幅を0.15mm以上とすれば、アイランド部裏面の封止体表面への露出をより確実にすることができる。
【0021】
また本発明の半導体装置では、リードフレームとして前記リードフレームを用い、アイランド部及び半導体素子を封止用樹脂で封止し、半導体素子を搭載したアイランド部の裏面が封止体表面に完全に露出されるので、半導体素子の発熱を効率的に外部へ放散することができる。
【図面の簡単な説明】
【図1】 本発明のリードフレームの一実施形態を示す部分平面図である。
【図2】 キャビティ内の封止用樹脂の流れを説明するための図である。
【図3】 開口部の形態の一例を示す図である。
【図4】 開口部の形状の一例を示す図である。
【図5】 従来のリードフレームの平面図である。
【図6】 封止工程を示す図である。
【図7】 封止用樹脂による支持バーの押し上げを説明するための図である。
【符号の説明】
1 リードフレーム
2 半導体素子
5 封止用樹脂
10 開口部
11 アイランド部
12 支持バー
16 封止体
Claims (16)
- 半導体素子と、
半導体素子を搭載し開口を有さないアイランド部と、前記アイランド部に接続された支持バーと、を有するリードフレームと、を有する半導体装置において、
前記支持バーの前記アイランド部に隣接する付け根部分に、前記支持バーの長手方向全体に開口部を形成し、封止樹脂により前記アイランド部の裏面を封止体表面に露出させるように封止したことを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子を搭載し開口を有さないアイランド部と、前記アイランド部に接続された支持バーと、を有するリードフレームと、を有する半導体装置において、
前記支持バーの前記アイランド部に隣接する付け根部分に、前記支持バーの長手方向全体に開口部を形成し、封止樹脂により前記アイランド部の裏面を露出させるように封止したことを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子を搭載するアイランド部と、前記アイランド部に接続された支持バーと、を有するリードフレームと、を有する半導体装置において、
前記支持バーの前記アイランド部に隣接する付け根部分に、前記支持バーの長手方向全体に開口部を形成し、封止樹脂により前記アイランド部の裏面を露出させるように封止したことを特徴とする半導体装置。 - 半導体素子と、
半導体素子を搭載するアイランド部と、前記アイランド部に接続された支持バーと、を有するリードフレームと、を有する半導体装置において、
前記支持バーの前記アイランド部に隣接する付け根部分に、前記支持バーの長手方向全体に形成された開口部と、
前記アイランド部の裏面を露出させるように封止する封止樹脂を有することを特徴とする半導体装置。 - 前記開口部の幅及び長さが0.15mm以上である請求項1〜4いずれか1項に記載の半導体装置。
- 前記開口部を複数の支持バーに形成したことを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
- 1つの前記支持バーに複数の開口部を形成したことを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記支持バーは前記アイランド部に向けて末広がり状の部分を有することを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 前記開口部を三角形に形成したことを特徴とする請求項8に記載の半導体装置。
- 前記開口部を台形に形成したことを特徴とする請求項8に記載の半導体装置。
- 前記封止樹脂は、球状シリカからなるフィラーとエポキシ樹脂とを重量比で8:2程度に混合したものであることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
- 前記球状シリカの平均粒径は20μmであることを特徴とする請求項11に記載の半導体装置。
- 前記開口部の幅および高さが20μm以上であることを特徴とする請求項1〜12のいずれか1項に記載の半導体装置。
- 前記開口部の幅および高さが0.2mm以上であることを特徴とする請求項1〜13のいずれか1項に記載の半導体装置。
- 前記開口部周縁の支持バーの幅が、0.1mm以上有することを特徴とする請求項1〜14のいずれか1項に記載の半導体装置。
- 前記支持バーを4本有することを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000293379A JP4611503B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000293379A JP4611503B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110886A JP2002110886A (ja) | 2002-04-12 |
JP4611503B2 true JP4611503B2 (ja) | 2011-01-12 |
Family
ID=18776185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000293379A Expired - Fee Related JP4611503B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4611503B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4255934B2 (ja) | 2005-08-26 | 2009-04-22 | シャープ株式会社 | 半導体素子、および、この半導体素子を用いた電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634658A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | 電子装置 |
JPH06268142A (ja) * | 1993-03-16 | 1994-09-22 | Fujitsu Ltd | 半導体装置 |
JP2912134B2 (ja) * | 1993-09-20 | 1999-06-28 | 日本電気株式会社 | 半導体装置 |
JPH0883877A (ja) * | 1994-07-12 | 1996-03-26 | Sony Corp | リードフレーム |
JPH0870087A (ja) * | 1994-08-26 | 1996-03-12 | Ricoh Co Ltd | リードフレーム |
JPH08316372A (ja) * | 1995-05-16 | 1996-11-29 | Toshiba Corp | 樹脂封止型半導体装置 |
JP2924957B2 (ja) * | 1996-12-27 | 1999-07-26 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JPH11150213A (ja) * | 1997-11-17 | 1999-06-02 | Sony Corp | 半導体装置 |
JP3892139B2 (ja) * | 1998-03-27 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2000
- 2000-09-27 JP JP2000293379A patent/JP4611503B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002110886A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183630B1 (en) | Lead frame with plated end leads | |
US6329706B1 (en) | Leadframe using chip pad as heat conducting path and semiconductor package adopting the same | |
CN101859740B (zh) | 先进四方扁平无引脚封装结构及其制造方法 | |
US6492739B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
US5381042A (en) | Packaged integrated circuit including heat slug having an exposed surface | |
US7339261B2 (en) | Semiconductor device | |
JP2920523B2 (ja) | ボトムリード半導体パッケージ | |
JP2009267398A (ja) | スタンピング加工を用いて形成される形状を有する半導体素子パッケージ | |
US10297534B2 (en) | Integrated circuit (IC) package with a solder receiving area and associated methods | |
JP4002476B2 (ja) | 半導体装置 | |
KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JP2004179253A (ja) | 半導体装置およびその製造方法 | |
KR20000066198A (ko) | 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지 | |
US20050104195A1 (en) | Heat spreader and semiconductor device package having the same | |
JP2003282809A (ja) | 半導体装置およびその製造方法 | |
US7365422B2 (en) | Package of leadframe with heatsinks | |
JP2009071154A (ja) | 半導体装置 | |
JP4611503B2 (ja) | 半導体装置 | |
JP4987041B2 (ja) | 半導体装置の製造方法 | |
KR100324928B1 (ko) | 반도체패키지용금형의정전기방지구조 | |
JPH03222464A (ja) | 半導体装置及びその製造方法 | |
JP2665172B2 (ja) | 半導体装置の製造方法 | |
JPH0529527A (ja) | 半導体装置 | |
CN210866170U (zh) | 功率半导体模块 | |
JP5289921B2 (ja) | 半導体装置、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |