KR100310523B1 - 반도체 장치 및 반도체 장치용 리드 프레임 - Google Patents

반도체 장치 및 반도체 장치용 리드 프레임 Download PDF

Info

Publication number
KR100310523B1
KR100310523B1 KR1019980046466A KR19980046466A KR100310523B1 KR 100310523 B1 KR100310523 B1 KR 100310523B1 KR 1019980046466 A KR1019980046466 A KR 1019980046466A KR 19980046466 A KR19980046466 A KR 19980046466A KR 100310523 B1 KR100310523 B1 KR 100310523B1
Authority
KR
South Korea
Prior art keywords
die pad
suspension lead
lead
suspension
frame
Prior art date
Application number
KR1019980046466A
Other languages
English (en)
Other versions
KR19990076527A (ko
Inventor
지캉 킨
히로시 카와시모
요시하루 타카하시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990076527A publication Critical patent/KR19990076527A/ko
Application granted granted Critical
Publication of KR100310523B1 publication Critical patent/KR100310523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

복수의 코너를 갖는 다이패드와, 내단부를 갖는 복수의 인너리드와, 아우터리드와, 현수리드 보강재와, 제 1 현수리드와, 제 2 현수리드와, 제 2 현수리드 등으로 이루어지는 리드프레임과, 해당 리드프레임에 접착되는 반도체 칩 및 금선으로 이루어지는 반도체 장치. 상기 반도체 칩의 한 변의 길이가 몰드외경의 한 변의 치수에서 2.5mm이하이고, 현수리드 보강재의 가장 바깥둘레의 한 변의 길이가 반도체 칩의 한 변의 길이 이하이며, 현수리드의 보강재에 접속하는 근방에서 다이패드의 침강이 행해져서 해당 제 2 현수리드에 단차가 설치되어 있다. 반도체 장치 외형의 뒤틀림을 줄일 수가 있고, 품질이 좋고 신뢰성이 높은 반도체 장치를 얻을 수가 있다.

Description

반도체 장치 및 반도체 장치용 리드 프레임
본 발명은 반도체 장치 및 반도체 장치용 리드 프레임에 관한 것으로, 특히, 한 변의 길이가 몰드 외형치수 한 변의 길이의 70%인 반도체 칩을 리드 프레임으로 고정유지하여, 수지봉지한 후에 품질이 좋고 신뢰성이 높은 반도체 장치 및 이 반도체 장치에 사용되는 리드 프레임에 관한 것이다.
종래의 반도체 장치에 있어서는, 리드 프레임의 다이패드의 치수는, 반도체 칩을 다이패드에 다이본드할 때의 다이본드 장치에의 탑재정밀도를 고려해서 반도체 칩 사이즈보다도 0.2∼0.4mm 크게 되어 있다. 다이패드를 구리계 재료로 제작하면, 반도체 칩의 열팽창율αsi=3.5×10-6에 비해서 동의 열팽창율 αcu=17×10-6과의 사이에 대단히 큰 차가 있기 때문에, 반도체 칩을 다이패드에 다이본드하면 열응력의 차가 발생하여 반도체 칩이 수평방향으로 갈라지거나, 또는 외장몰드하였을 때의 외장몰드에 100㎛을 넘는 열 변형의 뒤틀림이 생기거나 해서, 땜납내열성이나 히트사이클성 등의 열잔류 응력특성이 나쁜 경우가 있다. 이 때문에, 통상 다이패드에는, 4mm×4mm 까지의 반도체 칩이 탑재되어 있었다.
그래서, 상기 열잔류 응력특성을 해결하여 반도체 칩의 치수가 4mm×4mm 이상인 반도체 칩을 탑재할 수 있도록 하기 위해서, 다이패드의 재질이 열팽창율αf e=5.5×10-6인 철계 재료로 변경되어 있다. 그러나, 반도체 장치의 방열특성은 다이패드의 재질에 의해 정해지기 때문에, 철계 다이패드인 경우 동의 열전도율 γcu가 0.360 W/mm℃인데 비하여, 철의 열전도율 γfe가 0. 0159 W/mm℃으로 작기 때문에, 완성된 반도체 장치의 허용 소비전력값은 낮아진다.
한편, 다이패드의 예로서 예를 들면 일본국 특개평 7-202105호 공보 및 특개평 8-236685호 공보 등에 개시되어 있는 것이 있다. 그러나 이것들에는 (1) 반도체 칩의 치수는 다이패드의 둘레 치수보다 작은 것, (2) 반도체 칩의 치수는 보강재의 외주치수보다 작은 것, (3) 반도체 칩의 치수가 외장 몰드치수 30%의 작은 반도체 칩을 몰드내에 수납하고 있는 것, 또 반도체 칩의 치수는 반도체 칩의 외경으로부터 몰드외경까지의 치수와 같거나 작은 것, (4) 다이패드와 보강재의 간격치수는 반도체 칩 치수와 다이패드 치수의 차와 거의 같고, 또한 보강재 폭의 치수도 다이패드와 보강재의 간격치수와 거의 같게 형성하고 있는 것, (5) 다이패드의 재질에 관한 기재가 없는 것, (6) 동계재료의 다이패드의 침강량은, 철계재료 다이패드의 침강량에 비교하여 깊게 가라앉힐 필요가 있는 것에 대해 기재가 없는 것 및, (7) 다이패드 현수리드의 강성과 다이패드 치수와의 관계에 대해서는 기재가 없다. 이 때문에, 반도체 장치의 어셈블리 공정내에서 생기는 현상, 예를 들면 다이본드함으로서 생기는 칩 뒤틀림 현상, 그것에 따르는 프레임의 침강량의 변화현상, 와이어본드한 후의 프레임 침강량의 변화현상, 몰드할 때의 수지유동 언밸런스에 의해서 생기는 모든 현상을 만족할 수 없고, 몰드내에 수납할 수 있는 반도체 칩의 치수비율을 크게 할 수 없다.
앞으로 반도체 칩은 고기능화, 다핀화되면 수지봉지체적에 대하여 반도체 칩이 차지하는 체적이 커진다. 그와 동시에 다이패드, 다이패드의 현수리드, 인너리드가 차지하는 체적도 커진다.
이 때문에, 반도체 칩을 다이패드에 다이본드하면, 다른 열팽창계수 재료의 접합에 의해 다이패드가 구부러지고, 다이패드를 지탱하고 있는 현수리드를 통해, 댐 바아(dam bar)나 리드 프레임에 변형을 준다. 예를들면 현수리드의 강성을 리드 프레임의 강성에 가깝게 하면, 리드 프레임에 다이패드 구부러짐의 영향을 전해서 리드 프레임을 변형시키기 때문에, 반도체 장치의 조립공정에서 프레임에 설치된 이송 구멍피치의 치수에 착오가 생기게 하여, 와이어본드 장치에의 프레임 반송미스를 발생시킨다.
반대로 현수리드의 강성을 리드 프레임의 강성에 비하여 훨씬 작게 하면, 리드 프레임에 주어지는 다이패드 구부러짐의 영향이 작아져서 리드 프레임에 변형이 생기도록 하지 않지만, 와이어본드 공정에서 리드를 누르고 프레스 금형으로 눌러서 와이어본드한 후에 프레스 금형을 떼면, 금선의 장력에 의해서 반도체 칩이 들어 올려지는 량이 커진다고 하는 문제가 있다. 또한 몰드공정에서 성형금형을 사용하여 반도체 칩을 용융수지로 수지봉지하는 경우, 그 성형금형에 용융수지를 주입하고 있을 때에 그 용융수지의 유입압력으로 다이패드가 상하방향으로 시프트하는 량이 커지는 문제가 있다.
상기 현상은 반도체 칩의 체적이 수지봉지 체적에 차지하는 비율이 커졌을 때 그 영향은 현저해지고, 경우에 따라서는 제품화가 곤란하다. 설사 제품화하더라도 반도체 장치의 뒤틀림이 크고 리드평탄도의 규격에 만족하지 않기 때문에, 수율이 저하하고 열 잔류응력에 의한 내땜납 내열성, 내히트 사이클성, 내크랙성 및 내박리성이 나쁜 등의 문제가 있다.
본 발명은 위에 설명한 사정에 의해, (1) 다이본드 공정 때의 뒤틀림의 감소와 다이패드 시프트의 감소, (2) 와이어본드 공정시의 다이패드 시프트의 감소 및, (3) 몰드공정시의 다이패드 시프트의 감소에 의해, 반도체 칩의 체적이 수지봉지 체적에 차지하는 비율에 비해서 크고, 품질이 좋고 신뢰성이 높은 반도체 장치 및, 해당 반도체 장치에 사용되는 리드 프레임을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 1 실시예에 관계되는 반도체 장치용 리드 프레임에 몰드한 일부를 자른 평면도.
도 2는 본 발명의 1 실시예에 관계되는 반도체 장치용 리드 프레임의 평면도.
도 3은 도 2에서의 리드프레임의 주요부 단면도.
도 4는 도 2에서의 리드 프레임을 사용한 반도체 장치의 단면도.
도 5는 도 3에서의 리드 프레임에 반도체 칩을 다이본드하는 상태를 나타낸 도면.
도 6은 본 발명의 몰드하기 전의 이상적인 변형이 없는 상태에서의 다이패드 침강을 나타내는 도면.
도 7은 다이패드 침강량의 변화를 나타내는 도면.
도 8은 다이패드 부분의 등가 스프링정수와 반도체 장치용 리드 프레임 각 부분의 합성등가 스프링정수를 조합한 모델도.
도 9는 다이본드, 와이어본드한 후의 반도체 장치용 리드 프레임의 변형상태를 나타내는 도면.
도 10은 반도체 장치용 리드 프레임을 몰드금형으로 세트하여 체결하기 직전의 상태를 나타내는 도면.
도 11은 제 2의 현수리드의 변형을 설명하기 위한 도면.
도 12는 종래의 반도체 장치용 리드 프레임에 있어서 액자형의 현수리드 보강재를 갖지 않은 경우의 다이패드 시프트량을 나타내는 도면.
도 13은 현수리드 보강재와 다이패드의 위치관계를 나타내는 설명도.
도 14는 제 2 현수리드를 설명하는 사시도.
도 15는 댐 바아를 기준으로 하여 다이패드 및 현수리드가 시프트하였을 때의 치수관계를 나타내는 도면.
도 16은 몰드금형으로 변형이 없는 반도체 장치용 리드 프레임을 체결하였을 때의 상태를 나타내는 도면.
도 17은 변형이 있는 반도체 장치용 리드 프레임을 몰드금형으로 세트하여 체결하기 직전의 상태를 나타내는 도면.
도 18은 몰드금형을 체결완료한 후의 제 2 현수리드, 현수리드 보강재, 제 1 현수리드 및 다이패드의 변형을 나타내는 도면.
도 19는 실시예 1, 2에 관계되는 반도체 장치용 리드프레임의 주요부 평면도.
도 20은 현수리드 보강재와 다이패드 시프트의 관계를 나타내는 설명도.
도 21은 종래의 반도체 장치용 리드프레임에서의 다이패드와 현수리드를 나타내는 평면도.
도 22는 종래의 다른 반도체 장치용 리드프레임에서의 다이패드와 현수리드를 나타내는 평면도.
도 23은 몰드 전후의 다이패드 시프트를 나타내는 설명도.
도 24는 반도체 장치의 가공공정마다의 다이패드 침강량의 변위를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 다이패드 1a : 둘레
2 : 인너리드 3 : 아우터리드
4 : 현수리드 보강재 6 : 댐 바아
7 : 제 2 현수리드 8 : 단차
9 : 프레임 레일부 10 : 다이본드재
11 : 금선 12 : 몰드수지
13 : 아우터리드 종단부 14 : 제 2 현수리드 단부
15 : 다이패드용 히트블럭 16 : 몰드용 상부금형
17 : 몰드용 하부금형 F : 리드 프레임
CP : 반도체 칩
제 1 발명에 관한 본 발명의 반도체 장치는, 복수의 코너를 갖는 다이패드와, 이 다이패드의 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥 쪽으로 연장설치되는 아우터리드와, 상기 다이패드와 인너리드의 사이에, 이 다이패드의 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 상기 인너리드와 아우터리드 사이의 댐 바아에 접속하는 제 2 현수리드로 이루어진 리드 프레임 위에, 다이본드를 통해 접착되는 반도체 칩과 상기 복수의 인너리드를 전기적으로 접속하는 금선을 몰드수지로 외장하고, 상기 리드 프레임의 아우터리드 종단부, 댐 바아 및 댐 바아에 접속되는 몰드 경계근방 외부에서 제 2 현수리드 단부를 분리하여 이루어진 반도체 장치에 있어서, 상기 반도체 칩의 1변의 길이가 몰드 외경의 1변의 치수로부터 2.5mm 이하이고, 액자 형태로 형성되는 현수리드 보강재의 가장 바깥둘레의 1변의 길이가 반도체 칩 1변의 길이 이하이며, 다이패드 1변의 길이가, 3mm를 넘고, 액자 형태로 형성되는 현수리드 보강재의 가장 바깥둘레의 1변의 길이의 50% 이하인 동시에, 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드가 현수리드 보강재에 접속되는 근방에서 다이패드 침강이 행해지고, 이 제 2 현수리드에 단차가 설치되어 이루어진 것을 특징으로 한다.
제 2 발명에 관한 반도체 장치용 리드 프레임은, 복수의 코너를 갖는 다이패드와, 가상적으로 수납하는 반도체 칩의 중심점과 다이패드의 중심점을 일치시켜, 이 반도체 칩의 외측에 필요한 간극을 통해 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥 가장자리 부분에 형성되는 댐 바아와, 이 댐 바아에서 연장설치되고, 종단부는 프레임 레일부에 접속되는 복수의 아우터리드와, 상기 다이패드의 둘레로부터 다이패드의 치수를 넘는 간극을 두고, 그 둘레에 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드를 구비한 반도체 장치용 리드 프레임에 있어서, 상기 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지고, 이 제 2 현수리드에 단차가 설치되어 이루어진 것을 특징으로 한다.
제 3 발명에 관한 반도체 장치용 리드 프레임은, 복수의 코너를 갖는 다이패드와, 가상적으로 수납하는 반도체 칩의 중심점과 다이패드의 중심점과 일치시켜, 이 반도체 칩의 외측에 필요한 간극을 통해 둘레를 따라 소정의 간극으로 배열된 내단부를 갖는 복수의 인너리드와, 해당 인너리드의 바깥 가장자리 부분에 형성되는 댐 바아와, 이 댐 바아에서 연장설치되고 종단부는 프레임 레일부에 접속되는 복수의 아우터리드와, 상기 다이패드의 둘레로부터 다이패드의 치수를 넘는 간격을 두고, 그 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드를 구비한 반도체 장치용 리드 프레임에 있어서, 상기 제 1 현수리드가 제 2 현수리드 폭의 치수보다 큰 폭을 갖고, 이 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 제 2 현수리드에 적어도 몰드두께 치수로부터 반도체 칩의 두께 치수, 다이본드의 두께 치수 및 다이패드의 두께 치수를 뺀 값의 1/2의 단차가 설치되어 이루어진 것을 특징으로 한다.
또한, 제 4 발명에 관한 반도체 장치용 리드 프레임은, 복수의 코너를 갖는 다이패드와, 가상적으로 수납하는 반도체 칩의 중심점과 다이패드의 중심점을 일치시켜, 이 반도체 칩의 외측에 필요한 간극을 통해 둘레를 따라 소정의 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥 가장자리 부분에 형성되는 댐 바아와, 이 댐 바아로부터 연장설치되고 종단부는 프레임 레일부에 접속되는 복수의 아우터리드와, 상기 다이패드의 둘레로부터 다이패드의 치수를 넘는 간격을 설치하고, 그 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드를 구비한 반도체 장치용 리드 프레임에 있어서, 제 1 현수리드가 제 2 현수리드 폭의 치수보다 큰 폭을 갖고, 상기 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 제 2 현수리드에 단차가 설정되어 이루어진 것을 특징으로 한다.
제 5 발명에 관한 반도체 장치는, 복수의 코너를 갖는 다이패드와, 이 다이패드의 둘레를 따라 소정의 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥쪽에 연장설치되는 아우터리드와, 상기 다이패드와 인너리드 사이에 이 다이패드의 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 상기 인너리드와 아우터리드 사이의 댐 바아에 접속하는 제 2 현수리드로 이루어진 리드 프레임 상에, 다이본드를 통해 접착되는 반도체 칩과 상기 복수의 인너리드를 전기적으로 접속하는 금선을 몰드수지로 외부 포장하고 있고, 상기 리드 프레임의 아우터리드 종단부, 댐 바아 및 댐 바아에 접속하는 몰드 경계근방 외부에서 제 2 현수리드 단부를 분리하여 이루어진 반도체 장치에 있어서, 상기 제 1 현수리드가 제 2 현수리드 폭의 치수보다 큰 폭을 갖고, 이 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 이 제 2 현수리드에 적어도 몰드의 두께 치수로부터 반도체 칩의 두께 치수, 다이본드의 두께 치수 및 다이패드의 두께 치수를 뺀 값의 1/2의 단차가 설치되어 이루어진 것을 특징으로 한다.
또한, 제 6 발명에 관한 반도체 장치는, 복수의 코너를 갖는 다이패드와, 이 다이패드의 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥쪽에 연장설치되는 아우터리드와, 상기 다이패드와 인너리드의 사이에 이 다이패드의 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 상기 인너리드와 아우터리드 사이의 댐 바아에 접속하는 제 2 현수리드로 이루어진 리드 프레임 상에 다이본드를 통해 접착되는 반도체 칩과, 상기 복수의 인너리드를 전기적으로 접속하는 금선을 몰드수지로 외장하고, 상기 리드 프레임의 아우터리드 종단부, 댐 바아 및 댐 바아에 접속하는 몰드 경계근방 외부에서 제 2 현수리드 단부를 분리하여 이루어진 반도체 장치에 있어서, 상기 제 1 현수리드가 제 2 현수리드 폭의 치수보다 큰 폭을 갖고, 이 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 이 제 2 현수리드에 단차가 설치되어 이루어진 것을 특징으로 한다.
이하, 첨부도면에 의거하여 본 발명의 반도체 장치 및 반도체 장치용 리드 프레임을 설명한다.
도 1은 본 실시예에서의 다이패드에 반도체 칩을 단열탑재하여 몰드까지 완료하였을 때의 상태를 나타낸다. 동 도면의 일부분에 댐 바아 및 외부리드 절단하였을 때의 부분을 나타낸다. 동 도면에는 몰드 외형치수와 반도체 칩 치수와의 관계의 일례도 동시에 나타낸다. 도 2는 도 1의 몰드수지를 생략하여 본 실시예에서의 다이패드, 액자형의 현수리드 보강재, 제 1 현수리드, 제 2 현수리드 및 반도체 칩의 치수관계의 일례를 나타낸다. 도 3은 리드 프레임의 주요부단면도이다.
도 1∼도 3에 나타낸 바와 같이, 본 발명의 1 실시예에 관계되는 리드 프레임 F는, 복수의 코너를 갖는 다이패드(1)와, 해당 다이패드(1)의 둘레(1a)에 따라 소정의 간격으로 배열된 내단부(2a)를 갖는 복수의 인너리드(2)와, 해당 인너리드(2)의 바깥쪽에 연장설치되는 아우터리드(3)와, 상기 다이패드(1)와 인너리드(2)의 사이에 해당 다이패드(1)의 둘레(1a)를 따라 액자형으로 배치된 현수리드 보강재(4)와, 상기 다이패드(1)의 코너를 현수리드 보강재(4)에 접속하는 제 1 현수리드(5)와, 상기 현수리드 보강재(4)를 상기 인너리드(2)와 아우터리드(3) 사이의 댐 바아(6)에 접속하는 제 2 현수리드(7)로 이루어지고, 해당 제 2 현수리드(7)를 현수리드 보강재(4)에 접속하는 근방에서 구부러짐에 의해 다이패드 침강이 행해져서, 해당 제 2 현수리드(7)에 단차(8)가 설치된다. 상기 아우터리드(3)의 외주에는 프레임 레일부(9)가 형성되어 있다. 또한 상기 인너리드(2)의 내단부(2a)는, 가상적으로 수납하는 반도체 칩 CP의 중심점과 다이패드(1)의 중심점을 일치시키고, 이 반도체 칩 CP의 외측에 필요한 간극을 통해 둘레를 따라 소정의 간격으로 배열된 위치에 오도록 되어 있다.
또한, 몰드후에 생기는 패키지 뒤틀림 현상 등은, 현수리드의 강성이나, 다이패드와 반도체 칩의 접착길이 또는 접착면적이나 다이패드 침강치수에 밀접한 관계를 갖는다. 상기 일본국 특개평 7-202105호 공보 및 특개평 8-236685호 공보에서 설명되고 있는 바와 같이, 단지 다이패드와 반도체 칩의 접착길이 또는 접착면적을 작게 하면, 다이패드 현수리드의 길이가 길어진다. 그로 인해, 다이패드 현수리드의 강성이 저하하여 몰드수지 주입시에 반도체 칩의 위를 흐르는 몰드수지의 유동특성과, 다이패드의 아래를 흐르는 몰드수지 유동특성의 차이에서 다이패드 및 반도체 칩에 가해지는 상하방향의 힘에 의해서, 다이패드가 상하방향으로 시프트하는 양이 커진다. 따라서, 다이패드와 반도체 칩의 접착길이 또는 접착면적을 작게 하여, 반도체 칩과 다이패드의 열팽창계수의 차이에 의해 생기는 다이본드 후의 다이패드 뒤틀림과 다이패드 침강량의 변화량을 작게 하는 수단과, 몰드수지 유속의 차이에서 생기는 상하방향의 힘으로 다이패드 침강량이 시프트하는 량을 작게 하기 위해서, 다이패드 현수리드의 길이를 작게 하여 다이패드 현수리드의 강성을 크게 하는 수단은 서로 상반되는 수단이며, 어떻게 다이패드와 그 현수리드를 구성할까가 문제이다.
단지 다이패드와 반도체 칩의 접착길이를 짧게 하는 수단은 일본국 특개평 7-202105호 공보 및 특개평 8-236685호 공보에 한정되지 않고, 일본국 실개소57-4226호 공보로 이미 알려져 있다. 오히려 이 수단에 의해서 발생하는 현수리드의 길이가 길어짐으로써 생기는 현수리드의 강성의 저하를 어떻게 보강할까가 문제이다. 이 문제를 해결하는 수단이 본 발명에서의 다이패드의 현수리드 보강재의 구조에 관한 것이다.
상기 특개평 7-202105호 공보 및 특개평 8-236685호 공보에는 본 발명에서의 다이패드 현수리드 보강재와 거의 비슷한 빔을 다이패드의 극 근방에 설치하고 있지만, 이 구조에서는 현수리드를 보강한다기 보다는 다이패드를 보강하고 있는데 불과하다. 이것은, 일본국 특원소 61-212090호 공보나 특개소 63-249341호 공보 등에 나타나 있는 수단으로서, 이들 주지의 기술에서는 본 발명과 같이 다이패드에 큰 반도체 칩을 수납하여 뒤틀림을 감소함과 동시에, 다이패드 시프트를 작게 억제하는 것은 불가능하고, 반도체 칩의 방열특성이 좋고, 패키지의 뒤틀림이 적으며, 또한, 열잔류응력을 최소로 하여, 신뢰성이 높고, 염가이며, 품질이 좋은 반도체 장치를 얻는 것이 불가능하다. 따라서, 본 발명의 리드 프레임은, 반도체 칩 CP의 치수에 비하여 작은 다이패드(1)와, 다이패드(1)로부터 떨어진 위치에서 다이패드(1)에 영향을 주지 않도록 충분히 떨어진 위치에 배치된 다이패드(1)의 현수리드 보강재(4)와, 다이패드(1)와 현수리드 보강재(4)를 연결하는 제 1 현수리드(5)와, 현수리드 보강재(4)와 댐 바아(6)를 연결하는 제 2 현수리드(7)로 이루어져 있다.
그리고, 본 발명의 일 실시예에 관계되는 반도체 장치는, 도 4에 나타낸 바와 같이, 상기 리드 프레임 F상에 다이본드재(10)를 통해 접착되는 반도체 칩 CP과 상기 복수의 인너리드(2)를 전기적으로 접속하는 금선(11)을 몰드수지(12)로 외장하고 있고, 상기 리드 프레임 F의 아우터리드 종단부(13)(도 1 참조), 댐 바아(6) 및 댐 바아(6)에 접속하는 몰드 경계근방 외부에서 제 2 현수리드 단부(14)(도 1 참조)를 분리해서 이루어진다. 액자형의 현수리드 보강재(4)를 갖는 다이패드(1)에 몰드 외형치수와 비교하여 적어도 1변의 길이가 그 몰드 외형치수에 비해서 치수가 큰 반도체 칩 CP을, 열팽창율αcu=17×10-6을 갖는 동프레임에 다이본드하여 탑재하고, 그 나중에 몰드하였을 때의 반도체 장치에 생기는 열변형의 뒤틀림을 적게 하고 있다. 이 때문에, 방열성이 높아짐과 동시에 열잔류응력이 낮아져서, 내히트사이클성, 내히트쇼크성등의 내열성에 관한 특성이 좋은 반도체 장치를 얻을 수 있다.
다음에 본 발명에 있어서의 다이패드 치수, 제 1 현수리드, 제 2 현수리드, 현수리드 보강재가 다이패드 뒤틀림이나 다이패드 시프트를 조정하기 위해 행하는 각 작용에 관해서 설명한다.
우선, 반도체 장치의 열잔류뒤틀림이나 열응력은 열팽창계수가 다른 다이패드, 다이본드재, 반도체 칩, 몰드 재료가 일체로 접합되어 층상에 구성되는 것, 반도체 칩, 현수리드, 몰드 재료가 일체로 접합되어 층상에 구성되는 것 및, 인너리드, 몰드 재료가 일체로 접합되어 층상에 구성되는 것 등에 의해 생긴다. 즉, 각각의 일체로 접합되어 층상에 구성된 부재부분에서는 압축응력이나 인장응력 σj의 열응력이 생기고, 역학적으로 힘의 균형으로부터 ΣWj×Tj×σj=0 (Wj, Tj는 각각 각 부재 j의 폭 및 두께이다)를 만족하도록, 각 부재 j에는 압축응력이나 인장응력 σj이 생기고 있다. 그런데, 이 열응력에 의해 반도체 장치의 내부축적에너지 U는, U=ΣEj×ε j2×Wj×Tj×Lj / 2(Ej는 각 부재 j의 세로 탄성계수이다) 또는 U=Σσj2×Wj×Tj×Lj / (2×Ej)로 표시되고, 이 값은 0으로는 되지 않는다. 이로 인해 내부축적에너지가 감소되면, 방열성이 높고, 열잔류응력이 낮으며, 내히트사이클성이나 내히트쇼크성등의 내열성이 좋은 반도체 장치를 얻을 수 있다. 이 때문에, 제 1 현수리드, 제 2 현수리드, 현수리드 보강재, 다이패드 및 제 2 현수리드에 설치하는 침강의 작용중에, 제 2 현수리드, 현수리드 보강재, 다이패드, 제 2 현수리드에 설치하는 침강의 작용에 관해서 다음에 설명한다.
도 5는 도 3에서의 리드 프레임에 반도체 칩을 다이본드하는 상태를 나타내고 있다. 도 6은 다이패드(1), 액자형의 현수리드 보강재(4), 제 1 현수리드(5), 제 2 현수리드(7) 및 반도체 칩 CP의 치수의 관계를 다이본드하였을 때의 열변형이 생기지 않는 이상적인 상태를 나타낸다. 도 7은 다이본드 및 다이본드큐어(cure)로 230℃ 전후에서 열변형후 실온까지 온도가 내려갔을 때에 생기는 다이패드(1) 및 반도체 칩 CP 뒤틀림과 다이패드 침강량 변화량의 크기를 설명하기 위해 과장되게 나타내고 있다.
도 2에 나타내는 리드 프레임 F에 반도체 칩 CP을 도 5에 나타낸 바와 같이, 히트블럭(15)위에 올려놓아 다이본드를 행하면, 도 6에 나타내는 상태로 다이본드직후의 고온시에는 유지되지만, 온도가 실온까지 내려가면 도 7에 나타낸 바와 같이, 다이패드(1) 중심점에서의 다이패드 침강치수 △CB는, 도 6에 나타내는 다이패드(1) 중심점에서의 다이패드 침강치수 △CB보다 얕아진다. 반대로 도 7에 나타낸 바와 같이 다이패드(1) 중심점에서의 댐 바아(6)로부터 반도체 칩 CP 표면까지의 치수 △AC는, 도 6에 나타내는 다이패드(1) 중심점에서의 댐 바아(6)로부터 반도체 칩 CP 표면까지의 치수 △AC보다 커진다. 이 현상을 도 8로 설명한다. 동 도면은 반도체 칩 CP 중심선을 변형의 대칭축으로 한 스프링 결합모델을 나타내고, 도면 중 K 1은 반도체 칩과 다이패드가 다이본드된 후의 등가스프링정수, K 2는 제 2 현수리드의 등가 스프링정수, K 3은 도 2에 있어서의 상측 댐 바아와 프레임 레일부와 아우터리드를 포함하는 등가 스프링정수, K 4는 도 2에 있어서의 하측댐 바아와 프레임과 아우터리드를 포함하는 등가스프링정수를 나타내고 있다. 이 모델로, 다이본드후에 있어서 K 1부 이외에는 모두 같은 열팽창 계수를 갖는 리드 프레임으로 구성되어 있기 때문에, 온도변화에 대하여는 자유열팽창 열수축을 행하지만, K 1 부분은 반도체 칩이 다이본드에 의해 일체로 결합되기 때문에, 이 부분만 합성등 가열팽창계수가 다르므로 고온인 다이본드온도에서 실온의 저하로 온도변화를 시키면, 도 8의 K 1과 K 2의 결합부에 동 도면에 나타내는 바와 같은 열팽창계수의 차와 온도차의 곱에 해당 하는 차△가 생긴다. 이 때 힘의 균형으로부터 다음식이 성립한다.
K1×△1=K2×△2 + K3×△3 + K4×△4
이것은 다이패드와 반도체 칩이 일으키는 열팽창계수의 차와 온도차의 곱에 상당하는 변위량의 변위분담의 대부분은, 등가 스프링정수 K2의 변위△2와 등가스프링정수 K3의 변위△3와 등가스프링정수 K4의 변위△4가 담당하는 것을 나타내고 있다. 상기 다이패드와 반도체 칩의 합성등가 스프링정수 K1는 다른 스프링정수 K2, K3, K4에 비해서 2 자리수에서 3 자리수 큰 것이 일반적이다.
이 경우 중요한 것은, 제 2 현수리드의 등가 스프링정수 K2의 변위 △2로 가장 많이 변위를 흡수하도록 작용시킨다. △3, △4는 프레임 레일부의 변위로서 작용하기 때문에, △3, △4는 변위를 가능한 한 작게 할 필요가 있다. △3, △4를 크게 하면, 프레임 레일부에 반송용의 이송구멍을 설치하고 있기 때문에 그 이송구멍 피치에 오차가 생기게 해서, 와이어본드 장치나 그 후의 몰드장치의 반송계에서 반송할 수 없고, 또는 반송잼을 야기하여 생산성을 극단적으로 나쁘게 하기 때문이다.
다음에 다이패드에 반도체 칩을 다이본드하여 일체로 결합함으로써 생기는 단순 인장 압축력(이하, 간단히 인장력이라고 함)과 구부림 모멘트가 현수리드를 통해 다이패드 시프트가 생기는 현상과 그 현상을 작게 하기 위해 제 1 현수리드, 현수리드 보강재, 제 2 현수리드 및 제 2 현수리드의 구부러짐이 어떻게 작용하는가를 설명한다. 상술한 바와 같이 현수리드부에 생기는 변형은 제 2 현수리드의 등가 용수철 정수 K2의 변형량△2으로 흡수하도록 구성하여 △3, △4를 작게, △2를 가장 큰 변형을 일으키도록 작용시킨다. 즉, 이 변형은 도 9에 나타낸 바와 같이 작용시킨다. 동 도면에는 반도체 칩을 생략하고 있다. 도 10은 구부림 변형을 모델화하여 나타내고 있다. 동 도면에 있어서 다이패드(1)에 반도체 칩 CP이 다이본드에 의해 일체로 결합된 B - H 부분에서 구부려 모멘트 M과 인장력 F가 생긴다. 이 구부림 모멘트 M과 인장력 F는, 제 1 현수리드(5), 현수리드 보강재(4), 제 2 현수리드(7), 댐 바아(6)의 사이에 전해져, 각 부재부분의 강성에 따라서 변위가 생기도록 작용한다.
다음에 제 2 현수리드에 설치한 현수리드 보강재(4)근방의 구부림부의 작용에 관해서 설명한다.
도 11은 설명을 위해 제 2 현수리드(7)에 설치한 현수리드 보강재(4)근방에 다이패드 침강을 위해 절곡부를 설치하여 이것을 확대하고 있다. 또한, 제 1 현수리드나 다이패드등은 생략하고 있다. 또한, 상기 각 부재부분의 변위를 도 10에서의 B-C-D-E-F-G의 변위에 관해서, 단지 다이패드(1)의 B점과 댐 바아(6)의 G 점을 단일의 현수리드로 결합하였을 때의 확대한 예를 도 12에 나타낸다. 도 12에 나타내는 현수리드의 길이를 2등분하는 위치에 현수리드 보강재(4)를 설치한 예를 도 13(a)에 나타낸다. 단, 다이패드 침강은 생략하고 있다.
우선 도 11에 있어서, 현수리드 보강재(4)에 제 1 현수리드를 통해 모멘트 M 및 인장력 F가 나타내는 바와 같이 가해졌을 때, 변형전의 상태를 나타내는 G-F-E는 변형하여 G - F'-E'가 된다. 제 2 현수리드(7)에 설치한 다이패드 침강은 인장력 F가 작용했을 때에, G-F-E-D를 늘어나게 함과 동시에 (다이패드 침강량 1)×F의 모멘트가 작용하여, 각도 G-F-E를 넓히는 방향 및 각도 F-E-D를 좁게 하는 방향으로 작용한다. 이와 같이 도 11의 제 2 현수리드(7)에 설치한 다이패드 침강은 인장력 F를 (다이패드 침강량 1)×F의 모멘트로 바꾸는 작용이 있다.
이것은, 각도 G-F-E와 각도 F-E-D가 변화하지 않도록 강성을 크게 하면, C 점이 이동하여 C 1점으로 이동하는 변위량은 커진다. 이 때문에, 제 2 현수리드(7)의 강성을 작게 하는 것과, 제 2 현수리드(7)에 설치한 현수리드 보강재(4)의 근방에서 각(角)변위하는 구부러짐부는 다이패드 침강의 시프트량을 적게 하는 작용을 한다.
이에 비하여 다이패드 침강이 없는 경우, 예를들면 도 12에 나타내는 변형전의 직선현수리드에서는 인장력 F이 작용하였을 때에, 늘어나는 방향으로 밖에 변위할 수 없기 때문에 인장력 F에 대하여는 강성이 크다. 이 때문에 동 도면에서 변위는 다이패드 침강의 변화방향으로 밖에 변화의 자유가 없다. 그 결과, 변화량 Sd가 발생하여 다이패드 시프트는 커지도록 작용한다.
다음에 본 실시예에 있어서의 다이패드(1), 제 1 현수리드(5), 제 2 현수리드(7), 액자형의 현수리드 보강재(4)의 구성을 실제로 적용하는 데 대해 설명한다.
도 2는 제 1 현수리드(5), 제 2 현수리드(7), 다이패드 (1), 현수리드 보강재(4)의 작용에 관해서 설명하기 때문에 설명에 필요한 부분 이외를 생략하고 있고, 동 도면에 있어서, 다이패드(1)의 치수는 반도체 칩 C­P의 치수에 비교하여 1/2 이하로 하고 있다.
우선 상술한 바와 같이, 등가스프링정수 K 2의 변위△2로 가장 많은 변위를 흡수하도록 하지 않으면 △3, △4가 대부분을 분담하지 않으면 안되게 된다. △3, △4는 프레임 레일부의 변위이기 때문에, 프레임에는 반송용의 이송 구멍을 설치하고 있어서, 이 이송구멍피치에 오차를 생기게 하여 와이어본드장치나 그 후의 몰드장치의 반송계에서 반송할 수 없고, 또는 반송잼을 야기하여 생산성을 극단적으로 나쁘게 하게 된다.
다이패드에 반도체 칩을 다이본드에 의해 일체로 결합되기 위해서 생기는 인장력과 구부림 모멘트는, 도 8의 모델에서 상술한 바와 같이 현수리드부에 생기는 변형은 현수리드(7)의 등가 스프링정수 K2로 가장 큰 변형량을 일으킨다. 이 변형에 의해, 도 10에 나타낸 바와 같이, 다이패드(1)에 반도체 칩 CP이 다이본드에 의해 일체로 결합된 B-H 부분에서 구부려 모멘트 M과 인장력 F가 생기고 있다. 이 구부림 모멘트 M과 인장력 F는, 제 1 현수리드(5)와, 현수리드 보강재(4), 제 2 현수리드(7), 댐 바아(6)의 사이에 전해져, 각 부재부분의 강성에 따라서 변위시킨다.
제 1 현수리드(5)는 단순 빔(beam) 형상이기 때문에 생략하고, 도 11에 제 2 현수리드(7)로 전술한 모멘트 M과 인장력 F이 가해졌을 때의 변형상태를 나타낸다. 도 14에 제 2 현수리드(7) 침강부분의 영역에 전술한 모멘트 M와 인장력 F이 가해졌을 때의 상태를 나타낸다. 현수리드는 변형에 대하여 의도하는 변형이 생기도록 할 필요가 있다. 극단적으로 말하면, 현수리드는 강성을 낮게 억제할 필요가 있다. 제 1 현수리드(5)의 현수리드 보강재(4) 근방에 설치한 다이패드 침강을 갖는 본 실시예의 경우, 인장력 F가 가해졌을 때에도 침강량 1×F가 되는 모멘트 M'에 의해, 침강부분의 D-E-F 부의 각도와 E-F-G 부의 각도는 각(角)변위를 일으킨다.
도 14에 나타낸 바와 같이, 인장력 F에 대한 동 도면에서의 X 방향의 변형강성은 Kfx=W×T×E / L, 단, W는 폭이고 T는 두께이며, E는 세로 탄성계수이고, L은 길이이다. 이에 반해서, 구부림 변형에 대한 강성은 Km=C×W×T3×E /L3, 단, C는 양끝의 지지조건에 따라서 다른 정수이다.
이 Kfx와 Km을 열변형완화 또는 열응력완화를 위해 어떻게 구성할까가 큰 치수의 반도체 칩을 수납하는 프라스틱 패키지를 얻기 위해서 필요하므로, 위의 설명에서 Kfx / Km=L2/(C×T2)이고, 변형을 억제하고 싶은 방향의 변위에 대해서는 Kfx를 작용하고, 변형을 억제하고 싶지 않은 방향의 변위에 대하여는 Km을 적극적으로 작용시키도록, 본 실시예에서는 다이패드(1), 반도체 칩 CP, 제 1 현수리드(5), 현수리드 보강재(4), 제 2 현수리드(7)를 구성하고 있다.
도 10에 나타내는 δ1는 다이패드(1)의 뒤틀림에 의한 변위량이고, δ2는 제 1 현수리드(5)의 변위량이며, δ3은 제 2 현수리드(7)의 변위량이다. δ1은 반도체 칩 CP과 다이패드(1)와의 다이본드 접합길이 B-H 부를 짧게 함으로써 작게 할 수 있음과 동시에, 발생하는 열변형의 구부림 모멘트 M의 값도 작게 할 수 있다. 제 1 현수리드(5)의 변위량δ2은, C-B 부의 거리 Lc-b를 짧게하고 폭 W를 넓게 취하면 작게 할 수 있다. 제 2 현수리드(7)의 변위량δ3은 현수리드 보강재(4)로부터 댐 바아(6)까지의 제 2 현수리드(7)의 길이를 짧게 형성함으로써 작게 할 수 있다. 본 실시예에서는 제 2 현수리드(7)를 현수리드 보강재(4)와 접속하는 부분에서 구부려서 다이패드 침강을 설치하여 결과적으로 제 2 현수리드(7)의 길이를 길게 형성한 것은, 이 부분에 열변형을 집중시켜 몰드한 후에 제 2 현수리드(7)와 댐 바아(6)를 접속하고 있는 몰드 바깥둘레 근방부분을 분리해서, 최종적으로 잔류열 내부응력이나 잔류열 내부변형을 일으키게 하고 있는 결합부의 구속을 푸는 것이다.
본 실시예에서의 제 2 현수리드(7)에서는 열변형흡수를 위해 적극적으로 작용시킨다. 도 10및 도 14에서 제 2 현수리드(7)의 변형방향을 동 도면에 나타내는 Z 방향으로 의도적으로 콘트롤하도록 작용시키는 방법에 관해서 설명한다. 제 2 현수리드의 폭 W는 두께 치수 T에 대하여 W > T로 형성한다. 도 13에서 Y축에 관한 단면 2차모멘트는 1y=W×T3/12이고, Z축에 관한 단면 2차모멘트는 1z=T×W3/12인 것에서 알 수 있듯이, Z축방향의 구부림 강성은 Y축방향의 구부림 강성에 비교하여 (W/T) 2 만큼 강하게 하고 있기 때문에, 변위를 약한 Y축방향의 구부림 강성에 지배시켜서 Y축에 대하여 직각인 Z축방향으로 변위하도록 작용시키는 것이다.
다음에 현수리드 보강재(4)를 설치하는 위치의 차이에 의해서 다이패드 침강량이 변화되기 때문에, 현수리드 보강재(4)를 다이패드(1)와 댐 바아(6) 사이의 간극치수의 어떤 위치에 배치하느냐에 따라 생기는 결과가 어떻게 작용하는지를 도면에 의거해서 설명한다.
도 12에는 종래 행해지고 있던, 다이패드(1)를 댐 바아(6)에 접속하는 길이가 L0인 하나의 현수리드의 변형량 Sd를 나타낸다. 이 경우 다이본드후에 다이패드 부분에 작용하는 열잔류응력등에 의거하는 모멘트나 인장력에 대해서, 길이가 L0인 하나의 현수리드(5)의 변형량 Sd은, 도 13(a)이나 도 13(b)에 나타낸 바와 같이, 현수리드 보강재(4)를 설치한 길이가 L1인 제 1 현수리드(5), 길이가 L2인 제 2 현수리드(7), 길이가 Lr인 현수리드 보강재(4)로부터, L0=L1 + L 2 + Lr인 관계를 가지고 있고, 또한, 도 15에 나타낸 바와 같이, 길이가 Lr인 현수리드 보강재(4)의 폭방향의 치수는, 길이 L1의 제 1 현수리드(5) 및 길이가 L 2인 제 2 현수리드(7)의 폭에 비해서, 2개의 현수리드 보강재(4)와 제 1 현수리드(5)와 제 2 현수리드(7)가 교차하는 영역의 폭치수가 대단히 크기 때문에 이 부분의 강성은 크고, 그 때문에 이 부분에 생기는 변위를 생략할 수 있도록 작용하므로, L0 > L1 + L2 및 Sd > Sc > Sb가 되도록 작용한다. 이 때문에, 현수리드 보강재(4)의 폭을 크게 형성하여 변위를 생략시키는 작용만을 많이 채용하면, 그 만큼 현수리드 보강재(4)를 몰드내에 봉입하게 되어, 몰드 뒤의 열잔류 응력이 반도체 장치안에 많이 남아 있다. 이에 따라 내히트 사이클성이나 내크랙성이 나빠진다. 이 때문에 몰드체적중에 차지하는 반도체 칩, 다이패드, 현수리드, 현수리드 보강재 및 인너리드의 체적에는 최적치가 존재한다. 또한 현수리드 보강재의 길이, 두께 및 폭의 각 치수는, 반도체 칩, 다이패드, 현수리드, 인너리드 및 몰드 재료로 종래 행하고 있던 내 히트사이클성이나 내 크랙성의 최적치를 구하는데 비하여, 본 실시예에서는 현수리드 보강재를 추가하여 최적치를 구한다.
한 편, 도 13(a)과 도 13(b)에 나타내는 현수리드 보강재(4)를 설치하는 위치의 차이에 의한 작용의 차이에 관해서 도 13(b)에 나타낸 바와 같이, 현수리드 보강재(4)를 설치하는 위치를 다이패드(1)의 근방으로 하면, 현수리드 보강재(4)는 제 1 현수리드(5) 및 다이패드(1)를 동시에 보강하도록 작용하므로, 다이패드(1)를 작게 해서 반도체 칩 CP을 다이본드하였을 때의 뒤틀림을 축소시킬 수가 없다. 게다가 보강해야 할 제 2 현수리드(7)를 보강하는 작용이 적기 때문에, 도 12에 나타내는 L0을 도 13(a)에 나타내는 L2로 짧게 한 효과에 불과한 작용을 한다.
이상으로 현수리드 보강재(4)를 설치하는 위치는, 다이패드(1)로부터 다이패드(1)를 보강하지 않은 거리를 떼어 설치함과 동시에, 될 수 있는 한 수납이 가능한 반도체 칩 CP 치수의 가장 바깥둘레 치수에 가까운 위치에 설치한다. 이에 의해 다이패드 시프트를 저감할 수 있다.
도 4에 있어서, 반도체 칩 CP상의 면에서 몰드외형 상면까지의 치수와 반도체 칩 CP의 이면으로부터 몰드외형 하면까지의 치수가 같아지도록 해서 몰드하면, 몰드시에 다이패드 시프트가 생기지 않는다. 단, 이와 같이 몰드한 반도체 장치는 몰드뒤의 패키지 뒤틀림이 언제까지나 영이 되는 것은 아니다.
즉, 몰드 후의 패키지뒤틀림을 영으로 하기 위한 반도체 칩 CP 상의 면에서 몰드외형 상면까지의 치수와, 반도체 칩 이면으로부터 몰드외형 하면까지의 치수는, 반도체 칩 CP의 치수, 다이패드(1)의 재질, 다이패드(1)의 치수, 액자형의 현수리드 보강재(4)의 치수와 재질, 다이본드재(10)의 치수와 재료의 조합에 따라서 변화된다. 예를들면 도 4에 나타내는 반도체 장치에 있어서, 몰드 외형치수가 24mm인 정방형으로 두께가 1.4mm에, 1변이 4mm인 정방형의 다이패드를 형성한 동(銅)프레임을 사용한 경우, 몰드시에 최소뒤틀림이 되는 반도체 칩(두께0.45mm) 상의 면에서 몰드외형 상면까지의 치수는 0.568mm이며, 반도체 칩의 이면으로부터 몰드외형 하면까지의 치수는 0.382mm이 되는데 비하여, 동(銅)프레임을 사용한 경우 최소뒤틀림이 되는 반도체 칩 CP 상의 면에서 몰드외형 상면까지의 치수는 0.531mm이며, 반도체 칩 CP의 이면으로부터 몰드외형 하면까지의 치수는 0.419mm이 된다. 이것은, 몰드시에 다이패드 시프트가 생기지 않는 0.475((1.4-0.45)/2)mm에 대하여 변화하고 있다. 따라서, 다이패드 (1)의 1변의 치수를 변경하여 최적치수를 결정하는 것이 이 차이를 작게 하기 위해 필요하다.
반도체 장치의 제조공정에 있어서, 다이본드공정에서 프레임의 다이패드 시프트를 생 기게 하고, 와이어본드 공정에서도 와이어에 의해서 인상되기 때문에, 프레임을 제조공정에 투입할 때의 다이패드 침강량은 몰드공정에서 몰드하기 직전의 다이패드 침강량보다도 시프트하는 량만큼 깊이 침강시킨 프레임이 필요하다.
그 때문에, 제조공정에 투입할 때의 다이패드 침강량은 리드 프레임의 판두께의 1.5배 이상으로 깊게 가라앉히는 것은, 몰드시에 다이패드 시프트를 생기게 하지 않음과 동시에, 반도체 장치가 몰드후 패키지 뒤틀림을 언제까지나 영으로 한다.
또, 도 16은 리드 프레임 F를 이상적인 열변형이 없는 상태에서 몰드용 상부금형(16)과 하부금형(17)에 장치하였을 때의 상태를 나타낸다.
도 17은 도 7에 나타내는 것과 같은 실제로는 열변형을 일으키고 있는 리드 프레임 F를 몰드금형에 장치하였을 때 금형내부에서의 반도체 칩 CP 표면과 위 금형16까지의 간극치수, 다이패드(1)와 하부금형(17)까지의 간극치수 및 반도체 칩 CP 이면과 하부금형까지의 간극치수에 언밸런스를 발생시키는 것을 설명하기 위해서, 금형내부의 간극치수의 차이를 나타낸다.
도 18은 도 7의 열변형한 리드 프레임 F만을 반도체 칩을 생략해서 나타내고 있다. 강제변위는 다이패드와 반도체 칩이 일체로 다이본드된 후에 다이본드부분의 등가열팽창계수가 다이패드를 둘러싸는 형태로 구속하는 리드 프레임 열팽창계수의 차이에 의해 생기는 열변형량을 발생시키고 있다. 도 18은 도 10의 리드 프레임을 도 17에 나타내는 위치로부터 몰드금형으로 리드 프레임을 간극이 없어지도록 끼워넣은 후의 용융몰드수지를 주입하기 직전의 상태를 나타낸다. 이 상태에서의 다이패드 침강의 위치가 몰드 후의 반도체 장치의 뒤틀림을 결정한다. 또한 도 18은, 실제의 열변형을 발생시키고 있는 프레임 F를 사용하여, 몰드를 할 때에 위의 금형과아래의 금형에 의해서 체결된 프레임의 댐 바아부분과, 리드 프레임 끝부분에 금형에 의한 하중을 받고, 다이패드 부분 및 현수리드부분에 금형에 의한 구부림 응력이 가해지는 것을 나타내고 있다.
다음에 본 발명을 실시예에 의거하여 설명하지만, 본 발명은 이러한 실시예만에 한정되는 것은 아니다.
[실시예 1]
도 19에 나타낸 바와 같이, 제 2 현수리드(7)는 폭치수를 W2=0.2mm, 판두께 치수를 T2=0.125mm, 길이를 L2=3.658mm로 해서 액자형의 현수리드 보강재(4)와의 접속위치에 0.3mm의 단차를 발생시키는 다이패드 침강을 행하고 있다. 또한 액자형의 현수리드 보강재(4)는 폭치수를 Wr=0.4mm로 하고, 외형치수를 14mm×9mm으로 한 액자형으로 형성하고 있다. 제 1 현수리드(5)는 폭치수를 W 1=1mm, 두께를 T 1=0.125mm으로 다이패드(1)와 현수리드 보강재(4)와의 사이를 접속하고, 제 1 현수리드(5)의 폭 W1=1mm의 중심선상에 폭 0.4mm의 장공(長空)(20)을 2개 형성하고 있다. 반도체 칩 CP의 치수는 14.2mm×10mm를 사용하고, 몰드수지의 외형치수는 20mm×14mm×1.4mm이다. 다이패드(1)는 1변이 5mm인 정방형이고, 또한, 0.8mm의 관통구멍(21)을 0.8mm의 같은 피치로 13개 형성하고 있다. 상기 길이구멍(20)은 2개 형성하고 있지만, 하나 또는 세 개 이상 형성할 수 있고, 또한 상기 관통구멍(21)의 수는 13개에 한정되는 것이 아니라 적절히 선정할 수 있으며, 관통구멍(21) 대신에 십자 모양의 관통구멍으로 할 수 있다.
도 15는 도 2의 현수리드 보강재(4), 제 1 현수리드(5), 댐 바아(6) 및 제 2 현수리드(7)의 확대도이고, 다이패드(1)가 예를들면 아래로 시프트하였을 때에(동 도면에서는 상하를 반대로 하고 있다), 제 1 현수리드(5)의 길이는 늘어남과 동시에, 도 15 및 도 20에 나타낸 바와 같이, 현수리드 보강재(4)도 그 외주치수 WO1는 다이패드(1)의 시프트가 H1일 때에는 WO2로, 다이패드(1)의 시프트가 H2일 때에는 WO3으로 늘려진다. 이 WO1로부터 WO2에의 변위를 현수리드 보강재(4)의 잡아당김(인장) 하중에 의한 변위에 대한 강성으로 지탱하게 된다. 제 1 현수리드(5)의 양끝은 다이패드(1)와 접속하고, 다른 끝은 현수리드 보강재(4)와 접속되어 있기 때문에, 다이패드(1)의 면과 직각인 Z방향에의 변위에 대하여 양 끝의 경계조건은 고정단(固定端)으로 할 수 있다. 이와 같이 현수리드 보강재(4)에는 인장 하중 강성을, 제 1 현수리드(5)에는 구부림 모멘트에 비해서 구부림 강성이 큰 양끝의 경계조건이 고정단(固定端)이 되도록 형성할 수 있다.
이 다이패드(1)의 주위에 소정의 간격을 가지고, 현수리드 보강재(4)를 설치하는 데 비해서 현수리드 보강재(4)를 다이패드(1)와 댐 바아(6) 사이의 어디에 배치하는 것이 효과적인가 하는 점에 대하여, 본 실시예에서는 현수리드 보강재(4)를 다이패드(1)로부터 댐 바아(6)까지 거리의 중간점 근방에 형성하고 있다. 일반적으로 다핀(多pin)이 되면 제 1 현수리드(5)의 폭치수는 좁고 길어지지만, 본 실시예에서는 도 19에 나타낸 바와 같이, 제 2 현수리드(7)와 제 1 현수리드(5)는 길이 및 폭치수가 다른 경우에, 가늘고 짧은 제 2 현수리드(7)와 넓고 긴 제 1 현수리드(5)를 형성하도록 한 것으로, 다이패드 시프트에 대한 최선의 효과를 얻을 수 있다.
도 15 및 도 20에서는, 다이패드가 밑으로 시프트하는 경우를 설명를 위해 일례로서 나타내었지만, 다이패드가 위에 시프트하는 경우도 작용효과는 동일하다. 단, 다이패드가 밑으로 시프트할 때에는 위에 시프트할 때보다도 조건이 좋아진다. 그 이유는, 반도체 칩 CP이 현수리드 보강재(4)의 외주치수보다 크기 때문에, 제 1 현수리드(5)의 변위 H1가 큰 경우, 반도체 칩 CP과 현수리드 보강재(4)가, 해당 현수리드의 변위 H1를 현수리드 보강재(4)가 제한하도록 작용하기 때문이다.
이로 인해, 와이어본드 공정 후 몰드를 하기 전의 다이패드 침강량을, 몰드수지의 주입에 의해서 아랫쪽에 시프트시키도록 형성하는 것이 가능하며, 또한 TQFP, TSOP와 같이 몰드외형의 두께치수가 1mm로 얇은 패키지인 경우, 몰드수지의 주입시에 따라 다이패드 시프트를 시키지 않는 위치에 형성하는 것도 가능하다.
도 19에 나타내는 다이패드(1)에, 동 도면에 나타내는 한 변의 길이가 몰드 외형치수 한 변의 길이의 70%인 길이를 갖는 반도체 칩 CP을 수지다이본드재(10)로 다이본드 패드1의 크기와 같게 해서 다이본드하고, 그 후 반도체 칩의 각 전극과 각각에 대응하는 인너리드(2)의 내단부(2a)와 본딩 와이어로 접속하며, 이어서 이 반도체 칩 CP을 고정한 리드 프레임을 몰드용 성형금형으로 탑재한 후, 용융몰드수지를 주입하여 수지봉입한 결과, 품질이 좋고 신뢰성이 높은 반도체 장치를 얻을 수 있었다. 도 19와 같은 구조를 갖는 리드프레임 F를 보디사이즈가 14mm×20mm인 직사각형 몰드외형의 반도체 장치와, 12mm×12mm에서 24mm×24mm까지의 정방형의 반도체 장치에 실시하였지만, 어느 것이나 양호한 결과가 얻어졌다. 특히, 다음의 패키지 뒤틀림, 흡습클랙 내성 및 프레임의 집약성을 대폭으로 개선할 수 있었다.
패키지뒤틀림 : 도 19에 나타내는 다이패드를 갖는 프레임에 반도체 칩 CP을 탑재한 반도체 장치는, 도 21에 나타내는 큰 다이패드를 갖는 프레임 F1에 반도체 칩을 탑재한 종래의 반도체 장치에 비하여, 뒤틀림을 80㎛에서 40㎛로 감소할 수 있었다. 또, 도 22에 나타내는 현수 보강재가 없는 다이패드를 갖는 프레임 F2에 반도체 칩을 탑재한 종래의 반도체 장치에 대해서는 몰드시에 칩이 노출하였다.
흡습크랙내성 : 도 19에 나타내는 다이패드를 갖는 프레임에 반도체 칩을 탑재한 반도체 장치는, 도 21에 나타내는 종래의 다이패드를 갖는 프레임에 반도체 칩을 탑재한 반도체 장치에 비해서, 흡습크랙 내성은 종래의 30℃/70% R. H. 96시간까지에서 336시간까지 올릴 수 있었다.
프레임의 집약성 : 표 1에 나타낸 바와 같이, 도 19에 나타내는 다이패드를 갖는 프레임에 대, 중, 소 사이즈의 반도체 칩을 탑재한 반도체 장치의 패키지 뒤틀림은, 도 21에 나타내는 다이패드를 갖는 프레임 및 도 22에 나타내는 현수리드 보강재가 없는 작은 다이패드구조의 프레임에 같은 대, 중, 소 사이즈의 반도체 칩을 탑재한 반도체 장치의 패키지 뒤틀림(PKG 뒤틀림)에 비해서, 본 실시예의 패키지뒤틀림은 칩의 크기에 의존성이 작고, 프레임의 집약성이 좋은 것을 확인할 수 있었다.
프레임 실시예 1(도 19) 종래예(도 21) 종래예(도 22)
칩 사이즈 대 중 소 대 중 소 대 중 소
PKG 왜곡 40㎛ 28㎛ 33㎛ 80㎛ 60㎛ 35㎛ 몰드시에 칩이 노출되었다.
[실시예 2]
본 실시예는 상기 실시예 1 과는, 다이패드의 1변이 3mm인 정방형인 점에서 다른 리드 프레임을 사용함과 동시에, 반도체 칩 치수는 14mm×10mm를 사용하여, 몰드수지의 외형치수가 20mm×14mm×1.4mm이 되도록 형성하였다.
본 프레임과 현수리드 보강재가 없는 작은 다이패드구조를 나타내는 도 22의 프레임과 도 21에 나타내는 반도체 칩의 치수보다 큰 다이패드의 프레임을 사용하여, 다이패드에 같은 큰 치수의 반도체 칩을 수지 다이본드재로 다이본드하고, 그 나중에 반도체 칩의 각 전극과 각각에 대응하는 인너리드의 안쪽 단부와 본딩와이어로 접속하여 몰드수지로 봉지하였다. 도 23에 본 프레임 F과 도 22의 프레임 F 2에 대해서, 봉지후의 각 형태의 현수리드 A', A"와 다이패드 B', B"의 변위량의 차이를 나타낸다. 단면연마로 측정한 실측값을 표 2에 나타낸다. 표 2 중 A와 B는, 도 23에 나타내는 것과 같은 액자코너와 다이패드코너이다. 단, 종래예(도 21)의 경우는 A, B가 같은 위치이다. 동시에 각 형태의 생프레임 F, F 1및 F 2로부터, 다이본드 전(S), 다이본드 후(S1), 와이어본드 후(S2) 및 몰드 후(S3)의 다이패드 침강량의 변화를 측정한 결과를 도 24에 나타낸다. 시작의 결과에 의해, 종래의 도 22에 나타내는 것과 같은 긴 현수리드를 갖는 다이패드프레임이 도 19와 같은 액자의 보강재에 의해서 몰드성형 금형에 용융수지로 주입할 때에, 그 수지의 주입언밸런스에 의해 생기는 현수리드의 변위와 다이패드 시프트를 억제할 수 있는 것을 확인할 수 있었다. 도 21에 나타내는 프레임 F1에 대해서는, 몰드후 다이패드의 노출이 발생하였다. 또, 보강재의 위치에 따라서 몰드할 때에 다이패드 시프트량이 크게 좌우된다.
프레임 생 프레임 다이본드 후 와이어본드 후 몰드 후
A B A B A B A B
실시예 2(도 19) 237.7 246.6 232.3 226.2 220.4 185.7 206.2 177.7
종래예(도 22) 240.2 250.7 232.3 230.8 221.2 189.2 180.0 70.0
종래예(도 21) 243.0 - 224 - 212.9 - 다이패드의 노출이 발생했하였다.
본 발명은 이상 설명한 바와 같이 구성되어 있기 때문에, 이하에 나타나는 바와 같은 효과를 얻는다.
제 1 발명에 의하면, 반도체 칩의 반도체 칩의 1변의 길이가 몰드외경의 1변의 치수로부터 2.5mm 이하이고, 액자형으로 형성되는 현수리드 보강재의 가장 바깥둘레의 1변의 길이가 반도체 칩의 1변의 길이 이하이며, 다이패드의 1변의 길이가 3mm를 넘어 액자형으로 형성되는 현수리드 보강재 가장 바깥둘레의 1변의 길이의 50% 이하임과 동시에, 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드가, 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지고, 해당 제 2 현수리드에 단차가 설치되며, 제 5의 발명에 의하면, 상기 제 1 현수리드가 제 2 현수리드의 폭치수보다 큰 폭을 가지고 있고, 해당 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 해당 제 2 현수리드에 적어도 몰드두께 치수로부터 반도체 칩의 두께 치수, 다이본드의 두께 치수 및 다이패드의 두께 치수를 뺀 값의 1/2의 단차가 설치되고, 제 6의 발명에 의하면 상기 제 1 현수리드가 제 2 현수리드의 폭의 치수보다 큰 폭을 가지고 있으며, 해당 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행하여지고, 해당 제 2 현수리드에 단차가 설치되어 있기 때문에, 반도체 장치 조립공정, 즉 반도체 칩을 다이패드에 고정유지하는 다이본드공정, 반도체 칩상에 설치된 전극과 복수의 인너리드를 금선으로 접속하는 와이어본드공정 및, 상기 반도체 칩, 다이패드, 복수의 인너리드를 규정외형치수로 수지봉지하는 몰드공정에서, 상기 다이패드를 상하이동(시프트)시키는 일 없이, 상기 다이본드공정 실시전의 다이패드의 세로방향 소정위치를 유지할 수 있다. 이 때문에, 반도체 장치 조립공정의 수율이 향상됨과 동시에, 반도체 장치의 세로방향 구성부의 응력밸런스가 균일화하고, 반도체 장치 외형의 뒤틀림을 감소 및 방지할 수 있다. 또한 반도체 장치의 신뢰성시험, 특히 흡습크랙 내성등의 대폭적인 향상이 실현되는 것으로, 반도체 장치의 실사용에서의 내구성의 향상을 할수 있다. 그 결과, 품질이 좋고 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한 제 2의 발명에 의하면, 상기 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지고, 해당 제 2 현수리드에 단차가 설치되며, 제 3 발명에 의하면, 상기 제 1 현수리드가 제 2 현수리드의 폭치수보다 큰 폭을 가지고 있고, 해당 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해져서, 제 2 현수리드에 적어도 몰드두께의 치수로부터 반도체 칩 두께의 치수, 다이본드 두께의 치수 및 다이패드 두께의 치수를 뺀 값의 1/2의 단차가 설치되며, 제 4 발명에 의하면, 제 1 현수리드가 제 2 현수리드의 폭치수보다 큰 폭을 가지고 있고, 상기 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해져서, 제 2 현수리드에 단차가 설치되기 때문에 다이패드 시프트를 저감할 수 있다.

Claims (3)

  1. 복수의 코너를 갖는 다이패드와, 이 다이패드의 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥쪽으로 연장설치되는 아우터리드와, 상기 다이패드와 인너리드 사이에, 이 다이패드의 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 상기 인너리드와 아우터리드 사이의 댐 바아에 접속하는 제 2 현수리드로 이루어진 리드 프레임 위에, 다이본드를 통해 접착되는 반도체 칩과 상기 복수의 인너리드를 전기적으로 접속하는 금선을 몰드수지로 외장하고, 상기 리드 프레임의 아우터리드 종단부, 댐 바아 및 댐 바아에 접속되는 몰드 경계근방의 외부에서 제 2 현수리드 단부를 분리하여 이루어진 반도체 장치에 있어서, 상기 반도체 칩의 1변의 길이가 몰드 외경의 1변의 치수로부터 2.5mm 이하이고, 액자 형태로 형성되는 현수리드 보강재의 가장 바깥둘레의 1변의 길이가 반도체 칩의 1변의 길이 이하이며, 다이패드의 1변의 길이가, 3mm를 넘고, 액자 형태로 형성되는 현수리드 보강재의 가장 바깥둘레의 1변의 길이의 50% 이하인 동시에, 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드가 현수리드 보강재에 접속되는 근방에서 다이패드의 침강이 행해지고, 이 제 2 현수리드에 단차가 설치되어 이루어진 것을 특징으로 하는 반도체 장치.
  2. 복수의 코너를 갖는 다이패드와, 가상적으로 수납하는 반도체 칩의 중심점과 다이패드의 중심점과 일치시켜, 이 반도체 칩의 외측에 필요한 간극을 통해 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥 가장자리부분에 형성되는 댐 바아와, 이 댐 바아에서 연장설치되고, 종단부는 프레임 레일부에 접속되는 복수의 아우터리드와, 상기 다이패드의 둘레로부터 다이패드의 치수를 넘는 간격을 두고, 그 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드를 구비한 반도체 장치용 리드 프레임에 있어서, 상기 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지고, 이 제 2 현수리드에 단차가 설치되어 이루어진 것을 특징으로 하는 반도체 장치용 리드 프레임.
  3. 복수의 코너를 갖는 다이패드와, 가상적으로 수납하는 반도체 칩의 중심점과 다이패드의 중심점과 일치시켜, 이 반도체 칩의 외측에 필요한 간극을 통해 둘레를 따라 소정 간격으로 배열된 내단부를 갖는 복수의 인너리드와, 이 인너리드의 바깥 가장자리 부분에 형성되는 댐 바아와, 이 댐 바아에서 연장설치되고 종단부는 프레임 레일부에 접속되는 복수의 아우터리드와, 상기 다이패드의 둘레로부터 다이패드의 치수를 넘는 간격을 두고, 그 둘레를 따라 액자 형태로 배치된 현수리드 보강재와, 상기 다이패드의 코너를 현수리드 보강재에 접속하는 제 1 현수리드와, 상기 현수리드 보강재를 댐 바아에 접속하는 제 2 현수리드를 구비한 반도체 장치용 리드 프레임에 있어서, 상기 제 1 현수리드가 제 2 현수리드 폭의 치수보다 큰 폭을 갖고, 이 제 2 현수리드를 현수리드 보강재에 접속하는 근방에서 다이패드 침강이 행해지며, 제 2 현수리드에 적어도 몰드두께 치수로부터 반도체 칩의 두께 치수, 다이본드의 두께 치수 및 다이패드의 두께 치수를 뺀 값의 1/2인 단차가 설치되어 이루어진 것을 특징으로 하는 반도체 장치용 리드 프레임.
KR1019980046466A 1998-03-27 1998-10-30 반도체 장치 및 반도체 장치용 리드 프레임 KR100310523B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP08172398A JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置
JP81723 1998-03-27
JP081723 1998-03-27

Publications (2)

Publication Number Publication Date
KR19990076527A KR19990076527A (ko) 1999-10-15
KR100310523B1 true KR100310523B1 (ko) 2001-11-17

Family

ID=13754344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046466A KR100310523B1 (ko) 1998-03-27 1998-10-30 반도체 장치 및 반도체 장치용 리드 프레임

Country Status (5)

Country Link
US (1) US6020625A (ko)
JP (1) JP3892139B2 (ko)
KR (1) KR100310523B1 (ko)
CN (1) CN1151555C (ko)
DE (1) DE19855216A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3403699B2 (ja) 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP4611503B2 (ja) * 2000-09-27 2011-01-12 ローム株式会社 半導体装置
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
WO2005024944A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. リードフレームおよびその製造方法
US7328734B2 (en) * 2003-09-29 2008-02-12 Royal Group, Inc. Portable thermo-plastic welding machine and method
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
KR100782225B1 (ko) * 2005-09-02 2007-12-05 엘에스전선 주식회사 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP5632881B2 (ja) * 2012-06-15 2014-11-26 日立オートモティブシステムズ株式会社 熱式流量計
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
CN105023905B (zh) * 2015-07-31 2018-01-16 日月光封装测试(上海)有限公司 导线框架和使用该导线框架的功率集成电路封装件
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP6437701B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP7316979B2 (ja) * 2020-07-07 2023-07-28 三菱電機株式会社 半導体製造装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283466A (en) * 1990-09-27 1994-02-01 Kabushiki Kaisha Toshiba Lead frame for semiconductor device of the resin encapsulation type
JPH07202105A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置用リードフレーム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574226A (en) * 1980-06-11 1982-01-09 Agency Of Ind Science & Technol Transparent reactor
JPH0673358B2 (ja) * 1986-09-08 1994-09-14 三菱電機株式会社 半導体装置
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
WO1992004730A1 (en) * 1990-09-10 1992-03-19 Fujitsu Limited Semiconductor device and its manufacturing process
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283466A (en) * 1990-09-27 1994-02-01 Kabushiki Kaisha Toshiba Lead frame for semiconductor device of the resin encapsulation type
JPH07202105A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置用リードフレーム

Also Published As

Publication number Publication date
JP3892139B2 (ja) 2007-03-14
CN1230783A (zh) 1999-10-06
US6020625A (en) 2000-02-01
JPH11284121A (ja) 1999-10-15
KR19990076527A (ko) 1999-10-15
DE19855216A1 (de) 1999-10-07
CN1151555C (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100310523B1 (ko) 반도체 장치 및 반도체 장치용 리드 프레임
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5444301A (en) Semiconductor package and method for manufacturing the same
US7652357B2 (en) Quad flat no-lead (QFN) packages
JPH0730046A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
US20020056905A1 (en) Semiconductor device and method of fabricating the same
US8017445B1 (en) Warpage-compensating die paddle design for high thermal-mismatched package construction
US20030124770A1 (en) Plastic molded type semiconductor device and fabrication process thereof
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
US20080157297A1 (en) Stress-Resistant Leadframe and Method
US20030080405A1 (en) Semiconductor device and method for producing the same
EP0430204B1 (en) Plastic mould type semiconductor device
JP4162758B2 (ja) 半導体装置の製造方法
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
KR100216062B1 (ko) 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지
JP4554644B2 (ja) 半導体装置の製造方法
JPH05121626A (ja) 半導体チツプキヤリア用リードフレームとその 接合構造
KR200245728Y1 (ko) 반도체패키지용리드프레임
KR200141125Y1 (ko) 리드프레임의 구조
KR950000101Y1 (ko) 반도체 패키지용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee