JPS61114563A - 集積回路容器 - Google Patents

集積回路容器

Info

Publication number
JPS61114563A
JPS61114563A JP59236218A JP23621884A JPS61114563A JP S61114563 A JPS61114563 A JP S61114563A JP 59236218 A JP59236218 A JP 59236218A JP 23621884 A JP23621884 A JP 23621884A JP S61114563 A JPS61114563 A JP S61114563A
Authority
JP
Japan
Prior art keywords
package
integrated circuit
heat
semiconductor chip
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59236218A
Other languages
English (en)
Inventor
Takahisa Nishimura
西村　孝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59236218A priority Critical patent/JPS61114563A/ja
Publication of JPS61114563A publication Critical patent/JPS61114563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、集積回路容器に関するものである。
（従来技術） 近年集積回路がますます高速化、高集積化するに伴ない
動作時の消費電力が上昇し半導体チップ温度も上昇する
傾向にある。ところが一般に安定な動作をさせるため、
また信頼性を保つためには、チップ温度の上昇を抑える
ことが要求される。
そこで、従来は、半導体チップが発生する熱をチップの
搭載されているパッケージを介して外部雰囲気へ放散さ
せる効率を向上させるため、熱伝導度の高いパッケージ
材料を使用したり放熱のための特別な部品を取シ付けて
対応してきた。しかし、このような方法では、製造費用
が高価になったシ、製造工程が長くなったりする等の欠
点があった０ （発明の目的） 本発明の目的は、熱放散特性のよい集積回路容器を提供
することである。
（発明の構成） 本発明の集積回路容器は、表面に複数の突起を有するこ
とを特徴とするプラスチック　モールデッド集積回路容
器である。
（作用）（発明の効果） 半導体チップの発生した熱はパッケージ中を伝導し、そ
の表面から雰囲気へ放散するが、この放散する熱は、表
面積の大きい程効率が高い。従って本発明の容器は、表
面に複数の突起を持つことで表面積を広げて、熱放散効
率を高め、その結果半導体チップの温度上昇を小さくす
る効果がある。
（実施例） 以下第１図に示す本発明の一実施例を用いて説明する。
本例は、デュアルインラインパッケージ（ＤＩＰ）と呼
ばれる一般的な集積回路容器の上側表面に円柱状の突起
を持たせたものである。第２図にその簡単な断面図と半
導体チップからの熱放散経路を示す。
半導体チップ１で発生した熱は、パッケージ材３を伝導
してパッケージ表面に達する。１つの経路は、パッケー
ジを構成する一要素であるリード２を介して表面へ伝わ
シ、さらにパッケージを搭載したプリント板またはソケ
ットへ放散するものであシ、これは、従来のものとまっ
たく同様である。第２の経路はプラスチックのパッケー
ジ材を介して表面へ伝わシ、さらにその表面から外部雰
囲気中へ放散するものである。この第２の経路では、プ
ラスチック中での熱伝導に加えて表面での熱の放散の効
率の良否が問題となる。
これに対し従来の表面に突起のない集積回路容器の場合
には、第１図に示した本発明の一実施例に比べ、明らか
にその表面積が小さい。表面積の大きい程表面からの熱
放散は大きいから、本発明による第１図に示した容器の
方が突起４を複数個有しているので、容器全体から放散
される熱が大きいことになる。従って、半導体チップの
消費電力が同じであれば、本発明の容器に搭載した半導
体チップの方が雰囲気温度に対する温度上昇分を小さく
することができる。
プラスチ、り・モールデッド・パッケージでは、金型に
材料を注入して成形するので、金型に窪みを設けておけ
ば、従来の容器と同様の方法で容易に本発明の容器を実
現できる。さらに、特に放熱特性を改善するため特別な
部品を取シ付け、表面積を広げることがあるが、本発明
によれば、このような付加的な手段を講じないでも、放
熱特性の改善がはかれることになる。
（発明のまとめ） 以上述べたように表面に複数の突起を持たせることでプ
ラスチック・モールデッド・集積回路容器の熱放散特性
が容易に改善できることになる。
なお、これまでの説明では、ＤＩＰを用いたが、他の形
状の容器に対しても同様の効果があること、また突起の
形状を円柱としたが、これは、外部からの強制空冷の効
率が良い例として示した鷹でで、他の形状であっても同
様の効果が期待できること、さらに、容器外部は、空気
でなくても流体であれば本発明の作用は、同じであるこ
とは、明らかで°　ある。
【図面の簡単な説明】
第１図は本発明をデュアルイン２インバ、ケージへ適用
した一実施例を示す斜視図、第２図は該実施例をｘ−ｘ
’で切った断面図である。波線は熱伝導経路を示す。 １・・・・・・半導体チップ、２・・・・・・リード、
３・・・・・・パッケージ材、４・・・・・・パッケー
ジ材に形成された突起である。 代理人　弁理士　　内　原　　　皿　′−臼　　　　　
　　曳 第２図

Claims (1)

    【特許請求の範囲】
  1. 表面に複数の突起を有することを特徴とするプラスチッ
    クモールデッドの集積回路容器。
JP59236218A 1984-11-09 1984-11-09 集積回路容器 Pending JPS61114563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59236218A JPS61114563A (ja) 1984-11-09 1984-11-09 集積回路容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59236218A JPS61114563A (ja) 1984-11-09 1984-11-09 集積回路容器

Publications (1)

Publication Number Publication Date
JPS61114563A true JPS61114563A (ja) 1986-06-02

Family

ID=16997528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236218A Pending JPS61114563A (ja) 1984-11-09 1984-11-09 集積回路容器

Country Status (1)

Country Link
JP (1) JPS61114563A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
WO2012037263A1 (en) * 2010-09-14 2012-03-22 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US7405487B2 (en) * 2000-08-16 2008-07-29 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
WO2012037263A1 (en) * 2010-09-14 2012-03-22 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
US8753926B2 (en) 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap

Similar Documents

Publication Publication Date Title
US5155579A (en) Molded heat sink for integrated circuit package
CN110637360B (zh) 用于2.5d/3d ic封装的定点冷却的热电冷却器(tec)
US5254500A (en) Method for making an integrally molded semiconductor device heat sink
US6369455B1 (en) Externally-embedded heat-dissipating device for ball grid array integrated circuit package
US6114761A (en) Thermally-enhanced flip chip IC package with extruded heatspreader
US6225695B1 (en) Grooved semiconductor die for flip-chip heat sink attachment
US5489801A (en) Quad flat package heat slug composition
US6867974B2 (en) Heat-dissipating device
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6236116B1 (en) Semiconductor device having a built-in heat sink and process of manufacturing same
US4947237A (en) Lead frame assembly for integrated circuits having improved heat sinking capabilities and method
JPS61114563A (ja) 集積回路容器
JPS6281735A (ja) 放熱フインを一体化したパツケ−ジ
JP2001358259A (ja) 半導体パッケージ
KR20020039010A (ko) 방열판을 갖는 이중 칩 패키지
JP2765242B2 (ja) 集積回路装置
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH06104355A (ja) 冷却液封入型半導体装置
JPH0521666A (ja) ヒートシンク付半導体パツケージ
JPH10335571A (ja) メモリモジュールおよびメモリシステム
KR20220077821A (ko) 자연 대류 유도형 방열판 및 이를 구비한 반도체 패키지
KR200216619Y1 (ko) 반도체패키지
JPH10247703A (ja) ボールグリッドアレイパッケージ及びプリントボード
JPH04323856A (ja) ヒートシンク付き半導体装置
JP2003197837A (ja) 電力用半導体装置