CN111510088A - 一种谐波抑制的射频功率放大器 - Google Patents

Abstract

本申请提供的一种谐波抑制的射频功率放大器，其中输入匹配电路的一端与射频输入端连接；输入匹配电路的另一端与功率放大管的基极连接；功率放大管的集电极经过第一匹配支路与电源电压连接，功率放大管的发射极与封装基板上的第一连接点连接；功率放大管的集电极经过第二匹配支路与射频输出端连接；第二匹配支路与封装基板连接；谐波控制电路的第一端与功率放大管的集电极连接，谐波控制电路的第二端与封装基板上的第二连接点连接；封装基板的多个金属层中距离功率放大管最远的金属层为第一金属层，第一连接点和第二连接点位于多个金属层中的第二金属层上，且第一连接点与第二连接点相连，第二金属层为多个金属层中距离功率放大管最近的金属层。

Description

一种谐波抑制的射频功率放大器

技术领域

本申请涉及电路领域，涉及但不限于一种谐波抑制的射频功率放大器。

背景技术

在移动通信系统中，前端射频功率放大器的效率和线性功率对移动终端的能耗和通信质量起着非常重要的作用。相关技术中射频功率放大器包括功率放大管、谐波控制电路和封装基板，其中，功率放大管、谐波控制电路两者通过封装基板的底层基板通孔分别接地，谐波电流经过基板通孔产生的谐波电压叠加到输出电压上，导致输出电压的波形与理想功率放大器的波形出现偏离，为了输出同样的功率，需要提高工作电流，导致放大器效率的改善效果弱化；同时谐波控制电路中的谐波抑制度较差，导致射频输出端的输出的谐波功率变大，不满足通信协议对功率放大器的谐波指标要求；以及相同电流下，导致谐波电流的回路面积较大，易产生电磁辐射，使得射频功率放大器的电磁兼容(Electro MagneticCompatibility，EMC)存在风险的问题。

发明内容

为解决现有技术中存在的上述问题，本申请实施例提供了一种谐波抑制的射频功率放大器。

本申请实施例提供了一种谐波抑制的射频功率放大器，包括功率放大管、谐波控制电路、输入匹配电路、输出匹配电路和封装基板，其中，所述输出匹配电路包括第一匹配支路和第二匹配支路；

所述输入匹配电路的一端与射频输入端连接；所述输入匹配电路的另一端与所述功率放大管的基极连接；

所述功率放大管的集电极经过所述第一匹配支路与电源电压连接，所述功率放大管的发射极与所述封装基板上的第一连接点连接；

所述功率放大管的集电极经过所述第二匹配支路与射频输出端连接；；所述第二匹配支路与所述封装基板连接；

所述谐波控制电路的第一端与所述功率放大管的集电极连接，所述谐波控制电路的第二端与所述封装基板上的第二连接点连接；

所述封装基板包括多个平行设置的金属层，所述多个平行设置的金属层中距离所述功率放大管最远的金属层为第一金属层，所述第一金属层接地，相邻两个金属层之间设置有介质层，所述第一连接点与所述第一金属层连接，所述第一连接点和所述第二连接点位于多个所述金属层中的第二金属层上，且所述第一连接点与所述第二连接点相连，所述第二金属层为多个所述金属层中距离所述功率放大管最近的金属层；所述第一连接点和所述第二连接点之间的距离小于目标距离。

可选的，所述谐波控制电路包括第一支路，所述第一支路包括第一电容和第一电感；其中，所述第一电容和所述第一电感串联。

可选的，所述谐波控制电路还包括至少一条第二支路，所述第二支路包括第二电容和第二电感；其中，所述第二电容和所述第二电感串联，每一所述第二支路与所述第一支路并联。

可选的，所述第一电容为可变电容。

可选的，所述第二匹配支路的一端与所述功率放大管的集电极连接，所述第二匹配支路的另一端与所述第一金属层上的第三连接点连接；所述输出匹配电路用于为所述功率放大管提供负载阻抗。

可选的，所述第一匹配支路包括电感，所述第一匹配支路用于为所述功率放大管供电。

可选的，所述第二匹配支路包括第三电感和第三电容，所述第三电感的一端与所述功率放大管的集电极连接，所述第三电感的另一端与所述第三电容的一端连接，所述第三电容的另一端与所述第三连接点连接。

可选的，所述输出匹配电路还包括第三匹配支路，所述第三匹配支路包括第四电感和第四电容，所述第四电感的一端连接在所述第三电感和所述第三电容之间，所述第四电感的另一端与所述第四电容的一端连接，所述第四电容的另一端与所述第一金属层上的第四连接点连接。

可选的，所述输入匹配电路设置在所述功率放大管的基极和所述射频输入端之间，所述输入匹配电路用于匹配元器件间的阻抗。

本申请提供的技术方案，至少具有如下技术效果和优点：

1、本申请实施例提供的一种谐波抑制的射频功率放大器，包括功率放大管、谐波控制电路、输入匹配电路、输出匹配电路和封装基板，其中，输出匹配电路包括第一匹配支路和第二匹配支路；输入匹配电路的一端与射频输入端连接；输入匹配电路的另一端与功率放大管的基极连接；功率放大管的集电极经过第一匹配支路与电源电压连接，功率放大管的发射极与封装基板上的第一连接点连接；功率放大管的集电极经过第二匹配支路与射频输出端连接；第二匹配支路与封装基板连接；谐波控制电路的第一端与功率放大管的集电极连接，谐波控制电路的第二端与封装基板上的第二连接点连接；封装基板包括多个平行设置的金属层，多个平行设置的金属层中距离功率放大管最远的金属层为第一金属层，第一金属层接地，相邻两个金属层之间设置有介质层，第一连接点与第一金属层连接，第一连接点和第二连接点位于多个金属层中的第二金属层上，且第一连接点与第二连接点相连，第二金属层为多个金属层中距离功率放大管最近的金属层，第一连接点和第二连接点之间的距离小于目标距离；如此，在不引入额外元器件的情况下，灵活设置功率放大管和谐波控制电路两者与封装基板之间的走线，减少了谐波电流的回流面积，消除了封装基板中接地电感寄生的影响，提升了射频功率放大器的效率和线性度，减少了射频功率放大器的电磁辐射。

2、功率放大管产生的谐波电流回路中，谐波电流通过谐波控制电路中的电容和电感组成的低阻通路，再由功率放大管的发射级流回到功率放大管；如此，无需经过封装基板中的接地电感，解决了接地电感上的二次电压分量叠加到输出电压上，提高了功率放大器的效率。

3、谐波控制电路中的电容、电感组成的谐波短路电路，无需连接封装基板中的接地等效电感；如此，使得谐振控制电路中的电感与封装基板中的接地等效电感串联后的等效电感等于谐振控制电路中的电感，以确保串联后的等效电感的品质因数等于谐振控制电路中的电感的品质因数，且谐波短路电阻等效阻抗减少，谐波抑制度较好，输出端输出的谐波功率变小，满足通信协议对射频功率放大器的谐波指标要求。

附图说明

图1为本申请实施例提供的谐波抑制的射频功率放大器的一种可选的电路图；

图2为本申请实施例提供的谐波抑制的射频功率放大器的另一种可选的电路图；

图3为本申请实施例提供的谐波抑制的射频功率放大器的又一种可选的电路图；

图4为本申请另一实施例提供的谐波抑制的射频功率放大器的一种可选的电路图；

图5为本申请另一实施例提供的谐波抑制的射频功率放大器的另一种可选的电路图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

目前，在移动通讯系统中，前端射频功率放大器的效率和线性功率直接影响移动终端的能耗和通信质量，终端设备的上行调制信号被前端功率放大器放大后的相邻频道泄露比(Adjacent Channel Leakage Ratio，ACLR)指标必须满足各种移动通信协议的要求。射频功率放大器可以根据直流偏置点和输出波形控制方式，可以分成A类，AB类，B类和C类，还可以分成D类、E类、F类和逆F类等。

为了兼顾功率放大器的效率，线性度以及工程实现性，相关技术中大部分终端设备采用的是F类射频功率放大器。理想F类射频功率放大器的末级功率放大管直流偏置点一般处于AB类或B类，功率放大管输出节点有谐波控制电路，以实现输出偶次谐波电压(2f0，4f0，…，nf0，n为偶数，f0为基频，即工作频率)短路，奇次谐波电压(3f0，5f0，…，mf0，m为奇数)高阻或开路，偶次谐波电压幅度为零，奇次谐波电压幅度合适，输出节点电压Vout波形为方波。由方波的傅里叶展开可知，F类功率放大器的基频电压Vf0相比于直流电压Vdc值为4/π，而没有谐波控制的AB类功率放大器的Vf0/Vdc为1，因此，在相同输出功率情况下，F类功率放大器的负载阻抗可以选取得比传统AB类功率放大器高，工作电流小，效率更优。考虑到谐波控制电路所占芯片面积以及工程实现性，实际F类射频功率放大器输出节点通常只有2f0谐波控制电路。

然而，相关技术中射频功率放大器包括功率放大管、谐波控制电路和封装基板，其中，功率放大管、谐波控制电路两者通过封装基板的底层基板通孔分别接地，谐波电流经过基板通孔产生的谐波电压叠加到输出电压上，导致输出电压的波形与理想功率放大器的波形出现偏离，为了输出同样的功率，需要提高工作电流，导致放大器效率的改善效果弱化；同时谐波控制电路中的谐波抑制度较差，导致射频输出端的输出的谐波功率变大，不满足通信协议对功率放大器的谐波指标要求；以及相同电流下，导致谐波电流的回路面积较大，易产生电磁辐射，使得射频功率放大器的EMC存在风险的问题。

实施例一

如图1所示，是本申请实施例提供的谐波抑制的射频功率放大器的一种可选的电路图，射频功率放大器10包括功率放大管101、谐波控制电路102、输入匹配电路107和输出匹配电路106和封装基板103，其中，输出匹配电路106包括第一匹配支路和第二匹配支路；输出匹配电路106用于为功率放大管101提供负载阻抗；

输入匹配电路107的一端与射频输入端104连接；输入匹配电路107的另一端与功率放大管101的基极连接。

功率放大管101的集电极经过第一匹配支路与电源电压Vcc连接，功率放大管101的发射极与封装基板103上的第一连接点连接；第一连接点又可以称为第一通孔。

功率放大管101的集电极经过第二匹配支路与射频输出端105连接；第二匹配支路与封装基板103连接。

谐波控制电路102的第一端与功率放大管101的集电极连接，谐波控制电路102的第二端与封装基板103上的第二连接点连接。

封装基板103包括多个平行设置的金属层，多个平行设置的金属层中距离功率放大管101最远的金属层为第一金属层，第一金属层接地，相邻两个金属层之间设置有介质层，第一连接点与第一金属层连接，第一连接点和第二连接点位于多个金属层中的第二金属层上，且第一连接点与第二连接点相连，第二金属层为所述多个金属层中距离所述功率放大管最近的金属层又称为封装基板的顶层金属。如此，功率放大管的发射极通过封装基板上的第一连接点连接，且功率放大管的发射极通过封装基板连接到第一金属层，谐波控制电路的第二端通过封装基板上的第二连接点连接，第一连接点与第二连接点相连，且第一连接点和第二连接点在封装基板的第二金属层上，确保谐波电流当前回流路径无需经过封装基板上的第一金属层进行回流的回流路径。

需要说明的是，第一连接点和第二连接点之间的距离小于目标距离。在理想状态下，第一连接点和第二连接点是封装基板的顶层金属上的同一个点，如此，将功率放大管101的接地孔与二阶谐波短路电路的接地孔共享，通过封装基板103的顶层金属相连，二阶谐波的电流回流路径变成了经过谐波控制电路到顶层金属层走线再回流到功率放大管101，二阶谐波电路环路路径规避了接地电感的影响，极大改善了射频功率放大器10的电磁兼容性能。

在一些情况下，封装基板的顶层金属上可能会设置一些其他电子元器件，使得第一连接点和第二连接点之间形成一定的距离，本申请实施例中确保第一连接点和第二连接点之间的距离小于目标距离，目标距离是一个足够小的距离。

本申请其他实施例提供的一种谐波抑制的射频功率放大器，第一连接点与第二连接点位于第二金属层距离相对较近的两个连接点，且第一连接点和第二连接点通过第二金属层相连。如此，巧妙地利用较短的金属走线将第一连接点和第二连接点进行连接，以实现第一连接点和第二连接点之间的连接为短路连接。

本申请实施例提供的一种谐波抑制的射频功率放大器，包括功率放大管、谐波控制电路和封装基板，其中，输出匹配电路包括第一匹配支路和第二匹配支路；输入匹配电路的一端与射频输入端连接；输入匹配电路的另一端与功率放大管的基极连接；功率放大管的集电极经过第一匹配支路与电源电压连接，功率放大管的发射极与封装基板上的第一连接点连接；功率放大管的集电极经过第二匹配支路与射频输出端连接；第二匹配支路与封装基板连接；谐波控制电路的第一端与功率放大管的集电极连接，谐波控制电路的第二端与封装基板上的第二连接点连接；封装基板包括多个平行设置的金属层，多个平行设置的金属层中距离功率放大管最远的金属层为第一金属层，第一金属层接地，相邻两个金属层之间设置有介质层，第一连接点与第一金属层连接，第一连接点和第二连接点位于多个金属层中的第二金属层上，且第一连接点与第二连接点相连，第二金属层为多个金属层中距离功率放大管最近的金属层，第一连接点和第二连接点之间的距离小于目标距离；如此，首先，在不引入额外元器件的情况下，灵活设置功率放大管和谐波控制电路两者与封装基板之间的中接地电感寄生的影响，提升了射频功率放大器的效率和线性度，减少了射频功率放大器的电磁辐射；其次，功率放大管产生的谐波电流，谐波电流通过谐波控制电路中的电容和电感组成的低阻通路，再由功率放大管的发射级流回到功率放大管；如此，无需经过封装基板中的接地电感，解决了接地电感上的二次电压分量叠加到输出电压上，提高了功率放大器的输出效率。最后，谐波控制电路中的电容、电感组成的谐波短路电路，无需连接封装基板中的接地等效电感；如此，使得谐振控制电路中的电感与封装基板中的接地等效电感串联后的等效电感等于谐振控制电路中的电感，以确保串联后的等效电感的品质因数等于谐振控制电路中的电感的品质因数，且谐波短路电阻等效阻抗减少，谐波抑制度较好，输出端输出的谐波功率变小，满足通信协议对射频功率放大器的谐波指标要求。

实施例二

如图2所示，是本申请实施例提供的谐波抑制的射频功率放大器的一种可选的电路图，射频功率放大器10包括功率放大管101、谐波控制电路102、封装基板103、输出匹配电路106和输入匹配电路107。

谐波控制电路102包括第一支路1021，第一支路1021包括第一电容C1和第一电感L1；其中，第一电容C1和第一电感L1串联。

输出匹配电路106包括第一匹配支路1061和第二匹配支路1062；其中，第一匹配支路1061的一端与电源电压Vcc连接，第一匹配支路1061的另一端与功率放大管101的集电极连接；第二匹配支路1062的一端与功率放大管101的集电极连接，第二匹配支路1062的另一端与第一金属层上的第三连接点连接；输出匹配电路106用于为功率放大管提供负载阻抗；第三连接点又可以称为第三通孔。

其中，第一匹配支路1061包括电感L_CHOKE，第一匹配支路1061用于为功率放大管101供电。

第二匹配支路1062包括第三电感L2和第三电容C2，第三电感L2的一端与功率放大管的集电极连接，第三电感L2的另一端与第三电容C2的一端连接，第三电容C2的另一端与第三连接点连接。

其中，输出匹配电路106还包括第三匹配支路1063，第三匹配支路1063包括第四电感L3和第四电容C3，第四电感L3的一端连接在第三电感L2和第三电容C2之间，第四电感L3的另一端与第四电容C3的一端连接，第四电容C3的另一端与第一金属层上的第四连接点连接；第四连接点又可以称为第四通孔。

其中，输入匹配电路107设置在功率放大管101的基极和射频输入端104之间，输入匹配电路107用于匹配元器件间的阻抗。

输入匹配电路107包括第五电感L4和第五电容C4，第五电感L4的一端与射频输入端104连接，第五电感L4的另一端与第五电容C4连接，第五电容C4的另一端与功率放大管101的基极连接，其中，第五电容C4为隔直电容，在某一装置输出的电流中，既有交流电流，又有直流电流，如果只需要将交流电流输入到下一级装置，只要在两级电路之间接入一个隔直电容，这样，交流电流通过电容器到达后一级装置，直流电流仍在前一级装置。其中输入匹配电路用于匹配元器件间的阻抗，以避免射频信号在传输过程中功率的损耗。

其中，封装基板，在实际应用中，封装基板的金属层数大于等于2层，且每相邻两个金属层之间由介质间隔，任意每相邻两个金属层之间的介质可以相同，也可以不同；介质的材料可以为常见的一种耐燃材料如FR4，也可以为一种环氧板材料如FR5，本申请不做具体限定。此外，由于金属板以及金属板间存在一定的厚度，封装基板中距离功率放大器最近的金属层即第二金属层通过通孔到封装基板中的第一金属层，该通孔会产生阻抗，产生的阻抗可以理解为等效电感，如图3所示。

实施例四

基于前述实施例，本申请实施例提供的谐波抑制的射频功率放大器的一种可选的电路图，如图4所示，谐波控制电路102中的第一支路1021中的第一电容C1为可变电容。

本申请实施例提供的谐波抑制的射频功率放大器的一种可选的电路图，如图5所示，谐波控制电路102还包括至少一条第二支路1022，第二支路1022包括第二电容C12和第二电感L12；其中，第二电容C12和第二电感L12串联，每一第二支路1022与第一支路1021并联。

在实际应用中，谐波控制电路中存在一条第一支路以及至少一条第二支路，可以使谐波控制电路分别谐振在不同的谐振点，即谐振在不同的工作频率处；示例性的，若第一支路谐振的工作频率为2f0，谐振控制电路也可以谐振在三阶工作频率处，即谐振在3f0工作频率，谐振还可以谐振在K阶工作频率处，即谐振在K倍的f0频率，其中，K>3且K为整数。

实施例五

基于前述实施例，本申请实施例提供的谐波抑制的射频功率放大器作进一步的说明：

如图2所示，射频功率放大器分别给出了功率放大晶体管M1，输出匹配电路、二阶谐波控制电路以及封装基板。

其中，功率放大管M1，用于实现功率放大的核心元件，由电源Vcc通过电感L_CHOKE供电，功率放大管M1一般集成在芯片die上，功率放大管M1可以为FET、HBT晶体管，还可以为BJT晶体管，本申请对功率放大管M1不做限制。

其中，输出匹配电路由电感L2、L3、L_CHOKE和电容C2、C3组成，为功率放大管M1提供合适的负载阻抗。

其中，谐波控制电路由电容C1和电感L1组成，谐振频率在二阶谐波处，谐振等效电阻Rres，该谐波控制电路在三阶谐波频率等效成电感Lequ1，三阶阻抗被匹配到高阻，为功率放大管M1工作在F类提供所需的谐波阻抗；由电路知识可知，电容C1和/或电感L1等效品质因数Q值越高，实现二阶谐波短路电阻越小，二次谐波电压幅度越接近于零，输出电压Vout越接近理想方波，对功率放大器效率提升越明显；电容C1通常用die上电容，Q值通常在100以上，电感L1通常用宽的M1走线或者多根键合金线实现，Q值通常设计在40～50左右；另外，通常电容C1取值较大，电感L1取值较小，使得二阶谐波都能一定频率范围内都呈现足够的低阻，使功率放大器在一定工作频段都有较好的效率表现，例如工作频段在1700M～2700M功率放大器，电容C1取值在4～5pF，电感L1取值在0.3～0.5nH；电容C1、C2、C3可以用表面贴装器件(Surface Mounted Devices，SMD)器件，或者是die上电容实现；电感L1、Lchoke、L2、L3可以是基板绕线，也可以是键合金线，还可以是SMD器件。

其中，封装基板电路基板的金属层数可以是大于等于2的任意层数，这里，结合图2-图5所示，以封装基板为4层金属为例，本申请实施例中给出了射频功率放大器中的基板封装示意图；M1、M2、M3、M4层为金属走线层，(M1金属走线层相当于第二金属层，M4金属走线层相当于第一金属层)，每相邻两层间分别由介质1、介质2和介质3隔开；其中介质1、介质2和介质3的材料可以相同，也可以不同，本申请不做具体限定，；介质的材料可以为常见的FR4，也可以为其他介质材料。Via1为金属层M1到金属层M2的通孔，Via2为金属层M2到金属层M3的通孔，Via3为金属层M3到金属层M4的通孔，实现芯片die，SMD器件以及基板走线的电气连接；M1到M4的高度为基板厚度，厚度通常为220um左右，单个第一层到第四层通孔分别为等效电感为Lpara1、Lpara3和Lpara4，电感量通常在0.8～0.1nH，Q值约为30。

其中，谐波控制电路通过基板通孔连接M1金属走线层的第二连接点处，也就是封装基板的顶层金属层。功率放大管的发射极也连接在M1金属走线层的第一连接点处，且第一连接点还连接在M4金属走线层。输出匹配电路中的电容C2通过第三连接点连接在M4金属走线层以及电容C3通过第四连接点连接在M4金属走线层。

本申请提供的技术方案，至少具有如下技术效果和优点：

1、本申请提供的一种谐波抑制的射频功率放大器，功率放大管M1产生的二阶谐波电流，二阶谐波电流通过电容C1和电感L1组成的低阻通路，再由功率放大管M1的发射级流回到功率放大管M1；如此，无需经过封装基板中的接地电感Lpara1，解决了接地电感Lpara1上的二次电压分量叠加到输出电压Vout上，提高了功率放大器的效率。

2、谐波控制电路中的电容C1、电感L1组成的谐波短路电路，无需连接封装基板中的接地等效电感Lpara2(图中未画出)；如此，使得谐振电路中的电感L1与封装基板中的接地等效电感Lpara2串联后的等效电感Lequ2等于谐振控制电路中的电感L1，即Lequ2＝L1，以确保串联后的等效电感Lequ2的品质因数Q等于谐振控制电路中的电感的品质因数Q，且二次谐波短路电阻等效Rres减少，二次谐波抑制度较好，输出端输出的二次谐波功率变小，满足通信协议对射频功率放大器的二阶谐波指标要求。

3、由电磁场理论可知，在不引入额外元器件的情况下，灵活设置功率放大管M1和谐波控制电路两者与封装基板之间的连接方式，显著减少了谐波电流回流的面积，极大地改善了射频功率放大器的电磁兼容性EMC。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (9)

1.一种谐波抑制的射频功率放大器，其特征在于，包括功率放大管、谐波控制电路、输入匹配电路、输出匹配电路和封装基板，其中，所述输出匹配电路包括第一匹配支路和第二匹配支路；

所述输入匹配电路的一端与射频输入端连接；所述输入匹配电路的另一端与所述功率放大管的基极连接；

所述功率放大管的集电极经过所述第一匹配支路与电源电压连接，所述功率放大管的发射极与所述封装基板上的第一连接点连接；

所述功率放大管的集电极经过所述第二匹配支路与射频输出端连接；所述第二匹配支路与所述封装基板连接；

所述谐波控制电路的第一端与所述功率放大管的集电极连接，所述谐波控制电路的第二端与所述封装基板上的第二连接点连接；

所述封装基板包括多个平行设置的金属层，所述多个平行设置的金属层中距离所述功率放大管最远的金属层为第一金属层，所述第一金属层接地，相邻两个金属层之间设置有介质层，所述第一连接点与所述第一金属层连接，所述第一连接点和所述第二连接点位于多个所述金属层中的第二金属层上，且所述第一连接点与所述第二连接点相连，所述第二金属层为多个所述金属层中距离所述功率放大管最近的金属层；其中，所述第一连接点和所述第二连接点之间的距离小于目标距离。

2.根据权利要求1所述的谐波抑制的射频功率放大器，其特征在于，所述谐波控制电路包括第一支路，所述第一支路包括第一电容和第一电感；其中，所述第一电容和所述第一电感串联。

3.根据权利要求2所述的谐波抑制的射频功率放大器，其特征在于，所述谐波控制电路还包括至少一条第二支路，所述第二支路包括第二电容和第二电感；其中，所述第二电容和所述第二电感串联，每一所述第二支路与所述第一支路并联。

4.根据权利要求2或3所述的谐波抑制的射频功率放大器，其特征在于，所述第一电容为可变电容。

5.根据权利要求1所述的谐波抑制的射频功率放大器，其特征在于，所述第二匹配支路的一端与所述功率放大管的集电极连接，所述第二匹配支路的另一端与所述第一金属层上的第三连接点连接；所述输出匹配电路用于为所述功率放大管提供负载阻抗。

6.根据权利要求5所述的谐波抑制的射频功率放大器，其特征在于，所述第一匹配支路包括电感，所述第一匹配支路用于为所述功率放大管供电。

7.根据权利要求6所述的谐波抑制的射频功率放大器，其特征在于，所述第二匹配支路包括第三电感和第三电容，所述第三电感的一端与所述功率放大管的集电极连接，所述第三电感的另一端与所述第三电容的一端连接，所述第三电容的另一端与所述第三连接点连接。

8.根据权利要求5至7中任一项所述的谐波抑制的射频功率放大器，其特征在于，所述输出匹配电路还包括第三匹配支路，所述第三匹配支路包括第四电感和第四电容，所述第四电感的一端连接在所述第三电感和所述第三电容之间，所述第四电感的另一端与所述第四电容的一端连接，所述第四电容的另一端与所述第一金属层上的第四连接点连接。

9.根据权利要求1所述的谐波抑制的射频功率放大器，其特征在于，所述输入匹配电路设置在所述功率放大管的基极和所述射频输入端之间，所述输入匹配电路用于匹配元器件间的阻抗。

Images