CN116996096A - 射频前端模组 - Google Patents

Abstract

本发明公开了一种射频前端模组，包括第一电感，所述第一电感被配置为连接在功率放大芯片的输出端和供电电位端之间；谐振电路，所述谐振电路包括第二电感，所述第二电感与所述第一电感连接；其中，所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上；本实施例通过将所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上，从而可以将第一电感上泄露的部分射频信号耦合到第二电感，然后通过第二电感传输至信号输出端，以减小第一电感上消耗或者泄露的射频信号，从而在保证谐振电路对功率放大芯片输出的射频信号进行谐波抑制和阻抗匹配的前提下，减小损耗，进而提高射频前端模组的功率输出效率。

Description

射频前端模组

技术领域

本发明涉及射频技术领域，尤其涉及一种射频前端模组。

背景技术

射频前端模组广泛用于移动终端领域。无源器件作为射频前端模组中的重要组成器件，其在射频前端模组中可以实现谐频抑制、滤波、阻抗匹配等作用。然而，在设计射频前端模组时，无源器件的布局往往还需要损耗的问题，尤其是电感器件，在实现谐频抑制、滤波、阻抗匹配的情况下往往会带入额外的损耗，从而导致射频前端模组的功率输出效率较低，无法满足实际需求。

发明内容

本发明实施例提供一种射频前端模组及射频前端模组，解决射频前端模组的功率输出效率低的问题。

一种射频前端模组，包括第一电感，所述第一电感被配置为连接在功率放大芯片的输出端和供电电位端之间；谐振电路，所述谐振电路包括第二电感，所述第二电感与所述第一电感连接；其中，所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上。

进一步地，所述第一电感和第二电感之间的耦合度范围为[20dB,40dB]。

进一步地，所述第一电感和第二电感在纵方向上的投影部分重叠。

进一步地，所述第一电感和所述第二电感在纵方向上的间距范围为[60μm～100μm]。

进一步地，所述第一电感设置在第n金属层，所述第二电感设置在第n+2金属层，其中，n为大于等于1的正整数。

进一步地，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S1～1*S1],其中，S1为所述第一电感绕设形成的第一区域的面积；或者，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S2～1*S2],其中，S2为所述第二电感绕设形成的第二区域的面积。

进一步地，所述第一电感和所述第二电感相互耦合分别绕设在基板的所述不同金属层上，所述第一电感与所述功率放大芯片设置在所述基板的同一金属层上，所述第一电感引线键合至所述功率放大芯片的输出端。

进一步地，所述第一电感和所述第二电感相互耦合分别绕设在第一芯片的所述不同金属层上，所述第一芯片和所述功率放大芯片设置在基板上，所述第一电感引线键合至所述功率放大芯片的输出端。

进一步地，所述谐振电路还包括第一电容，所述第二电感的第一端与所述第一电感电连接，所述第二电感的第二端连接至所述谐振电路的输出端，所述第一电容的第一端与所述第二电感的第二端连接，所述第一电容的第二端接地。

进一步地，所述第二电感绕设形成第二区域，所述第一电容设置在所述第二区域中。

进一步地，所述第一电容为贴片电容，所述第一电容通过金属通孔连接至地。

进一步地，所述谐振电路还包括第三电感，所述第三电感与第二电感和所述第一电感在纵方向上的投影不重叠，且远离所述第二电感和所述第一电感设置。

进一步地，所述谐振电路还包括第二电容，所述第三电感的第一端与所述第二电感的第二端连接，所述第三电感的第二端连接至所述谐振电路的输出端，所述第二电容的第一端与所述第三电感的第二端连接，所述第二电容的第二端接地；

或者，所述第二电容的第一端与所述第二电感的第二端连接，所述第二电容的第二端连接至所述谐振电路的输出端，所述第三电感的第一端与所述第二电容第二端连接，所述第三电感的第二端接地。

进一步地，所述第三电感绕设形成第三区域，所述第二电容设置在所述第三区域中，或者，所述第二电容设置在所述第二区域。

上述射频前端模组，包括，第一电感，所述第一电感被配置为连接在功率放大芯片的输出端和供电电位端之间；谐振电路，所述谐振电路包括第二电感，所述第二电感与所述第一电感连接；其中，所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上；本实施例通过将所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上，从而可以将第一电感上泄露的部分射频信号耦合到第二电感，然后通过第二电感传输至信号输出端，以减小第一电感上消耗或者泄露的射频信号，从而在保证谐振电路对功率放大芯片输出的射频信号进行谐波抑制和阻抗匹配的前提下，减小损耗，进而提高射频前端模组的功率输出效率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中射频前端模组的一结构示意图；

图2是本发明一实施例中射频前端模组的另一结构示意图；

图3是本发明一实施例中射频前端模组的一电路示意图；

图4是本发明一实施例中射频前端模组的另一电路示意图；

图5是本发明一实施例中射频前端模组的另一电路示意图；

图6是本发明一实施例中射频前端模组的另一电路示意图。

图中，10、功率放大芯片；200、谐振电路；11、第一电感；12、第二电感；13、第三电感；22、第一电容；23、第二电容。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本实施例提供了一种射频前端模组，射频前端模组是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器、变压器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高射频前端模组的集成度和硬件性能，并使其体积小型化。具体地，射频前端模组可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。

一种射频前端模组，如图1至图6所示，包括第一电感11，所述第一电感11被配置为连接在功率放大芯片10的输出端和供电电位端之间；谐振电路200，所述谐振电路200包括第二电感12，所述第二电感12与所述第一电感电连接。其中，所述第一电感11和第二电感12相互耦合，且分别绕设在不同金属层上。

其中，所述不同金属层可以为基板上的不同金属层，也可以为芯片(例如：I PD芯片、CMOS芯片或、HBT芯片等任意类型的芯片)上的不同金属层等。在至少一个实施例中，所述第一电感11连接在所述功率放大芯片10的输出端和供电电位端之间，供电电位端输出的供电电压通过所述第一电感传输至所述功率放大芯片中，以给所述功率放大芯片中的功率放大晶体管供电，保证所述功率放大芯片中的功率放大晶体管正常工作。其中，功率放大芯片可以是GaAs芯片、CMOS芯片或者S i Ge芯片等任意类型的芯片。作为一示例，所述功率放大芯片为异质结双极型晶体管芯片(HBT芯片)，所述功率放大芯片中包括的功率放大晶体管为异质结双极型晶体管，此时，所述功率放大芯片的输出端与所述功率放大晶体管的集电极连接，即所述第一电感连接在所述功率放大晶体管的集电极和供电电位端之间。

在至少一个实施例中，所述谐振电路200连接在所述功率放大芯片的输出端，被配置为对所述功率放大芯片输出的射频信号进行滤波和阻抗匹配处理。可选地，所述谐振电路200包括至少一阶LC电路，即所述谐振电路200为由电感和电容组成的电路。所述谐振电路200可以低通滤波电路、高通滤波电路等任意类型的滤波电路。另外，所述谐振电路200在对输出的射频信号进行滤波处理的同时也可以提供阻抗变换以实现阻抗匹配。

其中，所述谐振电路200包括第二电感12，所述第二电感12与所述第一电感11电连接。所述第一电感11和所述第二电感12相互耦合，且分别绕设在不同金属层上。由于谐振电路200中的电感和电容均可以提供阻抗变换，为了避免所述第二电感12两端的阻抗与所述第一电感11两端的阻抗的差值过大，本实施例中所述第二电感12为谐振电路200中与第一电感11之间的电路径最短的电感。具体地，所述第二电感12为与所述第一电感11直接电连接的电感，例如：所述第二电感12为所述谐振电路的串联支路上的电感，所述第二电感12的第一端与所述第一电感11连接，所述第二电感连接至谐振电路200的输出端。本实施例不对所述第一电感11和所述第二电感12在不同金属层上的绕设方式做具体限定，所述第一电感11和所述第二电感12的绕设是方式不必是直的，可以考虑第一电感11和所述第二电感12中的匝和/或弯曲，第一电感11和所述第二电感12在不同金属层上的绕设方式可以是螺旋形状或者圆弧形状或者四边形状等。

在至少一个实施例中，由于第一电感11连接在功率放大芯片10的输出端和供电电位端VCC之间，因此，第一电感11本身会消耗或者泄露功率放大芯片10的输出端输出的一部分射频信号，从而导致射频前端模组输出的功率损耗过大。针对于此，本申请通过将第一电感11和所述第二电感12耦合，且分别绕设在不同金属层上，从而可以将第一电感11上泄露的部分射频信号耦合到第二电感12，然后通过第二电感12传输至信号输出端，以减小第一电感11上消耗或者泄露的射频信号，从而在保证谐振电路对功率放大芯片输出的射频信号进行谐波抑制和阻抗匹配的前提下，减小损耗，进而提高射频前端模组的功率输出效率。

需要说明的是，由于第一电感11和所述第二电感12相互耦合会影响彼此所等效的实际电感量，进而影响所述第一电感11和所述第二电感12本身在电路中所起的作用。因此，本实施例中的第一电感11和所述第二电感12不同于变压器或者巴伦中的两个相互耦合的电感，变压器或者巴伦中的两个相互耦合的电感的耦合度越大性能越好，而本实施例中的第一电感11和所述第二电感12并非耦合度越大越好，本实施例通过将所述第一电感11和所述第二电感12相互耦合，且分别绕设在不同金属层上，以保证所述第一电感11和所述第二电感12在相互耦合的同时耦合度不会过大，从而实现在将第一电感11上泄露的部分射频信号耦合到第二电感12，以减小第一电感11上消耗或者泄露的射频信号的同时，不会影响彼此的工作。

在本实施例中，所述射频前端模组包括，第一电感，所述第一电感被配置为连接在功率放大芯片的输出端和供电电位端之间；谐振电路，所述谐振电路包括第二电感，所述第二电感与所述第一电感连接；其中，所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上；本实施例通过将所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上，从而可以将第一电感上泄露的部分射频信号耦合到第二电感，然后通过第二电感传输至信号输出端，以减小第一电感上消耗或者泄露的射频信号，从而在保证谐振电路对功率放大芯片输出的射频信号进行谐波抑制和阻抗匹配的前提下，减小损耗，进而提高射频前端模组的功率输出效率。

在一具体实施例中，所述第一电感11和第二电感12之间的耦合度范围为[20dB,40dB]。例如：所述第一电感和第二电感之间的耦合度为22dB、25dB、30dB、35dB或39dB等。

在至少一个实施例中，由于第一电感11和所述第二电感12相互耦合会影响彼此所等效的实际电感量，进而影响所述第一电感11和所述第二电感12本身在电路中所起的作用，因此，本实施例中所述第一电感11和第二电感12之间的耦合度范围为[20dB,40dB]，不同于变压器或者巴伦中的两个相互耦合的电感的耦合度越大性能越好。本申请通过将第一电感11和所述第二电感12设置在不同金属层，且通过将所述第一电感11和所述第二电感12之间的耦合度范围限定为[20dB,40dB]，从而实现在将第一电感11上泄露的部分射频信号耦合到第二电感12，以减小第一电感11上消耗或者泄露的射频信号，进而提高射频前端模组的功率输出效率的同时，不会影响射频前端模组的其它性能。

在一具体实施例中，所述第一电感和第二电感在纵方向上的投影部分重叠。

在至少一个实施例中，所述第一电感11和第二电感12之间的耦合度与所述第一电感11和第二电感12在纵方向上的投影面积相关联。在所述第一电感11和第二电感12的电感量、所述第一电感11和第二电感12之间的间距等因素不变的前提下，所述第一电感11和第二电感12之间在纵方向上的投影完全重叠时，所述第一电感11和第二电感12之间的耦合度最大。例如：对于变压器或者巴伦中的两个相互耦合的电感，为了提高耦合度，往往需要两个相互耦合的电感在纵方向上的投影完全重叠。而本实施例中，由于不希望所述第一电感11和第二电感12之间的耦合度过大，因此，通过所述第一电感11和第二电感12在纵方向上的投影部分重叠，即所述第一电感11和第二电感12在纵方向上的投影不完全重叠，使得所述第一电感11和第二电感12之间存在耦合，但是两者之间的耦合度又不会过大，满足可以将第一电感上泄露的部分射频信号耦合到第二电感即可，从而实现在将第一电感11上泄露的部分射频信号耦合到第二电感12，以减小第一电感11上消耗或者泄露的射频信号，进而提高射频前端模组的功率输出效率的同时，不会影响射频前端模组的其它性能。

在一具体实施例中，所述第一电感和所述第二电感在纵方向上的间距范围为[60μm～100μm]。

在至少一个实施例中，所述第一电感11和第二电感12之间的耦合度与所述第一电感11和第二电感12在在纵方向上的间距相关联。在所述第一电感11和第二电感12的电感量、所述第一电感11和第二电感12之间的重叠面积等因素不变的前提下，所述第一电感11和第二电感12之间在纵方向的间距越小，所述第一电感11和第二电感12之间的耦合度最大。本实施例为了避免所述第一电感11和第二电感12在相互耦合的同时，所述第一电感11和第二电感12之间的耦合度过大，通过将所述第一电感11和所述第二电感12在纵方向上的间距范围限定为[60μm～100μm]，从而使得所述第一电感11和第二电感12之间相互耦合的同时，两者之间的耦合度又不会过大，不但可以满足可以将第一电感11上泄露的部分射频信号耦合到第二电感12，以提高射频前端模组的功率输出效率，且还不影响射频前端模组的其它性能。

在一具体实施例中，所述第一电感设置在第n金属层，所述第二电感设置在第n+2金属层，其中，n为大于等于1的正整数。

例如：n为1，所述第一电感设置在第一金属层，所述第二电感设置在第三金属层。或者，n为2，所述第一电感设置在第二金属层，所述第二电感设置在第四金属层，即所述第一电感和所述第二电感设置在不相邻的两层中，所述第一电感所在的金属层和所述第二电感所在的金属层之间还间隔有一层。

在至少一个实施例中，所述第一电感设置在第n金属层，所述第二电感设置在第n+2金属层，其中，n为大于等于1的正整数，第一电感和第二电感中间间隔一层，实现所述第一电感和所述第二电感之间的上下弱耦合。需要说明的是，所述第一电感11和所述第二电感12在其间隔层(例如：第二金属层)上的投影区域应该是镂空区域，即所述第一电感和所述第二电感在纵方向上的投影需保证部分重叠，否则第一电感和所述第二电感将无法实现耦合。

在本实施例中，所述第一电感设置在第n金属层，所述第二电感设置在第n+2金属层，其中，n为大于等于1的正整数，从而增加所述第一电感和所述第二电感在纵方向上的间距，实现第一电感和所述第二电感之间的弱耦合，进而在不影响射频前端模组的其它性能的同时，提高射频前端模组的功率输出效率。

在一具体实施例中，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S1～1*S1],其中，S1为所述第一电感绕设形成的第一区域的面积。

或者，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S2～1*S2],其中，S2为所述第二电感绕设形成的第二区域的面积。

其中，所述第一区域的形状可以为环形、圆形、多边形或者不规则形状等。所述第一区域可以为封闭的或者开放的。参照下图1和图2所述，所述第二区域由串联连接的第一连接部、第一连接部、第三连接部、第四连接部和第五连接部组成的开放式的不规则五边形。同样地，所述第二区域的形状可以为环形、圆形、多边形或者不规则形状等。所述第二区域可以为封闭的或者开放的。参照下图1和图2所述，所述第二区域由串联连接的第六连接部、第七连接部、第八连接部、第九连接部和第十连接部组成的开放式的不规则五边形。

需要说明的是，当第一区域为开放的区域时，第一区域的面积为所述第一电感的各连接部沿着虚拟直线所绕设形成的区域面积。当第二区域为开放的区域时，第二区域的面积为所述第二电感的各连接部沿着虚拟直线所绕设形成的区域面积。

在至少一个实施例中，所述第一电感和第二电感之间的耦合度与所述第一电感和第二电感在在纵方向上的重叠面积相关联。在所述第一电感和第二电感的电感量、所述第一电感和第二电感之间的间距等因素不变的前提下，所述第一电感和第二电感之间在纵方向的重叠面积越大，所述第一电感和第二电感之间的耦合度越大。本实施例为了避免所述第一电感和第二电感在相互耦合的同时，所述第一电感和第二电感之间的耦合度过大，通过将所述第一电感和第二电感在纵方向上的重叠面积限定为[1/3*S1～1*S1],其中，S1为所述第一电感绕设形成的第一区域的面积。或者，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S2～1*S2],其中，S2为所述第二电感绕设形成的第二区域的面积；从而使得所述第一电感和第二电感之间相互耦合的同时，两者之间的耦合度又不会过大，不但可以满足可以将第一电感上泄露的部分射频信号耦合到第二电感，以提高射频前端模组的功率输出效率，且还不影响射频前端模组的其它性能。

在一具体实施例中，所述第一电感和所述第二电感相互耦合分别绕设在基板的所述不同金属层上，所述第一电感与所述功率放大芯片设置在所述基板的同一金属层上，所述第一电感引线键合至所述功率放大芯片的输出端。

在至少一个实施例中，所述第一电感和所述第二电感相互耦合分别绕设在基板的所述不同金属层上。例如，所述基板包括自上而言的第一金属层、第二金属层和第三金层层，所述第一电感绕设在基板的第一金属层上，所述第二电感绕设在基板的第三金属层上。所述第一电感和所述第二电感通过金层通孔连接。由于所述第一电感还需连接至所述功率放大芯片的输出端，因此，为了避免过长走线带来过大的损耗，本实施例将第一电感与所述功率放大芯片设置在所述基板的同一金属层上，所述第一电感引线键合至所述功率放大芯片的输出端，从而不但可以使得射频前端模组的布局更紧凑合理，还能减少引线，进而减小损耗。

在一具体实施例中，所述第一电感和所述第二电感相互耦合分别绕设在第一芯片的所述不同金属层上，所述第一芯片和所述功率放大芯片设置在基板上，所述第一电感引线键合至所述功率放大芯片的输出端。

在至少一个实施例中，所述第一电感和所述第二电感相互耦合分别绕设在第一芯片的所述不同金属层上。例如，所述第一芯片板包括自上而言的第一金属层、第二金属层和第三金层层，所述第一电感绕设在第一芯片的第一金属层上，所述第二电感绕设在第一芯片的第三金属层上。所述第一电感和所述第二电感通过金层通孔连接。可选地，所述第一芯片可以为I PD芯片、CMOS芯片或、HBT芯片等任意类型的芯片。所述第一芯片和所述功率放大芯片设置在基板上，设置在第一芯片上的第一电感引线键合至所述功率放大芯片的输出端，从而不但可以使得射频前端模组的布局更紧凑合理，还能减少引线，进而减小损耗。

在一具体实施例中，所述谐振电路200还包括第一电容22，所述第二电感12的第一端与所述第一电感11连接，所述第二电感12的第二端连接至所述谐振电路的输出端，所述第一电容22的第一端与所述第二电感12的第二端连接，所述第一电容22的第二端接地。

其中，基于电感具有通低频阻高频的特性，以及电容具有通高频阻低频的特性，本实施例通过将第二电感12设置在所述谐振电路200的串联支路上，以及将第一电容22的一端与所述谐振电路200的串联支路连接，另一端接地，因此，串联支路上的第二电感12通过阻隔高频段的谐波信号(例如，二阶谐波2f0,三阶谐波3f0,或者四阶谐波4f0等)以实现对谐波的抑制或滤除，第一电容通过将高频段的谐波信号(例如，二阶谐波2f0,三阶谐波3f0,或者四阶谐波4f0等)释放到地以实现对谐波的抑制或滤除。需要说明的是，第二电感12和第一电容在实现对谐波的抑制或滤除的同时，还能参与阻抗匹配。

在至少一个实施例中，所述第二电感12串联在所述谐振电路的传输路径中，所述第一电容22连接在所述谐振电路的传输路径和地之间。可选地，所述第一电容22可以通过IPD的实现方式设置在所述第一电感所在的金属层上，也可以为通过SMD的实现方式设置在所述第一电感所在的金属层上，还可以通过叠层的实现方式设置在所述第一电感所在的金属层上。本实施例不对所述第一电容22的实现方式做具体限定。

在一具体实施例中，所述第二电感12绕设形成第二区域，所述第一电容22设置在所述第二区域中。

其中，所述第二区域的形状可以为环形、圆形、多边形或者不规则形状等。所述第二区域可以为封闭的或者开放的。参照下图1和下图2所述，所述第二区域由串联连接的第六连接部、第七连接部、第八连接部、第九连接部和第十连接部组成的开放式的不规则五边形。

在至少一个实施例中，所述第二电感12绕设形成的第二区域的面积越大，其品质因数(Q值)越高，但会导致第二电感12的占用面积过大。针对于此，本申请通过将于所述第二电感12连接的第一电容22设置在所述第二电感绕设形成的第二区域中，从而在提高品质因数(Q值)的同时，还能节省面积，且由于所述第一电容22与所述第二电感直接连接，将第一电容22设置在所述第二电感绕设形成的第二区域中，还能减少过长的跳线带来的损耗，以进一步提高射频前端模组的功率输出效率。

在一具实施例中，所述第一电容22为贴片电容，所述第一电容22通过金属通孔连接至地。

在至少一个实施例中，所述第一电容22为贴片电容，可以使第一电容22的电容值设置的较大，且由于贴片电容是直接在金属层上进行表面贴装，无需进行插件和焊接，可靠性更好。

在至少一个实施例中，由于所述第一电容22的另一端与地连接，因此直接通过金属通孔连接至地，不但可以避免走线或者跳线带来的损耗，进一步提高射频前端模组的功率输出效率，且可以使得射频前端模组的布局更紧凑，更节省面积。

在一具体实施例中，所述谐振电路还包括第三电感13，所述第三电感13与第二电感12和所述第一电感11在纵方向上的投影不重叠，且远离所述第二电感12和所述第一电感11设置。

在至少一个实施例中，第三电感13为所述谐振电路中的参与阻抗匹配和谐波抑制的电感。本实施例中，为了避免所述第三电感13与所述第二电感12和所述第一电感11之间互相耦合，影响所述第三电感13、所述第二电感12和所述第一电感11最终呈现的电感值，进而影响互相的工作和性能。本实施例通过将所述第三电感13与第二电感12和所述第一电感11在纵方向上的投影不重叠，从而避免了第三电感13与第二电感12和所述第一电感11产生上下耦合，且将所述第三电感13远离所述第二电感12和所述第一电感11设置，从而避免所述第三电感13与第二电感12和所述第一电感12产生侧边耦合。需要说明的是，本实施例不对所述第三电感13在金属层上的具体布局位置做具体限定，只需保证所述第三电感13与第二电感12和所述第一电感11尽量避免互相耦合即可，例如：所述第三电感13与第二电感12设置在同一金属层，或者，所述第三电感13与所述第一电感设置在同一金属层，或者第三电感13与第二电感12和第一电感11均设置在不同金属层。作为一示例，所述第三电感13与所述第二电感12设置在同一金属层，且设置在所述第二电感12的左下方区域，从而不但可以避免与所述第二电感12和第一电感11产生耦合，且能减小所述第三电感13与所述第二电感12连接时的走线长度。

在一具体实施例中，参照下图1至图6所示，所述谐振电路还包括第二电容23，所述第三电感的第一端与所述第二电感的第二端连接，所述第三电感的第二端连接至所述谐振电路的输出端，第二电容23的第一端与所述第三电感的第二端连接，所述第二电容23的第二端接地，或者，所述第二电容23的第一端与所述第二电感的第二端连接，所述第二电容23的第二端连接至所述谐振电路的输出端，所述第三电感13的第一端与所述第二电容第二端连接，所述第三电感13的第二端接地。

在至少一个实施例中，参照下图5所示，所述第三电感13串联在所述谐振电路的传输路径中，所述第二电容23连接在所述谐振电路的传输路径和地之间。其中，基于电感具有通低频阻高频的特性，以及电容具有通高频阻低频的特性，本实施例通过将第三电感设置在所述谐振电路200的串联支路上，以及将第二电容23的一端与所述谐振电路200的串联支路连接，另一端接地，因此，串联支路上的第三电感通过阻隔高频段的谐波信号(例如，二阶谐波2f0,三阶谐波3f0,或者四阶谐波4f0等)以实现对谐波的抑制或滤除，第二电容23通过将高频段的谐波信号(例如，二阶谐波2f0,三阶谐波3f0,或者四阶谐波4f0等)释放到地以实现对谐波的抑制或滤除。需要说明的是，第三电感和第二电容在实现对谐波的抑制或滤除的同时，还能参与阻抗匹配。

或者，参照下图6所示，所述第二电容23的第一端与所述第二电感的第二端连接，所述第二电容23的第二端连接至所述谐振电路的输出端，所述第三电感13的第一端与所述第二电容第二端连接，所述第三电感13的第二端接地。当所述第二电容23串联在所述谐振电路的串联支路上，以及所述第三电感13的一端与所述谐振电路200的串联支路连接，另一端接地时，所述第二电容23和所述第三电感被配置为参与阻抗匹配。

可选地，所述第二电容23可以通过I PD的实现方式设置在所述第三电感所在的金属层上，也可以为通过SMD的实现方式设置在所述第三电感所在的金属层上，还可以通过叠层的实现方式设置在所述第三电感所在的金属层上。本实施例不对所述第二电容23的实现方式做具体限定。

在一具体实施例中，所述第三电感绕设形成第三区域。所述第二电容设置在所述第三区域中。

其中，所述第三区域的形状可以为环形、圆形、多边形或者不规则形状等。所述第三区域可以为封闭的或者开放的。在至少一个实施例中，所述第三电感绕设形成的第三区域的面积越大，其品质因数(Q值)越高，但会导致第三电感的占用面积过大。针对于此，本申请通过将于所述第三电感连接的第二电容设置在所述第三电感绕设形成的第三区域中，从而在提高品质因数(Q值)的同时，还能节省面积。

在另一具体实施例中，当所述第二电容23的第一端与所述第二电感的第二端连接，所述第二电容23的第二端连接至所述谐振电路的输出端，所述第三电感13的第一端与所述第二电容第二端连接，所述第三电感13的第二端接地时。由于所述第二电容23还与所述第二电感直接连接，因此，所述第二电容23还可以设置在所述第二电感绕设形成的第二区域中。

在一具体实施例中，所述第二电容23为贴片电容，所述第二电容通过金属通孔连接至地。所述第二电容为贴片电容，可以使第二电容的电容值设置的较大；且由于贴片电容是直接在金属层上进行表面贴装，无需进行插件和焊接，可靠性更好。

在至少一个实施例中，由于所述第二电容23的另一端与地连接，因此直接通过金属通孔连接至地，从而不但可以避免走线或者跳线带来的损耗，进一步提高射频前端模组的功率输出效率，且使得射频前端模组的布局更紧凑，面积更节省。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (14)

1.一种射频前端模组，其特征在于，包括：

第一电感，所述第一电感被配置为连接在功率放大芯片的输出端和供电电位端之间；

谐振电路，所述谐振电路包括第二电感，所述第二电感与所述第一电感连接；

其中，所述第一电感和所述第二电感相互耦合，且分别绕设在不同金属层上。

2.如权利要求1所述的射频前端模组，其特征在于，所述第一电感和第二电感之间的耦合度范围为[20dB,40dB]。

3.如权利要求1所述的射频前端模组，其特征在于，所述第一电感和第二电感在纵方向上的投影部分重叠。

4.如权利要求1所述的射频前端模组，其特征在于，所述第一电感和所述第二电感在纵方向上的间距范围为[60μm～100μm]。

5.如权利要求1所述的射频前端模组，其特征在于，所述第一电感设置在第n金属层，所述第二电感设置在第n+2金属层，其中，n为大于等于1的正整数。

6.如权利要求1所述的射频前端模组，其特征在于，

所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S1～1*S1],其中，S1为所述第一电感绕设形成的第一区域的面积；

或者，所述第一电感和第二电感在纵方向上的重叠面积为[1/3*S2～1*S2],其中，S2为所述第二电感绕设形成的第二区域的面积。

7.如权利要求1所述的射频前端模组，其特征在于，所述第一电感和所述第二电感相互耦合分别绕设在基板的所述不同金属层上，所述第一电感与所述功率放大芯片设置在所述基板的同一金属层上，所述第一电感引线键合至所述功率放大芯片的输出端。

8.如权权利要求1所述的射频前端模组，其特征在于，所述第一电感和所述第二电感相互耦合分别绕设在第一芯片的所述不同金属层上，所述第一芯片和所述功率放大芯片设置在基板上，所述第一电感引线键合至所述功率放大芯片的输出端。

9.如权利要求1所述的射频前端模组，其特征在于，所述谐振电路还包括第一电容，所述第二电感的第一端与所述第一电感电连接，所述第二电感的第二端连接至所述谐振电路的输出端，所述第一电容的第一端与所述第二电感的第二端连接，所述第一电容的第二端接地。

10.如权利要求9所述的射频前端模组，其特征在于，所述第二电感绕设形成第二区域，所述第一电容设置在所述第二区域中。

11.如权利要求7所述的射频前端模组，其特征在于，所述第一电容为贴片电容，所述第一电容通过金属通孔连接至地。

12.如权利要求1所述的射频前端模组，其特征在于，所述谐振电路还包括第三电感，所述第三电感与第二电感和所述第一电感在纵方向上的投影不重叠，且远离所述第二电感和所述第一电感设置。

13.如权利要求12所述的射频前端模组，其特征在于，

所述谐振电路还包括第二电容，所述第三电感的第一端与所述第二电感的第二端连接，所述第三电感的第二端连接至所述谐振电路的输出端，所述第二电容的第一端与所述第三电感的第二端连接，所述第二电容的第二端接地；

或者，所述第二电容的第一端与所述第二电感的第二端连接，所述第二电容的第二端连接至所述谐振电路的输出端，所述第三电感的第一端与所述第二电容第二端连接，所述第三电感的第二端接地。

14.如权利要求13所述的射频前端模组，其特征在于，所述第三电感绕设形成第三区域，所述第二电容设置在所述第三区域中，或者，所述第二电容设置在所述第二区域。