CN219164528U - 一种带外信号抑制电路及印刷电路板 - Google Patents

Abstract

本实用新型涉及一种带外信号抑制电路及印刷电路板，带外信号抑制电路包括：放大模块和带外抑制模块，所述放大模块的输入端连接输入信号，所述放大模块的输出端输出输出信号，所述放大模块还与所述带外抑制模块的输出端连接，所述带外抑制模块的输入端连接电源。本实用新型的带外信号抑制电路具有以下有益效果：与放大模块连接的带外抑制模块，可以有效减少外部信号对基波信号工作的干扰，使放大模块在输出更高功率的同时，提高信号放大的线性度，同时，该带外抑制模块部分设置于基板上，节省了芯片面积。

Description

一种带外信号抑制电路及印刷电路板

技术领域

本实用新型涉及射频功率放大器领域，更具体地说，涉及一种带外信号抑制电路及印刷电路板。

背景技术

随着通信技术的不断升级、更新换代，通信设备对于信号功率放大的要求越来越严苛。对于发射功率和信号放大线性度的需求越来越高，对于输入信号和输出信号的底噪控制要求越发严格。现有技术中，通过在输出级增加Trap抑制的方式来作为带外信号抑制，即在DIE(晶粒)上绘制谐振电路来形成抑制作用，但该方式不仅带外信号抑制能力有限，而且还增加了芯片的面积，使芯片体积过大。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提出一种带外信号抑制电路及印刷电路板。

本实用新型解决其技术问题所采用的技术方案是：提出一种带外信号抑制电路，包括：放大模块和带外抑制模块，所述放大模块的输入端连接输入信号，所述放大模块的输出端输出输出信号，所述放大模块还与所述带外抑制模块的输出端连接，所述带外抑制模块的输入端连接电源。

在一些实施例中，所述带外抑制模块包括：一级抑制电路和二级抑制电路；

所述一级抑制电路的输出端连接所述电源，所述一级抑制电路的输出端连接所述二级抑制电路的输入端，所述二级抑制电路的输出端连接所述放大模块；

所述一级抑制电路设置于基板上，所述二级抑制电路设置于晶粒上。

在一些实施例中，所述放大模块包括：一级放大电路和二级放大电路，所述一级抑制电路包括：第一一级厄流滤波电路和第二一级厄流滤波电路，所述二级抑制电路包括：第一二级厄流滤波电路和第二二级厄流滤波电路；

所述一级放大电路的输入端连接所述输入信号，所述一级放大电路的输出端连接所述二级放大电路的输入端，所述二级放大电路的输出端输出输出信号；

所述一级放大电路还与第一二级厄流滤波电路的输出端连接，所述第一二级厄流滤波电路的输入端连接所述第一一级厄流滤波电路的输出端连接，所述第一一级厄流滤波电路的输入端连接所述电源；

所述二级放大电路还与第二二级厄流滤波电路的输出端连接，所述第二二级厄流滤波电路的输入端连接所述第二一级厄流滤波电路的输出端连接，所述第二一级厄流滤波电路的输入端连接所述电源。

在一些实施例中，所述一级放大电路包括：放大器Q1、电容C3、电容C4、电容C5、电容C6、电感L3和电感L4；

所述电容C3和电容C4串联于所述输入信号和所述放大器Q1的基极之间，所述电感L3的一端连接于所述电容C3和电容C4之间，所述电感L3的另一端接地；

所述电容C5和电容C6串联于所述放大器Q1的集电极和所述二级放大电路的输入端之间，所述电感L4的一端连接于所述电容C5和电容C6之间，所述电感L4的另一端接地；

所述放大器Q1的集电极还与所述第一二级厄流电路的输出端连接，所述放大器Q1的发射极接地。

在一些实施例中，所述第一一级厄流滤波电路包括：电感L1和电容C1；

所述电感L1的第一端连接所述电容C1的第一端并接入所述电源，所述电感L1的第二端连接所述第一二级厄流滤波电路的输入端，所述电容C1的第二端接地。

在一些实施例中，所述第一二级厄流滤波电路包括：电感L2、电容C2和电阻R1；

所述电感L2的第一端连接所述电容C2的第一端和所述电感L1的第二端，所述电感L2的第二端连接所述放大器Q1的集电极，所述电容C2的第二端接地，所述电阻R1并联于所述电感L2。

在一些实施例中，所述二级放大电路包括：放大器Q2、电容C9、电容C10、电容C11、电容C12、电感L7和电感L8；

所述电容C9和电容C10串联于所述电容C6和所述放大器Q2的基极之间，所述电感L7的一端连接于所述电容C9和电容C10之间，所述电感L7的另一端接地；

所述电容C11和电容C12串联于所述放大器Q2的集电极和所述输出信号之间，所述电感L8的一端连接于所述电容C11和电容C12之间，所述电感L4的另一端接地；

所述放大器Q2的集电极还与所述第二二级厄流电路的输出端连接，所述放大器Q2的发射极接地。

在一些实施例中，所述第二一级厄流滤波电路包括：电感L5和电容C7；

所述电感L5的第一端连接所述电容C7的第一端并接入所述电源，所述电感L5的第二端连接所述第二二级厄流滤波电路，所述电容C7的第二端接地。

在一些实施例中，所述第二二级厄流滤波电路包括：电感L6、电容C8和电阻R2；

所述电感L6的第一端连接所述电容C8的第一端和所述电感L5的第二端，所述电感L6的第二端连接所述放大器Q2的集电极，所述电容C8的第二端接地，所述电阻R2并联于所述电感L6。

本实用新型还提供一种印刷电路板，包括：基板、芯片和如上所述的带外信号抑制电路。

本实用新型的带外信号抑制电路具有以下有益效果：与放大模块连接的带外抑制模块，可以有效减少外部信号对基波信号工作的干扰，使放大模块在输出更高功率的同时，提高信号放大的线性度，同时，该带外抑制模块部分设置于基板上，节省了芯片面积。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型的带外信号抑制电路实施例一的原理图；

图2是本实用新型的带外信号抑制电路实施例二的原理图；

图3是本实用新型的带外信号抑制电路实施例三的原理图；

图4是本实用新型的带外信号抑制电路的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型的带外信号抑制电路，包括：放大模块100和带外抑制模块200，放大模块100的输入端连接输入信号RFIN，放大模块100的输出端输出输出信号RFOUT，放大模块100还与带外抑制模块200的输出端连接，带外抑制模块200的输入端连接电源。

具体地，本实用新型中的输入、输出信号RFOUT为射频信号，由于非线性负载产生的谐波影响，经过功率放大的输出信号RFOUT线性度较差。本实用新型中，与放大模块100连接的带外抑制模块200，可以有效减少外部信号对基波信号工作的干扰，增强带外信号抑制程度，使放大模块100在输出更高功率的同时，提高信号放大的线性度。

进一步地，在一些实施例中，带外抑制模块200包括：一级抑制电路210和二级抑制电路220。

具体地，如图2所示，一级抑制电路210的输出端连接电源，一级抑制电路210的输出端连接二级抑制电路220的输入端，二级抑制电路220的输出端连接放大模块100。其中，一级抑制电路210设置于基板上，二级抑制电路220设置于晶圆上。

可以理解地，二级抑制电路220和放大模块100均设于晶圆上，属于晶圆的一部分，晶圆通过引脚焊接于基板上。一级抑制电路210通过SMD元器件回流焊接在基板上，二级抑制电路220和一级抑制电路210通过bondwire(键合线)连接。一级抑制电路210设置于基板上，使其带外信号抑制功能增强，尤其是对二阶谐波和三阶谐波等有很好的抑制效果，同时，还节省了晶圆面积。

可选地，在部分实施例中，可以根据实际需要只设置一级抑制电路210或者二级抑制电路220。

进一步地，在一些实施例中，放大模块100包括：一级放大电路110和二级放大电路120，一级抑制电路210包括：第一一级厄流滤波电路211和第二一级厄流滤波电路212，二级抑制电路220包括：第一二级厄流滤波电路212和第二二级厄流滤波电路222；

具体地，如图3所示，一级放大电路110的输入端连接输入信号RFIN，一级放大电路110的输出端连接二级放大电路120的输入端，二级放大电路120的输出端输出输出信号RFOUT；一级放大电路110还与第一二级厄流滤波电路212的输出端连接，第一二级厄流滤波电路212的输入端连接第一一级厄流滤波电路211的输出端连接，第一一级厄流滤波电路211的输入端连接电源；二级放大电路120还与第二二级厄流滤波电路222的输出端连接，第二二级厄流滤波电路222的输入端连接第二一级厄流滤波电路212的输出端连接，第二一级厄流滤波电路212的输入端连接电源。

可以理解地，第一一级厄流滤波电路211和第一二级厄流滤波电路212为一级放大电路110的正常工作过滤外部的信号干扰，尤其是对二阶谐波和三阶谐波等有很好的抑制效果。在部分实施例中，根据实际情况的需要，一级放大电路110可以只设置第一一级厄流滤波电路211或第一二级厄流滤波电路212。

同样地，第二一级厄流滤波电路212和第二二级厄流滤波电路222为二级放大电路120的正常工作过滤外部的信号干扰，二级放大电路120也可以只设置第一一级厄流滤波电路211或第一二级厄流滤波电路212。在部分实施例中，放大模块100可以只包含一级放大模块100，或者包含多个一级放大模块100，以满足实际的需要。

进一步地，在一些实施例中，一级放大电路110包括：放大器Q1、电容C3、电容C4、电容C5、电容C6、电感L3和电感L4。

具体地，如图4所示，电容C3和电容C4串联于输入信号RFIN和放大器Q1的基极之间，电感L3的一端连接于电容C3和电容C4之间，电感L3的另一端接地；电容C5和电容C6串联于放大器Q1的集电极和二级放大电路120的输入端之间，电感L4的一端连接于电容C5和电容C6之间，电感L4的另一端接地；放大器Q1的集电极还与第一二级厄流电路的输出端连接，放大器Q1的发射极接地。

其中，电容C3、电容C4和电感L3构成一级放大电路110的输入阻抗匹配电路，电容C5、电容C6和电感L4构成一级放大电路110的输出阻抗匹配电路。输入阻抗匹配电路与源端的阻抗相匹配，输出阻抗匹配电路主要是与负载端的阻抗相匹配，使放大电路的输出功率达到最大值。

可选地，放大器Q1包括但不限于为场效应晶体管和运算放大器。

进一步地，在一些实施例中，第一一级厄流滤波电路211包括：电感L1和电容C1。电感L1的第一端连接电容C1的第一端并接入电源，电感L1的第二端连接第一二级厄流滤波电路212，电容C1的第二端接地。

可选地，电感L1和电容C1包括但不限于通过SMD(表面贴装器件)回流焊接在基板上，该基板包括但不限于为Laminate LGA(触点阵列封装)基板。该第一一级厄流滤波电路211由电感L1和电容C1构成的LC谐振电路，通过电容和电感的滤波作用，抑制射频基波信号的泄露，并抑制外来干扰信号的引入。

进一步地，在一些实施例中，第一二级厄流滤波电路212包括：电感L2、电容C2和电阻R1。电感L2的第一端连接电容C2的第一端和电感L1的第二端，电感L2的第二端连接一级放大电路110，电容C2的第二端接地，电阻R1并联于电感L2。

可选地，电容C2采用MIM(Metal-Insulator-Metal，极板电容)电容，电感L2采用MMIC(微波单片集成电路)电感，即电感L2是在DIE(晶圆)上layout(版图设计)绘制出来的。该第一二级厄流滤波电路212抑制射频基波信号泄露，以及通过LC谐振的方式抑制外来干扰信号的引入，加强第一一级厄流滤波电路211的作用效果。电阻R1采用MMIC电感，即电阻R1绘制于DIE上，电阻R1主要起到限流保护的作用。

进一步地，在一些实施例中，二级放大电路120包括：放大器Q2、电容C9、电容C10、电容C11、电容C12、电感L7和电感L8。

具体地，电容C9和电容C10串联于电容C6和放大器Q2的基极之间，电感L7的一端连接于电容C9和电容C10之间，电感L7的另一端接地；电容C11和电容C12串联于放大器Q2的集电极和输出信号RFOUT之间，电感L8的一端连接于电容C11和电容C12之间，电感L4的另一端接地；放大器Q2的集电极还与第二二级厄流电路的输出端连接，放大器Q2的发射极接地。

其中，电容C9、电容C10和电感L7构成二级放大电路120的输入阻抗匹配电路，电容C11、电容C12和电感L8构成二级放大电路120的输出阻抗匹配电路。输入阻抗匹配电路与源端的阻抗相匹配，输出阻抗匹配电路主要是与负载端的阻抗相匹配，使放大电路的输出功率达到最大值。

可选地，放大器Q1包括但不限于为场效应晶体管和运算放大器。

进一步地，在一些实施例中，第二一级厄流滤波电路212包括：电感L5和电容C7。电感L5的第一端连接电容C7的第一端并接入电源，电感L5的第二端连接第二二级厄流滤波电路222，电容C7的第二端接地；

电感L5和电容C7焊接在基板上。

可选地，电感L5和电容C7包括但不限于通过SMD(表面贴装器件)回流焊接在基板上，该基板包括但不限于为Laminate LGA(触点阵列封装)基板。第二一级厄流滤波电路212通过电感L5和电容C7构成的LC谐振电路，通过电容和电感的滤波作用，抑制射频基波信号的泄露，并抑制外来干扰信号的引入。

进一步地，在一些实施例中，第二二级厄流滤波电路222包括：电感L6、电容C8和电阻R2。电感L6的第一端连接电容C8的第一端和电感L5的第二端，电感L6的第二端连接二级放大电路120，电容C8的第二端接地，电阻R2并联于电感L6。

可选地，电容C8采用MIM(Metal-Insulator-Metal，极板电容)电容，电感L6采用MMIC(微波单片集成电路)电感，即电感L6是在DIE上layout(布局设计)绘制出来的。第二二级厄流滤波电路222抑制射频基波信号泄露，以及通过LC谐振的方式抑制外来干扰信号的引入，加强第二一级厄流滤波电路212的作用效果。电阻R2采用MMIC电感，即电阻R2绘制于DIE上，电阻R2主要起到限流保护的作用。

二级放大电路120与一级放大电路110的结构相同，第二一级厄流滤波电路212和第一一级厄流滤波电路211结构相同，第二二级厄流滤波电路222和第一二级厄流滤波电路212结构相同。其中，第一一级厄流滤波电路211和第一二级厄流滤波电路212构成一级放大电路110的带外信号抑制电路，第二一级厄流滤波电路212和第二二级厄流滤波电路222构成二级放大电路120的带外信号抑制电路。在部分实施例中，本实用新型的带外信号信号抑制电路只包含一级放大电路110，在部分实施例中，包含二级或多级放大电路，相应地，每一级放大电路110还设置有对应的带外信号抑制电路。

实施本实用新型的带外信号信号抑制电路，具有以下有益效果：与放大模块100连接的带外抑制模块200，可以有效减少外部信号对基波信号工作的干扰，使放大模块100在输出更高功率的同时，提高信号放大的线性度。同时，该带外抑制模块200部分设置于基板上，节省了芯片面积。

本实用新型还提供一种印刷电路板，包括：基板、芯片和实施例公开的带外信号抑制电路。

以上实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据此实施，并不能限制本实用新型的保护范围。凡跟本实用新型权利要求范围所做的均等变化与修饰，均应属于本实用新型权利要求的涵盖范围。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种带外信号抑制电路，其特征在于，包括：放大模块和带外抑制模块，所述放大模块的输入端连接输入信号，所述放大模块的输出端输出输出信号，所述放大模块还与所述带外抑制模块的输出端连接，所述带外抑制模块的输入端连接电源。

2.根据权利要求1所述的带外信号抑制电路，其特征在于，所述带外抑制模块包括：一级抑制电路和二级抑制电路；

所述一级抑制电路的输出端连接所述电源，所述一级抑制电路的输出端连接所述二级抑制电路的输入端，所述二级抑制电路的输出端连接所述放大模块；

所述一级抑制电路设置于基板上，所述二级抑制电路设置于晶粒上。

3.根据权利要求2所述的带外信号抑制电路，其特征在于，所述放大模块包括：一级放大电路和二级放大电路，所述一级抑制电路包括：第一一级厄流滤波电路和第二一级厄流滤波电路，所述二级抑制电路包括：第一二级厄流滤波电路和第二二级厄流滤波电路；

所述一级放大电路的输入端连接所述输入信号，所述一级放大电路的输出端连接所述二级放大电路的输入端，所述二级放大电路的输出端输出输出信号；

所述一级放大电路还与第一二级厄流滤波电路的输出端连接，所述第一二级厄流滤波电路的输入端连接所述第一一级厄流滤波电路的输出端连接，所述第一一级厄流滤波电路的输入端连接所述电源；

所述二级放大电路还与第二二级厄流滤波电路的输出端连接，所述第二二级厄流滤波电路的输入端连接所述第二一级厄流滤波电路的输出端连接，所述第二一级厄流滤波电路的输入端连接所述电源。

4.根据权利要求3所述的带外信号抑制电路，其特征在于，所述一级放大电路包括：放大器Q1、电容C3、电容C4、电容C5、电容C6、电感L3和电感L4；

所述电容C3和电容C4串联于所述输入信号和所述放大器Q1的基极之间，所述电感L3的一端连接于所述电容C3和电容C4之间，所述电感L3的另一端接地；

所述电容C5和电容C6串联于所述放大器Q1的集电极和所述二级放大电路的输入端之间，所述电感L4的一端连接于所述电容C5和电容C6之间，所述电感L4的另一端接地；

所述放大器Q1的集电极还与所述第一二级厄流电路的输出端连接，所述放大器Q1的发射极接地。

5.根据权利要求4所述的带外信号抑制电路，其特征在于，所述第一一级厄流滤波电路包括：电感L1和电容C1；

所述电感L1的第一端连接所述电容C1的第一端并接入所述电源，所述电感L1的第二端连接所述第一二级厄流滤波电路的输入端，所述电容C1的第二端接地。

6.根据权利要求5所述的带外信号抑制电路，其特征在于，所述第一二级厄流滤波电路包括：电感L2、电容C2和电阻R1；

所述电感L2的第一端连接所述电容C2的第一端和所述电感L1的第二端，所述电感L2的第二端连接所述放大器Q1的集电极，所述电容C2的第二端接地，所述电阻R1并联于所述电感L2。

7.根据权利要求6所述的带外信号抑制电路，其特征在于，所述二级放大电路包括：放大器Q2、电容C9、电容C10、电容C11、电容C12、电感L7和电感L8；

所述电容C9和电容C10串联于所述电容C6和所述放大器Q2的基极之间，所述电感L7的一端连接于所述电容C9和电容C10之间，所述电感L7的另一端接地；

所述电容C11和电容C12串联于所述放大器Q2的集电极和所述输出信号之间，所述电感L8的一端连接于所述电容C11和电容C12之间，所述电感L4的另一端接地；

所述放大器Q2的集电极还与所述第二二级厄流电路的输出端连接，所述放大器Q2的发射极接地。

8.根据权利要求7所述的带外信号抑制电路，其特征在于，所述第二一级厄流滤波电路包括：电感L5和电容C7；

所述电感L5的第一端连接所述电容C7的第一端并接入所述电源，所述电感L5的第二端连接所述第二二级厄流滤波电路，所述电容C7的第二端接地。

9.根据权利要求8所述的带外信号抑制电路，其特征在于，所述第二二级厄流滤波电路包括：电感L6、电容C8和电阻R2；

所述电感L6的第一端连接所述电容C8的第一端和所述电感L5的第二端，所述电感L6的第二端连接所述放大器Q2的集电极，所述电容C8的第二端接地，所述电阻R2并联于所述电感L6。

10.一种印刷电路板，包括：基板、芯片和如权利要求1-9任一项所述的带外信号抑制电路。

Images