JP2007258670A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007258670A JP2007258670A JP2006303717A JP2006303717A JP2007258670A JP 2007258670 A JP2007258670 A JP 2007258670A JP 2006303717 A JP2006303717 A JP 2006303717A JP 2006303717 A JP2006303717 A JP 2006303717A JP 2007258670 A JP2007258670 A JP 2007258670A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- sensor chip
- upper lid
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【課題】半導体センサチップを囲む電磁シールドを簡便に形成することができる半導体装置を提供する。
【解決手段】上面3aに半導体センサチップ5を固定する基板3と、基板3の上方を覆って中空空間S2を形成する導電性の上部蓋体9と、半導体センサチップ5の下方に配される導電性の下部シールド部11とを備え、上部蓋体9が前記上面3aに対向して配される天板部9aと、天板部9aの周縁略全体から前記基板3の厚さ方向に延出すると共に基板3の側面3cに隣り合って配される側壁部9cとを備え、該側壁部9cと前記下部シールド部11とが基板3の側面3cにおいて接触し、下部シールド部11が基板3の外側に突出するシールド用接続端子に接続されていることを特徴とする半導体装置1を提供する。
【選択図】図3
【解決手段】上面3aに半導体センサチップ5を固定する基板3と、基板3の上方を覆って中空空間S2を形成する導電性の上部蓋体9と、半導体センサチップ5の下方に配される導電性の下部シールド部11とを備え、上部蓋体9が前記上面3aに対向して配される天板部9aと、天板部9aの周縁略全体から前記基板3の厚さ方向に延出すると共に基板3の側面3cに隣り合って配される側壁部9cとを備え、該側壁部9cと前記下部シールド部11とが基板3の側面3cにおいて接触し、下部シールド部11が基板3の外側に突出するシールド用接続端子に接続されていることを特徴とする半導体装置1を提供する。
【選択図】図3
Description
本発明は、音圧センサチップ等の半導体センサチップを備える半導体装置に関する。
従来、シリコン半導体を用いて製造される、例えばシリコンマイクなどの半導体装置には、略矩形板状に形成されその表面から裏面に向けて窪む凹状部を備えた半導体センサチップをプリント基板上に実装して構成したものがある。この半導体装置において、半導体センサチップは、凹状部により薄肉化された部分が例えばブリッジ抵抗回路を備えたダイヤフラム(可動電極)とされ、音圧などの圧力が加わるとダイヤフラムに変位やひずみ(以下、変位という)が生じ、ブリッジ抵抗回路がこの変位を電気抵抗の変化として捉え、変位の大きさに応じた電気抵抗の変化に基づいて圧力を検出することが可能とされている。
また、この種の半導体装置は、プリント基板の表面(上面)にカバー(蓋体)が設置され、このカバーで画成された空間内に半導体センサチップを収容するように構成されている。このカバーには、空間内と外部とを連通させる開口部が設けられ、開口部を通じて外部で生じた音圧等の変動する圧力を空間内に導き半導体センサチップに到達させることが可能とされている。さらに、カバーには、内面に導電性層が設けられ、開口部以外の部分を通じて空間内に侵入しようとする電磁気的なノイズをこの導電性層の電磁シールドで遮断することが可能とされている(例えば、特許文献1、特許文献2参照)。したがって、半導体センサチップが導電性層によって覆われない部分、すなわち、上記空間内へのノイズ侵入を許す領域は、小さくすることが好ましい。
特表2004−537182号公報
米国特許第6781231号明細書
しかしながら、上記の半導体装置においては、半導体装置を例えば携帯電話機などの回路基板に実装する際に、カバーの導電性層と回路基板とを電気的に接続するための工夫が必要であった。
本発明は、上記事情を鑑み、簡便に電磁シールドを形成することが可能な半導体装置を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを有する半導体装置であって、上面に前記半導体センサチップを固定する基板と、該基板の上方を覆って中空空間を形成する導電性の上部蓋体と、前記半導体センサチップの下方に配される導電性の下部シールド部とを備え、前記上部蓋体と前記下部シールド部とが相互に電気接続され、前記上部蓋体及び前記下部シールド部の少なくとも一方が、前記基板の外側に露出するシールド用接続端子に接続されていることを特徴とする半導体装置を提案している。
請求項1に係る発明は、加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを有する半導体装置であって、上面に前記半導体センサチップを固定する基板と、該基板の上方を覆って中空空間を形成する導電性の上部蓋体と、前記半導体センサチップの下方に配される導電性の下部シールド部とを備え、前記上部蓋体と前記下部シールド部とが相互に電気接続され、前記上部蓋体及び前記下部シールド部の少なくとも一方が、前記基板の外側に露出するシールド用接続端子に接続されていることを特徴とする半導体装置を提案している。
また、請求項2に係る発明は、請求項1に記載の半導体装置において、前記上部蓋体が、前記上面に対向して配される天板部と、該天板部の周縁略全体から前記基板の厚さ方向に延出すると共に前記基板の側面に隣り合って配される側壁部とを備えることを特徴とする半導体装置を提案している。
これらの発明に係る半導体装置を回路基板に実装する際には、基板の外側に突出したシールド用接続端子を回路基板の接続端子に電気接続するだけで、導電性を有する上部蓋体及び下部シールド部を回路基板のグランドパターンと電気的に接続することができるため、中空空間内に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができる。
特に、半導体センサチップは、天板部及び下部シールド部によって基板の厚さ方向から覆われると共に側壁部によって基板の側方から囲まれることになるため、上部蓋体及び下部シールド部によって覆われない部分、すなわち、中空空間内へのノイズの侵入を許す領域を小さくすることが可能となる。したがって、上記電磁シールドのシールド性の向上を簡便に図ることができる。
特に、半導体センサチップは、天板部及び下部シールド部によって基板の厚さ方向から覆われると共に側壁部によって基板の側方から囲まれることになるため、上部蓋体及び下部シールド部によって覆われない部分、すなわち、中空空間内へのノイズの侵入を許す領域を小さくすることが可能となる。したがって、上記電磁シールドのシールド性の向上を簡便に図ることができる。
請求項3に係る発明は、請求項2に記載の半導体装置において、前記上部蓋体の側壁部と前記下部シールド部とが、前記基板の側面において相互に接触していることを特徴とする半導体装置を提案している。
請求項4に係る発明は、請求項1から請求項3のいずれか1項に記載の半導体装置において、前記側壁部が接着剤を介して前記基板の側面に接着されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、上部蓋体を基板に固定するための接着剤が基板の上面側に塗布されることはないため、接着剤が中空空間の内部に漏れ出すことを防止できる。
この発明に係る半導体装置によれば、上部蓋体を基板に固定するための接着剤が基板の上面側に塗布されることはないため、接着剤が中空空間の内部に漏れ出すことを防止できる。
請求項5に係る発明は、請求項1から請求項4のいずれか1項に記載の半導体装置において、前記下部シールド部が前記基板の下面に配される下部蓋体を備えることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、基板の下面に下部蓋体を取り付けるだけで、半導体センサチップの下方を覆う電磁シールドをより簡便に形成することができる。
この発明に係る半導体装置によれば、基板の下面に下部蓋体を取り付けるだけで、半導体センサチップの下方を覆う電磁シールドをより簡便に形成することができる。
また、この種の半導体装置においては、ダイヤフラムが基板の上面に対向するように半導体センサチップが配置されるため、ダイヤフラムと基板の上面との間に空洞部が形成されることになる。ここで、空洞部の容積が小さい場合には、上記空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。したがって、ダイヤフラムに対向する基板の上面から窪む穴部を樹脂層に形成して、上記空洞部の容積拡大を図ることが好ましい。なお、この空洞部は半導体装置の外方空間に対して密閉されている必要がある。
ここで、上記構成の半導体装置では、基板の下面が下部蓋体により覆われているため、上述した穴部を基板の上面から下面まで貫通させても、穴部が半導体装置の外方空間に連通することはない、すなわち、上記空洞部を容易に拡大することができる。
ここで、上記構成の半導体装置では、基板の下面が下部蓋体により覆われているため、上述した穴部を基板の上面から下面まで貫通させても、穴部が半導体装置の外方空間に連通することはない、すなわち、上記空洞部を容易に拡大することができる。
請求項6に係る発明は、請求項1から請求項5のいずれか1項に記載の半導体装置において、前記下部シールド部が、前記基板を構成する樹脂層に封止される略板状のステージ部を備え、該ステージ部が、前記樹脂層の側面から外方に突出する延出部を備え、該延出部が、前記側壁部と接触していることを特徴とする半導体装置を提案している。
請求項7に係る発明は、請求項6に記載の半導体装置において、前記ステージ部の一部が、前記基板の上面をなすことを特徴とする半導体装置を提案している。
請求項8に係る発明は、請求項1から請求項7のいずれか1項に記載の半導体装置において、前記シールド用接続端子が前記上部蓋体若しくは前記下部シールド部と一体に形成されていることを特徴とする半導体装置を提案している。
請求項9に係る発明は、請求項1から請求項8のいずれか1項に記載の半導体装置において、前記半導体チップの両側に、前記半導体チップと電気的に接続されると共に前記基板の側面から突出する複数のリードが一列ずつ並べて配されていることを特徴とする半導体装置を提案している。
請求項10に係る発明は、請求項1から請求項9に記載の半導体装置において、前記下部シールド部が、前記基板の略全面にわたって形成されていることを特徴とする半導体装置を提案している。
請求項1及び請求項2に係る発明によれば、上部蓋体の側壁部が基板の側面の略全体に隣り合って配されるため、上部蓋体を基板に取り付ける際に、基板に対する上部蓋体の位置決めを容易に行うことができる。また、上部蓋体を取り付けた状態で上部蓋体及び下部シールド部が相互に電気接続されるため、手間をかけずに上述した電磁シールドを容易に構成することが可能となる。
請求項3に係る発明によれば、上部蓋体及び下部シールド部を基板の側面において相互に接触させる構成となっているため、上部蓋体及び下部シールド部を基板に取り付けるだけで、上述した電磁シールドをさらに容易に構成することが可能となる。
また、請求項4に係る発明によれば、接着剤が中空空間内に漏れ出すことを防止できるため、上記接着剤に基づいて中空空間の容積や中空空間の形状が変化することを防ぎ、上記変化に伴って半導体センサチップのダイヤフラムの音響特性に悪影響を及ぼすことを防止できる。
また、請求項5に係る発明によれば、導電性を有する下部蓋体を基板の下面に配置することで、半導体センサチップの下方を覆う電磁シールドをより簡便に形成することができると共に、半導体センサチップの下方側に形成される空洞部の容積拡大を容易に図ることができる。
また、請求項6及び請求項7に係る発明によれば、上部蓋体の側壁部をステージ部の延出部と接触させるだけで、半導体センサチップの上方、下方並びに側方を覆う電磁シールドをさらに簡便に形成することができる。
また、請求項7に係る発明によれば、半導体センサチップを設置する基板の上面を容易に平坦に形成することができるため、半導体センサチップを容易に基板の上面に設置することが可能となる。
また、下部シールド部が半導体センサチップを配するステージ部及び下部蓋体の両方を備える場合には、樹脂層に形成される上記穴部を半導体センサチップの大きさよりも大きく形成することができる。すなわち、ステージ部には、ダイヤフラムに対向すると共に半導体センサチップよりも小さく樹脂層の穴部に連通する貫通孔を形成しておくことで、半導体センサチップの設置面を確保することができると共に、樹脂層の穴部をステージ部の貫通孔よりも大きく形成することができる。したがって、空洞部の容積拡大をさらに図ることができる。
また、下部シールド部が半導体センサチップを配するステージ部及び下部蓋体の両方を備える場合には、樹脂層に形成される上記穴部を半導体センサチップの大きさよりも大きく形成することができる。すなわち、ステージ部には、ダイヤフラムに対向すると共に半導体センサチップよりも小さく樹脂層の穴部に連通する貫通孔を形成しておくことで、半導体センサチップの設置面を確保することができると共に、樹脂層の穴部をステージ部の貫通孔よりも大きく形成することができる。したがって、空洞部の容積拡大をさらに図ることができる。
また、請求項8に係る発明によれば、上部蓋体若しくは下記シールド部とシールド用接続端子とを一体的に形成しておくことにより、電磁シールドをさらに容易に形成することができる。
また、請求項9に係る発明によれば、複数のリードの配列方向の両端に位置する基板の側面にはリードが配されないため、リードを配さない基板の側面において、上部蓋体と下部シールド部とを相互に接触させることができる。すなわち、上部蓋体の側壁部と下部シールド部との接触領域を、リードを配さない基板の側面全体に拡大することができる。
以上のことから、上部蓋体と下部シールド部とにより半導体センサチップを包み込む領域をさらに拡大させて、中空空間内へのノイズ侵入を許す領域をさらに小さくすることができるため、電磁シールドのシールド性をさらに向上させることができる。
以上のことから、上部蓋体と下部シールド部とにより半導体センサチップを包み込む領域をさらに拡大させて、中空空間内へのノイズ侵入を許す領域をさらに小さくすることができるため、電磁シールドのシールド性をさらに向上させることができる。
また、請求項10に係る発明によれば、中空空間の下方側の略全体が下部シールド部によって覆われることになり、中空空間内へのノイズの侵入を許す領域をさらに小さくすることができるため、電磁シールドのシールド性のさらなる向上を図ることができる。
以下、図1から図3を参照し、本発明の第1実施形態に係る半導体装置について説明する。本実施形態は、外部に発生した音響などの音圧を検出する半導体装置に関し、特にここではリードフレームを用いて製造される表面実装型の半導体装置のうちSOP(Small Outline package)タイプの半導体装置で実施例を説明する。
本実施形態の半導体装置1は、図1から図3に示すように、平面視略矩形の板状に形成された基板3と、基板3の上面3aに配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から基板3に重ねて配された上部蓋体9と、半導体センサチップ5及び増幅器7の下方に配されて基板3の上面3aをなす略板状のステージ部(下部シールド部)11とを備えている。
本実施形態の半導体装置1は、図1から図3に示すように、平面視略矩形の板状に形成された基板3と、基板3の上面3aに配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から基板3に重ねて配された上部蓋体9と、半導体センサチップ5及び増幅器7の下方に配されて基板3の上面3aをなす略板状のステージ部(下部シールド部)11とを備えている。
基板3は、上記ステージ部11の両側に、配される複数のリード13,15と、ステージ部11及びリード13,15を一体的に固定して封止する樹脂モールド部(樹脂層)19とを備えている。
複数のリード13,15は、それぞれ略平板状の帯状に形成されており、半導体センサチップ5及び増幅器7の配列方向に沿って複数(図示例では3つ)ずつ等間隔に並べて配されている。各リード13,15の一端部13a,15aは、樹脂モールド部19と共に平坦な基板3の上面3aをなすようにステージ部11に隣り合って配されている。また、各リード13,15の他端部13b,15bは、複数のリード13,15の配列方向に延びる基板3の側面3bから基板3の外方に突出して配されている。
これらリード13,15は、半導体装置1を回路基板(不図示)に実装する際に、回路基板の接続端子に半田付けする外部接続端子としての役割を果たすものである。
複数のリード13,15は、それぞれ略平板状の帯状に形成されており、半導体センサチップ5及び増幅器7の配列方向に沿って複数(図示例では3つ)ずつ等間隔に並べて配されている。各リード13,15の一端部13a,15aは、樹脂モールド部19と共に平坦な基板3の上面3aをなすようにステージ部11に隣り合って配されている。また、各リード13,15の他端部13b,15bは、複数のリード13,15の配列方向に延びる基板3の側面3bから基板3の外方に突出して配されている。
これらリード13,15は、半導体装置1を回路基板(不図示)に実装する際に、回路基板の接続端子に半田付けする外部接続端子としての役割を果たすものである。
上述した複数のリード13,15は、ステージ部11から切り離されたチップ接続用リード13と、ステージ部11と一体に形成されるグランド接続用リード(シールド用接続端子)15とに分けられている。
チップ接続用リード13は、半導体センサチップ5や増幅器7と電気的に接続するためのものであり、本実施形態においては複数(図示例では5つ)形成されている。また、グランド接続用リード15は、半導体装置1を実装する回路基板のグランドパターンと接続されるものであり、上述した複数のチップ接続用リード13に隣り合う位置に1つ配されている。
チップ接続用リード13は、半導体センサチップ5や増幅器7と電気的に接続するためのものであり、本実施形態においては複数(図示例では5つ)形成されている。また、グランド接続用リード15は、半導体装置1を実装する回路基板のグランドパターンと接続されるものであり、上述した複数のチップ接続用リード13に隣り合う位置に1つ配されている。
ステージ部11は、例えば銅材などの導電性材料により形成されており、半導体センサチップ5や増幅器7の下方側において基板3の略全面にわたって形成されている。ここで、基板3の略全面とは、図示例のように少なくとも半導体センサチップ5、増幅器7及びこれらを相互に電気接続するワイヤー21を含めた領域であればよいが、例えば基板3の上面3aの全体を含む領域であっても良い。
また、ステージ部11のうちリード13,15の配列方向に延びる両端が、リード13,15の配列方向に直交する基板3の側面3cから外方に突出している。この突出部分はステージ部11の延出部11a,11bをなしている。なお、延出部11a,11bが突出する基板3の側面3cには上述したリード13,15が配されていない。また、基板3の側面3cから突出する延出部11a,11bの突出長さは、1mm以下程度となっている。
以上のように構成されたステージ部11、チップ接続用リード13及びグランド接続用リード15は、同一のリードフレームによって形成されるものである。
また、ステージ部11のうちリード13,15の配列方向に延びる両端が、リード13,15の配列方向に直交する基板3の側面3cから外方に突出している。この突出部分はステージ部11の延出部11a,11bをなしている。なお、延出部11a,11bが突出する基板3の側面3cには上述したリード13,15が配されていない。また、基板3の側面3cから突出する延出部11a,11bの突出長さは、1mm以下程度となっている。
以上のように構成されたステージ部11、チップ接続用リード13及びグランド接続用リード15は、同一のリードフレームによって形成されるものである。
樹脂モールド部19は、基板3の上面3a及び下面3dをなすように、平面視略矩形の板状に形成されている。また、樹脂モールド部19には、基板3の上面3aの周縁に該上面3aから上方に突出する略環状の突部19aが形成されている。
突部19aは、その突出方向先端側に向かうに従いその幅が漸次小となるように形成されており、この突部19aによって樹脂モールド部19の上面3a側に、凹部19bが画成されることになる。また、突部19aには、ステージ部11、チップ接続用リード13及びグランド接続用リード15の中途部11c,13c,15cが封止されている。なお、ステージ部11の中途部11cとは、半導体センサチップ5及び増幅器7の配置部分と延出部11a,11bとの間に位置する部分を示している。
突部19aは、その突出方向先端側に向かうに従いその幅が漸次小となるように形成されており、この突部19aによって樹脂モールド部19の上面3a側に、凹部19bが画成されることになる。また、突部19aには、ステージ部11、チップ接続用リード13及びグランド接続用リード15の中途部11c,13c,15cが封止されている。なお、ステージ部11の中途部11cとは、半導体センサチップ5及び増幅器7の配置部分と延出部11a,11bとの間に位置する部分を示している。
半導体センサチップ5は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体センサチップ5は、半導体装置1の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム5aを備えている。ダイヤフラム5aは、半導体センサチップ5の厚さ方向に振動するように構成されている。
そして、この半導体センサチップ5は、音圧を受けてダイヤフラム5aが振動した際にダイヤフラム5aの変形を静電容量の変化若しくは電気抵抗の変化として捉え、これら容量や抵抗の変化を電気信号として取り出すように構成されている。
そして、この半導体センサチップ5は、音圧を受けてダイヤフラム5aが振動した際にダイヤフラム5aの変形を静電容量の変化若しくは電気抵抗の変化として捉え、これら容量や抵抗の変化を電気信号として取り出すように構成されている。
例えば、静電容量変化を電気信号として取り出す場合、半導体センサチップ5はダイヤフラム5aに対向配置される固定電極(不図示)を備えるコンデンサマイクロフォンとして構成される。そして、ダイヤフラム5aと固定電極との間隔変化を静電容量変化として捉え、この変化に応じた電気信号を出力することができる。
また、例えば、抵抗変化を電気信号として取り出す場合、ダイヤフラム5a自体の変形を電気抵抗の変化として捉え、この変化に応じた電気信号を出力することができる。
また、例えば、抵抗変化を電気信号として取り出す場合、ダイヤフラム5a自体の変形を電気抵抗の変化として捉え、この変化に応じた電気信号を出力することができる。
この半導体センサチップ5は、ダイヤフラム5aが基板3の上面3aに対向するように、絶縁材料からなる接着ペーストC1を介して基板3の上面3aをなすステージ部11に接着固定されている。これにより、半導体センサチップ5のダイヤフラム5aと基板3の上面3aとの間に空洞部S1が形成される。なお、上記のように半導体センサチップ5を固定した状態において、空洞部S1は外方に対して密閉されている。
この半導体センサチップ5は、後述する増幅器7やチップ接続用リード13の一端部13aとワイヤー21,23により電気的に接続されている。
この半導体センサチップ5は、後述する増幅器7やチップ接続用リード13の一端部13aとワイヤー21,23により電気的に接続されている。
増幅器7は、半導体センサチップ5から出力された電気信号を増幅する等の役割を果たすものであり、半導体センサチップ5と同様に接着ペーストC2を介して樹脂モールド部19の上面3aに固定されている。また、この増幅器7は、チップ接続用リード13の一端部13aとワイヤー25により電気的に接続されている。
上部蓋体9は、例えば銅材などの導電性材料により形成されており、基板3の上面3aに対向して配置される略矩形平板状の天板部9aと、天板部9aの側端と繋がりつつ垂下した側壁部9b,9cとを備えており、開口側を下方に向けた略皿状に形成されている。
天板部9aは、樹脂モールド部19に形成された略環状の突部19aの上端面に当接するように形成されており、樹脂モールド部19の凹部19bの開口を覆って半導体センサチップ5及び増幅器7を含む中空空間S2を形成するようになっている。この天板部9aには、その厚さ方向に貫通する開口部9dが形成されており、この開口部9dを介して上記中空空間S2が半導体装置1の外側に位置する外方空間に連通することになる。
天板部9aは、樹脂モールド部19に形成された略環状の突部19aの上端面に当接するように形成されており、樹脂モールド部19の凹部19bの開口を覆って半導体センサチップ5及び増幅器7を含む中空空間S2を形成するようになっている。この天板部9aには、その厚さ方向に貫通する開口部9dが形成されており、この開口部9dを介して上記中空空間S2が半導体装置1の外側に位置する外方空間に連通することになる。
側壁部9b,9cは、天板部9aの周縁略全体にわたって形成されており、樹脂モールド部19の側面3b,3c側から突部19aを覆うように構成されている。ステージ部11の両側に配される一対の第1の側壁部9bは、リード13,15が突出する樹脂モールド部19の側面3bに接着剤(不図示)を介して接着されている。
また、半導体センサチップ5及び増幅器7の配列方向の両端部に位置する一対の第2の側壁部9cは、ステージ部11の延出部11a,11bが突出する樹脂モールド部19の側面3c側に配されており、延出部11a,11bに係合している。すなわち、第2の側壁部9cの先端は内側に屈曲されており、これら一対の第2の側壁部9cの屈曲部においてステージ部11の延出部11a,11bが挟み込まれている。これにより、第2の側壁部9cと延出部11a,11bとが接触して上部蓋体9のとステージ部11とが電気接続されることになる。
また、半導体センサチップ5及び増幅器7の配列方向の両端部に位置する一対の第2の側壁部9cは、ステージ部11の延出部11a,11bが突出する樹脂モールド部19の側面3c側に配されており、延出部11a,11bに係合している。すなわち、第2の側壁部9cの先端は内側に屈曲されており、これら一対の第2の側壁部9cの屈曲部においてステージ部11の延出部11a,11bが挟み込まれている。これにより、第2の側壁部9cと延出部11a,11bとが接触して上部蓋体9のとステージ部11とが電気接続されることになる。
以上のように構成された半導体装置1の製造方法について、以下に説明する。
本実施形態の半導体装置1を製造する際には、はじめに、銅材等からなる金属製薄板にプレス加工やエッチング加工を施して、ステージ部11、チップ接続用リード13及びグランド接続用リード15を一体的に連結したリードフレーム(不図示)を形成する。具体的には、チップ接続用リード13及びグランド接続用リード15が、これらの他端部13b,15bにおいて連結されている。
次いで、樹脂モールド部形成用の金型(不図示)を用いて上記リードフレームを樹脂モールド部19により封止し、チップ接続用リード13及びグランド接続用リード15を個々に切り分けることで、基板3が形成されることになる。
本実施形態の半導体装置1を製造する際には、はじめに、銅材等からなる金属製薄板にプレス加工やエッチング加工を施して、ステージ部11、チップ接続用リード13及びグランド接続用リード15を一体的に連結したリードフレーム(不図示)を形成する。具体的には、チップ接続用リード13及びグランド接続用リード15が、これらの他端部13b,15bにおいて連結されている。
次いで、樹脂モールド部形成用の金型(不図示)を用いて上記リードフレームを樹脂モールド部19により封止し、チップ接続用リード13及びグランド接続用リード15を個々に切り分けることで、基板3が形成されることになる。
この基板3の形成完了後には、基板3の上面3aをなすステージ部11に接着ペーストC1,C2を介して半導体センサチップ5及び増幅器7を固定し、ワイヤーボンディングにより半導体センサチップ5と増幅器7をワイヤー21で電気接続すると共に、半導体センサチップ5及び増幅器7とチップ接続用リード13の一端部13aとをワイヤー23、25で電気接続する。
最後に、天板部9aが樹脂モールド部19の凹部19bの開口を覆うように、上部蓋体9を基板3に固定することで、半導体装置1の製造が完了する。なお、この上部蓋体9の固定は、一対の第1の側壁部9bと樹脂モールド部19の一方の側面3bとの接着、及び、一対の第2の側壁部9cと樹脂モールド部19の他方の側面3cとの係合により行われる。
最後に、天板部9aが樹脂モールド部19の凹部19bの開口を覆うように、上部蓋体9を基板3に固定することで、半導体装置1の製造が完了する。なお、この上部蓋体9の固定は、一対の第1の側壁部9bと樹脂モールド部19の一方の側面3bとの接着、及び、一対の第2の側壁部9cと樹脂モールド部19の他方の側面3cとの係合により行われる。
以上のように製造された半導体装置1を回路基板(不図示)に実装する際には、半田付け等により、チップ接続用リード13及びグランド接続用リード15の一端部13a,15aを回路基板の接続端子と電気接続すればよい。
上述したように、半導体センサチップ5及び増幅器7は、上部蓋体9の天板部9a及びステージ部11によって基板3の厚さ方向から覆われると共に上部蓋体9の側壁部9b,9cによって基板3の側方から囲まれることになる。また、上部蓋体9がステージ部11と接触して電気接続されると共に、ステージ部11がグランド接続用リード15と一体に形成されている。
したがって、上記半導体装置1を回路基板(不図示)に実装する際には、半田付け等により、グランド接続用リード15を回路基板のグランドパターンと電気接続するだけで、半導体センサチップ5及び増幅器7を包み込む上部蓋体9及びステージ部11を回路基板のグランドパターンと電気的に接続することができるため、中空空間S2内に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができる。
したがって、上記半導体装置1を回路基板(不図示)に実装する際には、半田付け等により、グランド接続用リード15を回路基板のグランドパターンと電気接続するだけで、半導体センサチップ5及び増幅器7を包み込む上部蓋体9及びステージ部11を回路基板のグランドパターンと電気的に接続することができるため、中空空間S2内に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができる。
そして、この電磁シールドは、上述したように上部蓋体9及びステージ部11によって半導体センサチップ5及び増幅器7を包み込んでいるため、上部蓋体9及びステージ部11によって中空空間S2が覆われない部分、すなわち、中空空間S2内へのノイズの侵入を許す領域を小さくすることが可能となる。したがって、上記電磁シールドのシールド性の向上を簡便に図ることができる。
具体的には、上部蓋体9とステージ部11とを相互に接触させる基板3の側面3cには複数のリード13,15が配されていないため、上部蓋体9の側壁部9cとステージ部11との接触領域を、リード13,15を配さない基板3の側面3c全体に拡大することができる。したがって、上部蓋体9とステージ部11とにより半導体センサチップ5及び増幅器7を包み込む領域をさらに拡大させて、中空空間S2内へのノイズ侵入を許す領域を特に小さくすることができるため、電磁シールドのシールド性を飛躍的に向上させることができる。
上述した電磁シールドのシールド性向上は、インピーダンスが高く電磁誘導を受けやすいコンデンサマイクロフォンにより半導体センサチップ5を構成する場合に、特に有効となる。
具体的には、上部蓋体9とステージ部11とを相互に接触させる基板3の側面3cには複数のリード13,15が配されていないため、上部蓋体9の側壁部9cとステージ部11との接触領域を、リード13,15を配さない基板3の側面3c全体に拡大することができる。したがって、上部蓋体9とステージ部11とにより半導体センサチップ5及び増幅器7を包み込む領域をさらに拡大させて、中空空間S2内へのノイズ侵入を許す領域を特に小さくすることができるため、電磁シールドのシールド性を飛躍的に向上させることができる。
上述した電磁シールドのシールド性向上は、インピーダンスが高く電磁誘導を受けやすいコンデンサマイクロフォンにより半導体センサチップ5を構成する場合に、特に有効となる。
また、上部蓋体9の側壁部9b,9cは、基板3の側面3b,3cの略全体に隣り合って配されるため、上部蓋体9を基板3に取り付ける際に、基板3に対する上部蓋体9の位置決めを容易に行うことができる。
さらに、上部蓋体9の第2の側壁部9c及びステージ部11の延出部11a,11bを基板3の側面3cにおいて相互に接触させる構成となっているため、上部蓋体9を基板3に取り付けるだけで、手間をかけずに電磁シールドを容易に構成することが可能となる。
さらに、上部蓋体9の第2の側壁部9c及びステージ部11の延出部11a,11bを基板3の側面3cにおいて相互に接触させる構成となっているため、上部蓋体9を基板3に取り付けるだけで、手間をかけずに電磁シールドを容易に構成することが可能となる。
また、上部蓋体9を基板3に固定するための接着剤は、基板3の側面3bに塗布すればよい。すなわち、上記接着剤は基板3の上面側に塗布されることがないため、上記接着剤が中空空間S2の内部に漏れ出すことを確実に防止できる。したがって、この接着剤に基づいて中空空間S2の容積や中空空間S2の形状が変化することを防ぎ、上記変化に伴って半導体センサチップ5のダイヤフラム5aの音響特性に悪影響を及ぼすことを防止できる。
さらに、半導体センサチップ5及び増幅器7を設置する基板3の上面3aが、ステージ部11により形成されているため、この上面3aを容易に平坦に形成でき、半導体センサチップ5及び増幅器7を容易に基板3の上面3aに設置することが可能となる。
さらに、半導体センサチップ5及び増幅器7を設置する基板3の上面3aが、ステージ部11により形成されているため、この上面3aを容易に平坦に形成でき、半導体センサチップ5及び増幅器7を容易に基板3の上面3aに設置することが可能となる。
なお、上述した第1実施形態においては、基板3への上部蓋体9の固定が、一対の第1の側壁部9bと樹脂モールド部19の一方の側面3bとの接着、及び、一対の第2の側壁部9cと樹脂モールド部19の他方の側面3cとの係合により行われるとしたが、これに限ることはなく、少なくとも上記接着若しくは上記係合のいずれか一方により行われればよい。
さらに、ステージ部11は、基板3の上面3aをなすように配置されるとしたが、これに限ることはなく、少なくとも半導体センサチップ5及び増幅器7の下方側に配されていればよい。すなわち、ステージ部11は、例えば、樹脂モールド部19の内部に埋め込まれるとしても構わない。
また、複数のリード13,15は、基板3の側面3bから外側に突出するとしたが、これに限ることはなく、少なくとも基板3の外側に露出していればよく、例えば基板3の下面3dから外側に露出するとしてもよい。
さらに、ステージ部11は、基板3の上面3aをなすように配置されるとしたが、これに限ることはなく、少なくとも半導体センサチップ5及び増幅器7の下方側に配されていればよい。すなわち、ステージ部11は、例えば、樹脂モールド部19の内部に埋め込まれるとしても構わない。
また、複数のリード13,15は、基板3の側面3bから外側に突出するとしたが、これに限ることはなく、少なくとも基板3の外側に露出していればよく、例えば基板3の下面3dから外側に露出するとしてもよい。
次に、本発明による第2実施形態について図4から図6を参照して説明する。なお、この第2実施形態の半導体装置は、主として第1実施形態と半導体センサチップ5がステージ部11とは別のものにより覆われている点についてのみ異なっている。ここでは、主に上記相違点についてのみ説明し、第1実施形態の半導体装置1の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図4から図6に示すように、この実施形態に係る半導体装置31は、第1実施形態のステージ部11の代わりに、半導体センサチップ5及び増幅器7の下方側に下部蓋体(下部シールド部)33を配して構成されている。この下部蓋体33は、例えば銅材などの導電性材料により形成されており、基板3の下面3d全体に配される平面視略平板状の平板部33aと、平板部33aの側端と繋がりつつ基板3の上方に突出する側壁部33b,33cとを備えている。すなわち、下部蓋体33は、その開口側を上方に向けた略皿状に形成されている。
下部蓋体33の平板部33aは、半導体センサチップ5や増幅器7の下方側において基板3の略全面にわたって形成されている。ここで、基板3の略全面とは、少なくとも半導体センサチップ5、増幅器7及びこれらを相互に電気接続するワイヤー21を含めた領域であればよいが、図示例のように基板3の上面3aの全体を含む領域であっても良い。
下部蓋体33の平板部33aは、半導体センサチップ5や増幅器7の下方側において基板3の略全面にわたって形成されている。ここで、基板3の略全面とは、少なくとも半導体センサチップ5、増幅器7及びこれらを相互に電気接続するワイヤー21を含めた領域であればよいが、図示例のように基板3の上面3aの全体を含む領域であっても良い。
下部蓋体33の側壁部33b,33cは、接着剤(不図示)を介して基板3の側面3b,3cに接着されており、これによって下部蓋体33が基板3に固定されることになる。また、リード13,15が配されない基板3の側面3cに配される一対の側壁部33cの先端は、上部蓋体9の第2の側壁部9cの先端と接触しており、これにより上部蓋体9と下部蓋体33とが電気接続されることになる。
また、上部蓋体9を構成する第1の側壁部9bの先端の一部には、基板3の外側に屈曲する屈曲端子9eが形成されている。この屈曲端子9eは、上部蓋体9を基板3に取り付けた状態において、グランド接続用リード15と基板3の厚さ方向に重ねて配されるようになっている。これにより、上部蓋体9とグランド接続用リード15とが電気接続されることになる。なお、この屈曲端子9eは、グランド接続用リード15に半田付け等により接合されるとしてもよい。
さらに、樹脂モールド部19には、上面3aから窪んで下面3dまで貫通する穴部19cが形成されており、半導体センサチップ5は上記穴部19cを覆うように基板3の上面3aに接着固定されている。この状態においては、上記穴部19cを介して半導体センサチップ5のダイヤフラム5aと下部蓋体33の平板部33aとが相互に対向して配置されることになる。したがって、半導体センサチップ5、穴部19c及び平板部33aによって空洞部S1が画定されることになる。この空洞部S1は外方に対して密閉されている。
なお、この構成の半導体装置31においては、半導体センサチップ5及び増幅器7が基板3の上面3aをなす樹脂モールド部19に固定されるため、接着ペーストC1,C2は導電性を有していても構わない。
なお、この構成の半導体装置31においては、半導体センサチップ5及び増幅器7が基板3の上面3aをなす樹脂モールド部19に固定されるため、接着ペーストC1,C2は導電性を有していても構わない。
この半導体装置31によれば、第1実施形態と同様に、半導体センサチップ5及び増幅器7は、上部蓋体9及び下部蓋体33によって基板3の厚さ方向から覆われると共に基板3の側方から囲まれることになるため、上部蓋体9及び下部蓋体33によって中空空間S2が覆われない部分、すなわち、中空空間S2内へのノイズの侵入を許す領域を小さくすることが可能となる。したがって、上記電磁シールドのシールド性の向上を簡便に図ることができる。
具体的には、上部蓋体9と下部蓋体33とを相互に接触させる基板3の側面3cには複数のリード13,15が配されていないため、上部蓋体9と下部蓋体33との接触領域を、リード13,15を配さない基板3の側面3c全体に拡大することができる。したがって、上部蓋体9とステージ部11とにより半導体センサチップ5及び増幅器7を包み込む領域をさらに拡大させて、中空空間S2内へのノイズ侵入を許す領域を特に小さくすることができる。
具体的には、上部蓋体9と下部蓋体33とを相互に接触させる基板3の側面3cには複数のリード13,15が配されていないため、上部蓋体9と下部蓋体33との接触領域を、リード13,15を配さない基板3の側面3c全体に拡大することができる。したがって、上部蓋体9とステージ部11とにより半導体センサチップ5及び増幅器7を包み込む領域をさらに拡大させて、中空空間S2内へのノイズ侵入を許す領域を特に小さくすることができる。
さらに、下部蓋体33の側壁部33b,33cも、基板3の側面3b,3cの略全体に隣り合って配されるため、上部蓋体9を基板3に取り付ける際に、基板3に対する下部蓋体33の位置決めを容易に行うことができる。
また、上部蓋体9及び下部蓋体33を基板3に取り付けるだけで、上部蓋体9の第2の側壁部9c及び下部蓋体33の第2の側壁部33cを基板3の側面3cにおいて相互に接触させることができるため、手間をかけずに電磁シールドを容易に構成することも可能となる。
また、上部蓋体9及び下部蓋体33を基板3に取り付けるだけで、上部蓋体9の第2の側壁部9c及び下部蓋体33の第2の側壁部33cを基板3の側面3cにおいて相互に接触させることができるため、手間をかけずに電磁シールドを容易に構成することも可能となる。
さらに、基板3の下面3dに下部蓋体33を配置することにより、基板3の上面3aから窪む穴部19cを基板3の下面3dまで貫通させることができるため、空洞部S1の容積拡大を容易に図ることができる。すなわち、空洞部S1の容積が小さい場合には、上記空洞部S1の空気バネ定数が大きくなって半導体センサチップ5のダイヤフラム5aが振動しにくくなるため、ダイヤフラム5aの変位量が小さくなって圧力変動を精度良く検出することができなくなるが、下部蓋体33を設けることでこの空洞部S1の容積拡大を図ることができる。
なお、この空洞部S1は半導体装置31の外方空間に対して密閉されている必要があるが、上記構成の半導体装置31では、基板3の下面3dが下部蓋体33により覆われているため、穴部19cを基板3の上面3aから下面3dまで貫通させても、穴部19cが半導体装置31の外方空間に連通することはない。
なお、この空洞部S1は半導体装置31の外方空間に対して密閉されている必要があるが、上記構成の半導体装置31では、基板3の下面3dが下部蓋体33により覆われているため、穴部19cを基板3の上面3aから下面3dまで貫通させても、穴部19cが半導体装置31の外方空間に連通することはない。
なお、上述した第2実施形態において、下部蓋体33は、側壁部33bを基板3の側面3b,3cに接着させることで固定されるとしたが、これに限ることはなく、例えば、側壁部33bにより基板3を挟み込むことで固定されるとしてもよいし、平板部33aを基板3の下面3dに接着させることで固定されるとしても構わない。
ここで、下部蓋体33を接着により固定する場合には、基板3の下面3dと下部蓋体33との間に接着剤が配されるため、接着剤の量や塗布領域を適宜設定することで基板3の下面3dと下部蓋体33との間に微小な隙間を形成することができる。これにより、空洞部S1の気密性を低下させて空洞部S1の内部圧力を大気圧と略同等に設定することが可能となる。すなわち、半導体装置31周囲の気圧変化や温度変化に応じて空洞部S1の内部圧力が増減するため、上記気圧変化や温度変化に基づいてダイヤフラム5aが変形しなくなる。
ここで、下部蓋体33を接着により固定する場合には、基板3の下面3dと下部蓋体33との間に接着剤が配されるため、接着剤の量や塗布領域を適宜設定することで基板3の下面3dと下部蓋体33との間に微小な隙間を形成することができる。これにより、空洞部S1の気密性を低下させて空洞部S1の内部圧力を大気圧と略同等に設定することが可能となる。すなわち、半導体装置31周囲の気圧変化や温度変化に応じて空洞部S1の内部圧力が増減するため、上記気圧変化や温度変化に基づいてダイヤフラム5aが変形しなくなる。
ただし、上述した微小な隙間は、空洞部S1と半導体装置31の外側の外方空間との間の静圧差に基づく気体の流動を許容し、ダイヤフラム5aに作用する圧力変動に基づく気体の通過を阻止する程度の大きさとする必要がある。
ここで、静圧とは、気体が流動せずに静止した状態における空洞部S1や外方空間の圧力のことを示している。また、静圧の変化は、単位時間あたりの圧力変化が比較的小さいものであり、例えば、空洞部S1の加熱・冷却や、半導体センサチップ5を基板3に接着するリフロー時におけるアウトガスの発生等に伴う空洞部S1の静的な圧力変化や、標高差等に基づく外方空間の静的な気圧変化が、上記静圧変化に含まれる。
また、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部S1の静的な圧力変化や外方空間の静的な気圧変化は、この圧力変動に含まれない。
ここで、静圧とは、気体が流動せずに静止した状態における空洞部S1や外方空間の圧力のことを示している。また、静圧の変化は、単位時間あたりの圧力変化が比較的小さいものであり、例えば、空洞部S1の加熱・冷却や、半導体センサチップ5を基板3に接着するリフロー時におけるアウトガスの発生等に伴う空洞部S1の静的な圧力変化や、標高差等に基づく外方空間の静的な気圧変化が、上記静圧変化に含まれる。
また、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部S1の静的な圧力変化や外方空間の静的な気圧変化は、この圧力変動に含まれない。
さらに、上記実施形態においては、上部蓋体9の屈曲端子9eがグランド接続用リード15に接触するとしたが、これに限ることはなく、少なくとも上部蓋体9若しくは下部蓋体33のいずれか一方が電気的に接続されていればよい。すなわち、例えば下部蓋体33に上部蓋体9と同様の屈曲端子を形成してグランド接続用リード15に接触させるとしても構わない。
次に、本発明による第3実施形態について図7から図9を参照して説明する。なお、この第3実施形態の半導体装置は、主として第2実施形態の半導体装置31に第1実施形態のステージ部11を加えた構成となっている。したがって、上述した2つの実施形態の半導体装置1,31の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図7から図9に示すように、この実施形態に係る半導体装置41は、第1実施形態と同様に基板3の上面3aをなすステージ部11、及び、第2実施形態と同様の下部蓋体33を備えている。これらステージ部11及び下部蓋体33により、半導体センサチップ5及び増幅器7の下方側を覆う下部シールド部が構成されている。
この構成の半導体装置41においては、上部蓋体9及び下部蓋体33の第2の側壁部9c,33cの先端が、基板3の側面3cから突出するステージ部11の延出部11a,11bにそれぞれ接触している。これにより、上部蓋体9及び下部蓋体33がステージ部11と電気的に接続されることになる。
また、ステージ部11には、第2実施形態と同様の穴部19cに連通する貫通孔11dが形成されている。すなわち、半導体センサチップ5、ステージ部11の貫通孔11d、樹脂モールド部19の穴部19c及び下部蓋体33の平板部33aによって空洞部S1が画定されることになる。
この構成の半導体装置41においては、上部蓋体9及び下部蓋体33の第2の側壁部9c,33cの先端が、基板3の側面3cから突出するステージ部11の延出部11a,11bにそれぞれ接触している。これにより、上部蓋体9及び下部蓋体33がステージ部11と電気的に接続されることになる。
また、ステージ部11には、第2実施形態と同様の穴部19cに連通する貫通孔11dが形成されている。すなわち、半導体センサチップ5、ステージ部11の貫通孔11d、樹脂モールド部19の穴部19c及び下部蓋体33の平板部33aによって空洞部S1が画定されることになる。
この半導体装置41によれば、上述した2つの実施形態と同様の効果を奏する。
また、樹脂モールド部19に形成される穴部19cを半導体センサチップ5の大きさよりも大きく形成することができる。すなわち、ステージ部11に穴部19cに連通する貫通孔11dを形成しておくことで、半導体センサチップ5の設置面を確保することができると共に、樹脂モールド部19の穴部19cをステージ部11の貫通孔11dよりも大きく形成することができる。したがって、空洞部S1のさらなる容積拡大を図ることが可能となる。
また、樹脂モールド部19に形成される穴部19cを半導体センサチップ5の大きさよりも大きく形成することができる。すなわち、ステージ部11に穴部19cに連通する貫通孔11dを形成しておくことで、半導体センサチップ5の設置面を確保することができると共に、樹脂モールド部19の穴部19cをステージ部11の貫通孔11dよりも大きく形成することができる。したがって、空洞部S1のさらなる容積拡大を図ることが可能となる。
次に、本発明による第4実施形態について図10から図12を参照して説明する。なお、この第4実施形態の半導体装置は、第2実施形態の半導体装置31と上部蓋体の構成について異なっている。ここでは、上部蓋体の構成のみについて説明し、第2実施形態の半導体装置31の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図10から図12に示すように、この実施形態に係る半導体装置51の上部蓋体53は、第2実施形態の上部蓋体9と同様に、例えば銅材などの導電性材料により形成されており、基板3の上面3aに対向して配置される略矩形平板状の天板部53aと、天板部53aの周縁の略全体から垂下した側壁部53b,53cとを備えており、開口側を下方に向けた略皿状に形成されている。
そして、天板部53aには、中空空間S2を半導体装置51の外方空間に連通させる開口部53dが形成されている。さらに、相互に対向する一対の第1の側壁部53bはリード13を配した基板3の一方の側面3bに配され、また、相互に対向する一対の第2の側壁部53cは、リード13を配さない基板3の他方の側面3cに配される。
そして、天板部53aには、中空空間S2を半導体装置51の外方空間に連通させる開口部53dが形成されている。さらに、相互に対向する一対の第1の側壁部53bはリード13を配した基板3の一方の側面3bに配され、また、相互に対向する一対の第2の側壁部53cは、リード13を配さない基板3の他方の側面3cに配される。
上述した第1の側壁部53bの先端の一部には、基板3の側面3bから外側に屈曲して延びるグランド接続用リード(シールド用接続端子)55が一体に形成されている。このグランド接続用リード55は、上述した他の実施形態のグランド接続用リード15と同様に、半導体装置51を実装する回路基板のグランドパターンと接続されるものであり、上部蓋体53を基板3に取り付けた状態においてチップ接続用リード13に隣り合う位置に配される。
なお、第2の側壁部53cの先端は、第2実施形態の上部蓋体9と同様に、下部蓋体33の一対の側壁部33cの先端と接触しており、これにより上部蓋体53と下部蓋体33とが電気接続されることになる。
なお、第2の側壁部53cの先端は、第2実施形態の上部蓋体9と同様に、下部蓋体33の一対の側壁部33cの先端と接触しており、これにより上部蓋体53と下部蓋体33とが電気接続されることになる。
この半導体装置51によれば、第2実施形態と同様の効果を奏する。また、上部蓋体53とグランド接続用リード55とが一体に形成されているため、基板3の外側に配置される上部蓋体53及び下部蓋体33のみにより電磁シールドをさらに容易に形成することができる。
次に、本発明による第5実施形態について図13から図16を参照して説明する。なお、この実施形態において、上記実施形態の半導体装置の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図13〜16に示すように、この実施形態に係る半導体装置71は、略板状に形成された基板73と、基板73の表面73a側に重ねて配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から重ねて配された上部蓋体79とを備えている。
図13〜16に示すように、この実施形態に係る半導体装置71は、略板状に形成された基板73と、基板73の表面73a側に重ねて配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から重ねて配された上部蓋体79とを備えている。
基板73は、平面視略矩形の板状に形成されており、その側面73bには、基板73の表面73a及び裏面73cに開口する複数の溝81,81,・・・が上記側面73bから窪んで形成されている。また、基板73には、その表面73aから窪む凹部83が形成されている。
凹部83の底面(上面)83aには、半導体センサチップ5及び増幅器7が配置されるようになっており、凹部83のうち半導体センサチップ5及び増幅器7の配列方向の片側には、底面83aから突出する段差部85が上記配列方向にわたって形成されている。この段差部85によって基板73の表面73aと凹部83の底面83aとの間が階段状に形成されている。
凹部83の底面(上面)83aには、半導体センサチップ5及び増幅器7が配置されるようになっており、凹部83のうち半導体センサチップ5及び増幅器7の配列方向の片側には、底面83aから突出する段差部85が上記配列方向にわたって形成されている。この段差部85によって基板73の表面73aと凹部83の底面83aとの間が階段状に形成されている。
この基板73は、セラミックによって構成される所謂多層配線基板をなしており、半導体装置71を実装する実装基板に半導体センサチップ5や増幅器7を電気接続するための複数の外部接続配線部87,87,・・・を備えている。
各外部接続配線部87は、段差部85の上面85aに露出して形成されて増幅器7に電気接続される内部端子89、基板73の裏面73cに露出して形成されて実装基板に電気接続するための外部端子91、及び、基板73内部に形成されてこれら内部端子89と外部端子91とを個々に電気接続する導電配線部93を備えている。
各外部接続配線部87は、段差部85の上面85aに露出して形成されて増幅器7に電気接続される内部端子89、基板73の裏面73cに露出して形成されて実装基板に電気接続するための外部端子91、及び、基板73内部に形成されてこれら内部端子89と外部端子91とを個々に電気接続する導電配線部93を備えている。
5つの内部端子89,89,・・・は、段差部85の上面85aのうち増幅器7側に寄せた状態で、半導体センサチップ5及び増幅器7の配列方向に一列に並べて配置されている。また、複数の外部端子91は、半導体センサチップ5及び増幅器7の配列方向に沿って基板73の両側に並べて配されている。
なお、この実施形態においては、グランド接続用内部端子89Aが、段差部85の上面85aのうち半導体センサチップ5側に寄せて配置されたグランド接続用導電配線部93Aに電気接続されている。このグランド接続用導電配線部93Aは段差部85の上面85aから基板73の裏面73cまで貫通してグランド接続用外部端子(シールド用接続端子)91Aに電気接続されている。
なお、この実施形態においては、グランド接続用内部端子89Aが、段差部85の上面85aのうち半導体センサチップ5側に寄せて配置されたグランド接続用導電配線部93Aに電気接続されている。このグランド接続用導電配線部93Aは段差部85の上面85aから基板73の裏面73cまで貫通してグランド接続用外部端子(シールド用接続端子)91Aに電気接続されている。
また、基板73の内部には、半導体センサチップ5及び増幅器7の下方側に配される導電性の下部シールド層(下部シールド部)94が設けられている。この下部シールド層94は、基板73の略全面にわたって形成されている。ここで、基板73の略全面とは、少なくとも半導体センサチップ5、増幅器7及びこれらを相互に電気接続するワイヤー97を含めた領域であればよいが、図示例のように基板73の底面83aの全体を含む領域であっても良い。また、この下部シールド層94は、図示例のように導電配線部93と基板73の厚さ方向に重ねて配されるとしても良いし、導電配線部93と同一の層に形成されるとしても構わない。なお、導電配線部93及び下部シールド層94を同一の層に形成する場合には、下部シールド層94の周囲に導電配線部93を配置すればよい。
この下部シールド層94は、基板73の厚さ方向に延びる導線部96,96を介して、基板73の表面73aに形成された略環状の接続パッド95、グランド接続用導電配線部93A、及び、前述したグランド接続用外部端子91Aに電気接続されている。すなわち、この実施形態においては、下部シールド層94とグランド接続用外部端子91Aが一体に形成されることになる。
この下部シールド層94は、基板73の厚さ方向に延びる導線部96,96を介して、基板73の表面73aに形成された略環状の接続パッド95、グランド接続用導電配線部93A、及び、前述したグランド接続用外部端子91Aに電気接続されている。すなわち、この実施形態においては、下部シールド層94とグランド接続用外部端子91Aが一体に形成されることになる。
ここで、接続パッド95の一部は基板73の側面73bに形成された複数の溝81,81,・・・の1つ(溝81A)に到達している。この溝81Aの内面には導線部101が形成されており、グランド接続用外部端子91Aに到達するようになっている。したがって、接続パッド95は導線部96に加えて上記導線部101も介してグランド接続用外部端子91Aに電気接続されるようになっている。
これら外部接続配線部87、接続パッド95、下部シールド層94及び溝81Aに形成された導線部101は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト(銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー(例えばアクリル樹脂)を混合したもの)を用いてスクリーン印刷等により形成されている。さらに、段差部85の上面85aや基板73の裏面73cに露出する内部端子89や外部端子91には、上述した材料にニッケル及び金のめっきが施されている。
これら外部接続配線部87、接続パッド95、下部シールド層94及び溝81Aに形成された導線部101は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト(銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー(例えばアクリル樹脂)を混合したもの)を用いてスクリーン印刷等により形成されている。さらに、段差部85の上面85aや基板73の裏面73cに露出する内部端子89や外部端子91には、上述した材料にニッケル及び金のめっきが施されている。
半導体センサチップ5及び増幅器7は、基板73の底面83aに固定されており、複数(図示例では4つ)のワイヤー97によって相互に電気的に接続されている。また、増幅器7は、内部端子89と複数(図示例では5つ)のワイヤー99により電気的に接続されている。これにより、半導体センサチップ5が増幅器7を介して内部端子89と電気的に接続されることになる。
上部蓋体79は、銅材等の導電性を有する平板状の板材にニッケルのめっきを施したものから形成されており、基板73の表面73aに固定することで、凹部83の開口を覆って基板73と共に半導体センサチップ5や増幅器7を含む中空空間S2を形成するようになっている。また、上部蓋体79には、その厚さ方向に貫通する開口部79aが形成されており、この開口部79aを介して中空空間S2が外方に連通することになる。
さらに、上部蓋体79は、導電性を有する接続パッド95に当接して電気接続されるようになっている。すなわち、この上部蓋体79は接続パッド95、導線部96及び溝81Aの導線部101を介してグランド接続用外部端子91Aに電気接続されることになる。
さらに、上部蓋体79は、導電性を有する接続パッド95に当接して電気接続されるようになっている。すなわち、この上部蓋体79は接続パッド95、導線部96及び溝81Aの導線部101を介してグランド接続用外部端子91Aに電気接続されることになる。
以上のように構成された半導体装置71を製造する際には、はじめに、基板73を製造しておく。なお、この基板73は個々に製造されるとしても良いが、例えば、基板73を多数連ねた状態で製造した後に個々に分割するとしても構わない。この場合には、相互に隣り合う基板73同士の間にその厚さ方向に貫通する貫通孔を複数形成しておき、これら貫通孔を分断するように個々の基板73に分割することで、容易に基板73の溝81を形成したり、接続パッド95をグランド接続用外部端子91Aに電気接続させる導線部101も容易に溝81Aの内面に形成することができる。
また、上述した貫通孔を形成しておくことで、連ねて形成された基板73の間の強度を弱めておくことができるため、分割部分において折り曲げるだけで容易に個々の基板に分割することができる。
また、上述した貫通孔を形成しておくことで、連ねて形成された基板73の間の強度を弱めておくことができるため、分割部分において折り曲げるだけで容易に個々の基板に分割することができる。
次に、この基板73の底面83aに導電性材料若しくは絶縁材料からなる接着ペースト(不図示)を介して半導体センサチップ5及び増幅器7を固定し、ワイヤーボンディングにより半導体センサチップ5と増幅器7とをワイヤー97で電気接続すると共に増幅器7と内部端子89とをワイヤー99で電気接続する。最後に、上部蓋体79を基板73の表面73aに固定することで半導体装置71の製造が完了する。なお、上部蓋体79の固定には、例えば導電性を有する接着剤を使用すればよい。
以上のように製造された半導体装置71を回路基板に実装する際には、半田付け等により、複数の外部端子91を回路基板の接続端子と電気接続すればよい。
以上のように製造された半導体装置71を回路基板に実装する際には、半田付け等により、複数の外部端子91を回路基板の接続端子と電気接続すればよい。
上記半導体装置71によれば、上述した実施形態と同様の効果を奏する。すなわち、上部蓋体79を基板73に取り付けた状態で上部蓋体79及び下部シールド層94が相互に電気接続されるため、グランド接続用外部端子を回路基板のグランドパターンと電気接続するだけで、手間をかけずに電磁シールドを容易に構成することができる。
また、中空空間S2の下方側の略全面を下部シールド層94で覆うことにより、中空空間S2内へのノイズの侵入を許す領域をさらに小さくすることができるため、電磁シールドのシールド性のさらなる向上を図ることができる。
また、中空空間S2の下方側の略全面を下部シールド層94で覆うことにより、中空空間S2内へのノイズの侵入を許す領域をさらに小さくすることができるため、電磁シールドのシールド性のさらなる向上を図ることができる。
なお、この第5実施形態においては、上部蓋体79及び下部シールド層94のみによって電磁シールドが形成されているが、基板73の厚さ方向に関する上部蓋体79と下部シールド層94との隙間寸法が、半導体センサチップ5や増幅器7の妨害となる電磁波の波長よりも十分に小さければ、第1実施形態で記載した上部蓋体9の側壁部9b,9cに相当する構成が無くても、基板73の側面73b側から中空空間S2内に侵入しようとするノイズも確実に遮断することができる。
また、この実施形態においては、複数の内部端子89が半導体センサチップ5及び増幅器7の配列方向に一列に並べて配置されるとしたが、これに限ることはなく、半導体センサチップ5及び増幅器7の両側や周囲に並べて配置されるとしても構わない。この場合、複数の内部端子89は、半導体センサチップ5及び増幅器7の両側や周囲に上記実施形態と同様の段差部85を形成し、その上面85aに配置されるとしてもよいし、段差部85を形成せずに凹部83の底面83aに直接形成されるとしても構わない。
さらに、基板73の裏面73cには内部端子89や下部シールド層94に電気接続される外部端子91が形成されるとしたが、例えば内部端子89や下部シールド層94に電気接続されない外部端子が別途形成されるとしても構わない。
さらに、基板73の裏面73cには内部端子89や下部シールド層94に電気接続される外部端子91が形成されるとしたが、例えば内部端子89や下部シールド層94に電気接続されない外部端子が別途形成されるとしても構わない。
また、基板73は、セラミックによって構成されるとしたが、これに限ることはなく、例えば、ガラスエポキシ樹脂によって構成されるとしてもよい。
さらに、下部シールド層94は、基板73の内部に配されるとしたが、これに限ることはなく、例えば凹部83の底面83aをなすように配されるとしても構わない。
さらに、下部シールド層94は、基板73の内部に配されるとしたが、これに限ることはなく、例えば凹部83の底面83aをなすように配されるとしても構わない。
また、上部蓋体79は、平板状に形成されることに限らず、例えば第1実施形態と同様に、基板73の表面73aに配される平板状の天板部と、この周縁略全体から基板73の厚さ方向に延出すると共に基板73の側面73bに隣り合って配される側壁部とを備えた構成としても構わない。この場合には、第1実施形態と同様に、上部蓋体79を基板73に取り付ける際に、基板73に対する上部蓋体79の位置決めを容易に行うことができる。
さらに、この構成の場合には、基板73の厚さ方向に関する上部蓋体79と下部シールド層94との隙間寸法が妨害となる電磁波の波長よりも大きくても、上部蓋体79の側壁部により基板73の側面73b側から中空空間S2内に侵入しようとするノイズを遮断することができる。
さらに、この構成の場合には、基板73の厚さ方向に関する上部蓋体79と下部シールド層94との隙間寸法が妨害となる電磁波の波長よりも大きくても、上部蓋体79の側壁部により基板73の側面73b側から中空空間S2内に侵入しようとするノイズを遮断することができる。
また、上部蓋体79が天板部及び側壁部を備える場合には、例えば下部シールド層94を基板73の側面73bに露出させ、上部蓋体79の側壁部と下部シールド層94とを基板73の側面73bにおいて相互に接触させるとしてもよいし、上部蓋体79の側壁部が接着剤を介して基板73の側面73bに接着されるとしても構わない。
なお、上述した全ての実施形態においては、基板3の上面3aに半導体センサチップ5及び増幅器7を配置した構成について述べたが、これに限ることはなく、例えば、半導体センサチップ5のみを配置した構成に適用することもできる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1,31,41,51,71・・・半導体装置、3,73・・・基板、3a・・・上面、3b,3c,73b・・・側面、3d・・・下面、5・・・半導体センサチップ、5a・・・ダイヤフラム、9,53,79・・・上部蓋体、9a,53a・・・天板部、9b,9c,53b,53c・・・側壁部、11・・・ステージ部(下部シールド部)、11a,11b・・・延出部、13・・・チップ接続用リード、15,55・・・グランド接続用リード(シールド用接続端子)、33・・・下部蓋体(下部シールド部)、19・・・樹脂モールド部(樹脂層)、83a・・・底面(上面)、91A・・・グランド接続用外部端子(シールド用接続端子)、94・・・下部シールド層(下部シールド部)、S2・・・中空空間
Claims (10)
- 加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを有する半導体装置であって、
上面に前記半導体センサチップを固定する基板と、該基板の上方を覆って中空空間を形成する導電性の上部蓋体と、前記半導体センサチップの下方に配される導電性の下部シールド部とを備え、
前記上部蓋体と前記下部シールド部とが相互に電気接続され、
前記上部蓋体及び前記下部シールド部の少なくとも一方が、前記基板の外側に露出するシールド用接続端子に接続されていることを特徴とする半導体装置。 - 前記上部蓋体が、前記上面に対向して配される天板部と、該天板部の周縁略全体から前記基板の厚さ方向に延出すると共に前記基板の側面に隣り合って配される側壁部とを備えることを特徴とする請求項1に記載の半導体装置。
- 前記上部蓋体の側壁部と前記下部シールド部とが、前記基板の側面において相互に接触していることを特徴とする請求項2に記載の半導体装置。
- 前記側壁部が、接着剤を介して前記基板の側面に接着されることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記下部シールド部が、前記基板の下面に配される下部蓋体を備えることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記下部シールド部が、前記基板を構成する樹脂層に封止される略板状のステージ部を備え、
該ステージ部が、前記樹脂層の側面から外方に突出する延出部を備え、
該延出部が、前記側壁部と接触していることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。 - 前記ステージ部の一部が、前記基板の上面をなすことを特徴とする請求項6に記載の半導体装置。
- 前記シールド用接続端子が、前記上部蓋体若しくは前記下部シールド部と一体に形成されていることを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
- 前記半導体チップの両側に、前記半導体チップと電気的に接続されると共に前記基板の側面から突出する複数のリードが一列ずつ並べて配されていることを特徴とする請求項1から請求項8のいずれか1項に記載の半導体装置。
- 前記下部シールド部が、前記基板の略全面にわたって形成されていることを特徴とする請求項1から請求項9に記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303717A JP2007258670A (ja) | 2006-02-24 | 2006-11-09 | 半導体装置 |
EP06025135A EP1795496A2 (en) | 2005-12-08 | 2006-12-05 | Semiconductor device for detecting pressure variations |
CN200610164038.8A CN1983582B (zh) | 2005-12-08 | 2006-12-06 | 半导体器件 |
KR1020060123109A KR100939402B1 (ko) | 2005-12-08 | 2006-12-06 | 반도체 장치 |
US11/634,384 US7560811B2 (en) | 2005-12-08 | 2006-12-06 | Semiconductor device |
TW095145406A TW200739829A (en) | 2005-12-08 | 2006-12-06 | Semiconductor device |
US12/333,092 US20090096041A1 (en) | 2005-12-08 | 2008-12-11 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048351 | 2006-02-24 | ||
JP2006303717A JP2007258670A (ja) | 2006-02-24 | 2006-11-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258670A true JP2007258670A (ja) | 2007-10-04 |
Family
ID=38632566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303717A Pending JP2007258670A (ja) | 2005-12-08 | 2006-11-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007258670A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012508374A (ja) * | 2008-11-10 | 2012-04-05 | イートン コーポレーション | 一体化されたシールプレートを有する圧力感知用モジュール及び圧力感知用モジュールを組み立てる方法 |
CN102431951A (zh) * | 2011-12-31 | 2012-05-02 | 天水华天科技股份有限公司 | 一种双载体双mems器件封装件及其生产方法 |
WO2013129186A1 (ja) * | 2012-02-29 | 2013-09-06 | オムロン株式会社 | 圧力センサパッケージ及びその製造方法 |
JP2014119433A (ja) * | 2012-12-19 | 2014-06-30 | Yokogawa Electric Corp | センサユニット |
JP2014178125A (ja) * | 2013-03-13 | 2014-09-25 | Fuji Koki Corp | 圧力センサ |
JP2017032334A (ja) * | 2015-07-30 | 2017-02-09 | アルプス電気株式会社 | センサパッケージ |
JP2019032335A (ja) * | 2018-10-03 | 2019-02-28 | アルプス電気株式会社 | センサパッケージ |
JP2019060771A (ja) * | 2017-09-27 | 2019-04-18 | セイコーインスツル株式会社 | 圧力センサ |
CN111699552A (zh) * | 2018-02-08 | 2020-09-22 | 株式会社村田制作所 | 高频模块 |
-
2006
- 2006-11-09 JP JP2006303717A patent/JP2007258670A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012508374A (ja) * | 2008-11-10 | 2012-04-05 | イートン コーポレーション | 一体化されたシールプレートを有する圧力感知用モジュール及び圧力感知用モジュールを組み立てる方法 |
CN102431951A (zh) * | 2011-12-31 | 2012-05-02 | 天水华天科技股份有限公司 | 一种双载体双mems器件封装件及其生产方法 |
CN102431951B (zh) * | 2011-12-31 | 2015-05-27 | 天水华天科技股份有限公司 | 一种双载体双mems器件封装件及其生产方法 |
WO2013129186A1 (ja) * | 2012-02-29 | 2013-09-06 | オムロン株式会社 | 圧力センサパッケージ及びその製造方法 |
JP2013181788A (ja) * | 2012-02-29 | 2013-09-12 | Omron Corp | 圧力センサパッケージ及びその製造方法 |
JP2014119433A (ja) * | 2012-12-19 | 2014-06-30 | Yokogawa Electric Corp | センサユニット |
JP2014178125A (ja) * | 2013-03-13 | 2014-09-25 | Fuji Koki Corp | 圧力センサ |
JP2017032334A (ja) * | 2015-07-30 | 2017-02-09 | アルプス電気株式会社 | センサパッケージ |
JP2019060771A (ja) * | 2017-09-27 | 2019-04-18 | セイコーインスツル株式会社 | 圧力センサ |
CN111699552A (zh) * | 2018-02-08 | 2020-09-22 | 株式会社村田制作所 | 高频模块 |
CN111699552B (zh) * | 2018-02-08 | 2023-08-15 | 株式会社村田制作所 | 高频模块 |
JP2019032335A (ja) * | 2018-10-03 | 2019-02-28 | アルプス電気株式会社 | センサパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007258670A (ja) | 半導体装置 | |
US7560811B2 (en) | Semiconductor device | |
CN102190278B (zh) | 半导体装置及传声器 | |
US20180070158A1 (en) | Ingress protection for reducing particle infiltration into acoustic chamber of a mems microphone package | |
US20090080682A1 (en) | Electret condenser microphone | |
JP4380748B2 (ja) | 半導体装置、及び、マイクロフォンパッケージ | |
JP4779614B2 (ja) | 半導体装置 | |
CN108366330A (zh) | 微机电封装结构 | |
JP2009164475A (ja) | マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造 | |
CN104618842A (zh) | 封装及用于封装传声器设备的方法 | |
JP2008187607A (ja) | 半導体装置 | |
CN111307366A (zh) | 组合传感器及其制作方法、以及电子设备 | |
US8274797B2 (en) | Electronic component | |
JP2009038053A (ja) | 半導体センサ装置 | |
JP2008066983A (ja) | マイクロフォンパッケージ | |
JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
CN109495831B (zh) | 一种mems麦克风的封装结构及其制造方法 | |
JP2007071821A (ja) | 半導体装置 | |
JP6279857B2 (ja) | 電子装置、多数個取り枠体および多数個取り電子装置 | |
JP2007199049A (ja) | 半導体装置 | |
KR20140143588A (ko) | 음향 센서 패키지 및 그 제조 방법 | |
CN109030563B (zh) | 一种气体传感器及其制备方法 | |
JP7237609B2 (ja) | 電子部品用パッケージおよび電子装置 | |
CN112897451A (zh) | 传感器封装结构及其制作方法和电子设备 | |
KR20060044222A (ko) | 가스센서용 초소형 패키지 및 그 제조방법 |