JP2017050314A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2017050314A
JP2017050314A JP2015170313A JP2015170313A JP2017050314A JP 2017050314 A JP2017050314 A JP 2017050314A JP 2015170313 A JP2015170313 A JP 2015170313A JP 2015170313 A JP2015170313 A JP 2015170313A JP 2017050314 A JP2017050314 A JP 2017050314A
Authority
JP
Japan
Prior art keywords
conductor post
conductor
printed wiring
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015170313A
Other languages
English (en)
Other versions
JP6572686B2 (ja
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
勇希 伊藤
Yuki Ito
勇希 伊藤
航 中村
Wataru Nakamura
航 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015170313A priority Critical patent/JP6572686B2/ja
Publication of JP2017050314A publication Critical patent/JP2017050314A/ja
Application granted granted Critical
Publication of JP6572686B2 publication Critical patent/JP6572686B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 反りに起因して生じる応力を抑制できるプリント配線板及びプリント配線板の製造方法を提供する。【解決手段】 第1回路基板130に形成される開口26から露出する実装用ビア導体60Iのボトム73SIは電子部品を搭載するためのパッドを形成し、第1回路基板130は、第1面Fと第2面Sとを貫通する複数の導体ポスト32を含み、導体ポスト32は、2段構造に形成されている。第1回路基板130に複数個所2段の導体ポスト32を形成することで、2段構造の各段を構成する導体ポスト部32a,32bの貫通方向の長さが短くなり、各導体ポスト部32a,32bを短時間で形成することができる。そして、導体ポスト32を2段構造に形成することで各導体ポスト部32a,32bを第1回路基板130内に分散配置でき、プリント配線板10に作用する応力を緩和することができる。【選択図】 図1

Description

本発明は、実装エリアを有する第2回路基板と実装エリアを露出するための開口を有する第1回路基板とからなるプリント配線板及びプリント配線板の製造方法に関する。
特許文献1は、電子部品の実装領域を備える多層のベース基板と実装領域を露出させるキャビティを備えるキャビティ基板とから成る半導体素子搭載用のパッケージ基板を開示している。
特開2015−060912号公報
特許文献1に開示されているパッケージ基板では、ベース基板に対するキャビティ基板の構造が非対称構造となるため、パッケージ基板が反りやすいと考えられる。また、反りに起因する応力によってキャビティ直下のベース基板にクラックが発生しやすいと考えられる。
本発明のプリント配線板は、実装エリアを有する第3面と前記第3面と反対側の第4面とを有する第2回路基板と、前記第2回路基板の第3面上に積層されていて、第1面と前記第1面と反対側の第2面を有し、前記実装エリアを露出するための開口を有する第1回路基板と、からなる。そして、前記第1回路基板の前記第1面と前記第2回路基板の前記第3面が対向し、前記第2回路基板は、上面と前記上面と反対側の下面とを有し、前記下面から前記上面に至る第1ビア導体用の開口を有する第1の樹脂絶縁層と、前記第1の樹脂絶縁層の前記下面に形成されている第2回路基板内の第1導体層と、前記第1ビア導体用の開口に形成されていて前記第2回路基板内の第1導体層に繋がっている第1ビア導体とを有し、前記第3面と前記上面は同じ面であって、前記開口から露出する前記第1ビア導体のボトムは電子部品を搭載するためのパッドを形成し、前記第1回路基板は、さらに、前記第1面と前記第2面とを貫通する複数の導体ポストを含み、前記導体ポストは、多段構造に形成されている。
本発明のプリント配線板では、第1回路基板に形成される開口から露出する第1ビア導体のボトムは電子部品を搭載するためのパッドを形成し、第1回路基板は、さらに、第1面と第2面とを貫通する複数の導体ポストを含み、導体ポストは、多段構造に形成されている。第1回路基板に複数個所多段の導体ポストを形成することで、多段構造の各段を構成する導体ポスト部の貫通方向の長さが短くなり、各導体ポスト部を短時間で形成することができる。そして、導体ポストを多段構造に形成することで各導体ポスト部を第1回路基板内に分散配置でき、プリント配線板に作用する応力を緩和することができる。
図1(A)は本発明の第1実施形態に係るプリント配線板の断面図であり、図1(B)は第1回路基板と第1回路基板の開口から露出する実装エリアを示す平面図である。 図2(A)第1実施形態に係る半導体装置の断面図であり、図2(B)は半導体装置の応用例の断面図である。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の製造工程図。 図10(A)は第1実施形態の第1改変例に係るプリント配線板の断面図であり、図10(B)は第1実施形態の第2改変例に係るプリント配線板の断面図である。 図11(A)は本発明の第2実施形態に係るプリント配線板の断面図であり、図11(B)は第1回路基板と第1回路基板の開口から露出する実装エリアを示す平面図である。 図12(A)は第2実施形態の第1改変例に係るプリント配線板の断面図であり、図12(B)は第2実施形態の第2改変例に係るプリント配線板の断面図である。 図13(A)は本発明の第3実施形態に係るプリント配線板の断面図であり、図13(B)は第1回路基板と第1回路基板の開口から露出する実装エリアを示す平面図である。 図14(A)は第3実施形態の第1改変例に係るプリント配線板の断面図であり、図14(B)は第3実施形態の第2改変例に係るプリント配線板の断面図である。
[第1実施形態]
図1(A)は第1実施形態のプリント配線板10を示す。第1実施形態のプリント配線板10は、第1面Fと第1面Fと反対側の第2面Sとを有する第1回路基板130と第3面Vと第3面Vと反対側の第4面Wとを有する第2回路基板155を有する。
図1(A)に示されている第2回路基板155は、交互に積層されている導体層58、158、258、358と第1の樹脂絶縁層50、第2の樹脂絶縁層150、第3樹脂絶縁層250、第4の樹脂絶縁層350とから成るビルドアップ層55で形成されている。第2回路基板155は第1回路基板130の第1面F上に積層されている。第2回路基板155の第3面Vと第1回路基板130の第1面Fは接している。第2回路基板155のビルドアップ層55を構成する第1の樹脂絶縁層50は補強材とエポキシなどの樹脂とシリカやアルミナなどの無機フィラー(無機粒子)で形成されている。例えば、第1の樹脂絶縁層50は、ガラスクロスにエポキシ系樹脂や無機フィラーを含浸させることで芯材を備えるプリプレグからなる。補強材の例はガラス繊維やガラスクロスやアラミド繊維である。第2回路基板155のビルドアップ層55を構成する第2の樹脂絶縁層150、第3の樹脂絶縁層250、第4の樹脂絶縁層350は樹脂と無機フィラーで形成され、補強材を備えない。各樹脂絶縁層50、150、250、350には、それぞれの樹脂絶縁層を貫通するビア導体60、160、260、360が形成されている。ビア導体60、160、260、360は、第4面W側から第3面V側に向かって径が小さくなるようにテーパーしている。ビア導体60、160、260、360により隣接する導体層が接続されている。
第2回路基板155は第3面Vの略中央部分に図1(B)に示される実装エリアSMFを有する。図1(B)のX1−X1断面が図1(A)に対応する。実装エリアSMFは第1回路基板130の開口26により露出されている。第1の樹脂絶縁層50には、開口26の底部を構成する凹部51が形成されている。実装エリアSMF上にICチップ等の電子部品が実装される。
図1(A)に示されている第1回路基板130は、補強材を備えずに無機フィラーを含むモールド樹脂から構成される絶縁層30と、導体ポスト32を有するスルーホール導体36とスルーホール導体36の第1端子36Fと第2端子36Sとで形成されている。絶縁層30は第1面Fと第1面Fと反対側の第2面Sを有する。第1端子36Fは第1面F上に形成されていて、第2端子36Sは第2面S上に形成されている。第1回路基板130は、さらに、第2回路基板155の実装エリアSMFを露出するための開口26を有している。
図1(A)に示されるように、第1回路基板130の第1面Fと第1端子36F上に第1の樹脂絶縁層50が形成されている。第1の樹脂絶縁層50に第1の樹脂絶縁層50を貫通するビア導体60(60i、60o)用の開口68(68i、68o)が形成されている。第1の樹脂絶縁層50上に第2回路基板155内の導体層58が形成されている。ビア導体60用の開口68にビア導体60が形成されている。ビア導体60は、導体層(第2回路基板内の第1導体層)58と第1端子36Fを接続している接続用ビア導体60oと電子部品を実装するための実装用ビア導体(第1ビア導体)60iを有する。接続用ビア導体60oは第1回路基板130内のスルーホール導体36の第1端子36Fに直接接続されることが好ましい。
実装用ビア導体60iは実装エリアSMF内に形成されている。実装用ビア導体60iは、第1の樹脂絶縁層50のビア導体用の開口68i内に形成されている。実装用ビア導体60iのボトム(C4パッド)73SIは開口68iにより露出される。また、C4パッド73SIは、第1回路基板130の開口26により露出される。実装用ビア導体60iのボトム(C4パッド)73SIは、開口26と開口68iにより露出される。接続用ビア導体60oは、第1の樹脂絶縁層50の開口68o内に形成されている。接続用ビア導体60oのボトム60Bはスルーホール導体36の第1端子36Fに直接接続している。
プリント配線板10は第2回路基板155の最外の第4の樹脂絶縁層350と最外の導体層358上にビルドアップ層55上のソルダーレジスト層70Fを有することができる。ビルドアップ層55上のソルダーレジスト層70Fに導体層(最上の導体層)358を露出する開口71Fが形成されている。開口71Fにより露出される導体層358はマザーボードと接続するパッド73Fとして機能する。パッド73F上に保護膜72を形成することができる。保護膜72は、パッド73Fの酸化を防止するための膜である。保護膜72は、例えば、Ni/Au、Ni/Pd/Au、Pd/AuやOSP(Organic Solderability Preservative)膜で形成される。
第1回路基板130のスルーホール導体36は、第2面S側に形成された埋め込み配線18と、導体ポスト32と、絶縁層30内に形成された埋め込み配線18bとから構成される。導体ポスト32は、第2面S側の円柱状の第1導体ポスト部32aと第1面F側の円柱状の第2導体ポスト部32bとが埋め込み配線18bを介して接続されることで構成される。第1導体ポスト部32aは絶縁層30の第1絶縁層30aを貫通するように形成され、第2導体ポスト部32bは絶縁層30の第2絶縁層30bを貫通するように形成される。第1導体ポスト部32aの貫通方向の長さL1と第2導体ポスト部32bの貫通方向の長さL2とが同じであって径寸法もDで同じであり、軸中心が一致するように埋め込み配線18bを介して接続されて形成されている。但し、第2面S側の埋め込み配線18、絶縁層30内に形成された埋め込み配線18bは有っても無くても良い。両方とも無くても良いし、いずれか一方だけしか無くても良い。
スルーホール導体36の第1面F側の第1端子36Fは、第2導体ポスト部32bの第1面F側の端部により構成される。第1端子36Fは、第1回路基板130の第1面Fと略同一面上に形成されている。スルーホール導体36の第2面S側の第2端子36Sは、埋め込み配線18の第2面S側の露出面により構成される。第2端子36Sは、第1回路基板130の第2面Sより凹んでいる。第1回路基板130は、第2面Sより凹んだ第2端子36Sを露出させる開口31Sを有する。第2端子36S上およびC4パッド73SI上には保護膜72を形成することができる。
図2(A)は、第1実施形態のプリント配線板10の第1応用例(半導体装置)220を示す。第1応用例220は、パッケージ基板(第1のパッケージ基板)である。
半導体装置220では、第1回路基板130の開口26内にICチップなどの電子部品90が収容されている。ICチップ90は、開口26から露出するC4パッド73SIに半田バンプ76SIにより実装される。開口26内にはICチップを封止する充填樹脂102が充填されている。
図2(B)は、第1実施形態のプリント配線板10の第2応用例(POPモジュール)300を示す。第2応用例では、半導体装置220に接続体76SOを介して第2のパッケージ基板330が搭載されている。第2のパッケージ基板330は上基板310と上基板310上に実装されているメモリ等の電子部品290を有する。接続体76SOは、上側の開口31Sにより露出される第2端子36S上に形成されている。図2(B)では、接続体76SOは、半田バンプ76SOである。半田バンプ以外の接続体の例はめっきポストやピンなどの導体ポスト(図示せず)である。めっきポストやピンの形状は円柱である。直円柱が好ましい。上基板310上に電子部品290を封止するモールド樹脂302が形成されている。
プリント配線板10は、ビルドアップ層55上のソルダーレジスト層70Fの開口71Fから露出されるパッド73Fに、マザーボードと接続するための半田バンプ76Fを有しても良い。
ICチップ90を封止する充填樹脂102、及び、第1回路基板130を構成する絶縁層30は、補強材を備えず、無機フィラーを含有するモールド樹脂から成る。モールド樹脂の例は、エポキシ系樹脂やBT(ビスマレイミドトリアジン)樹脂を主としてなる樹脂である。無機フィラーとしては、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物及びケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。更に、シリカ、アルミナ、ドロマイト等が挙げられる。第1実施形態で、充填樹脂102と絶縁層30とは成分組成が同一であることが好ましい。少なくとも、絶縁層30の熱膨張係数と充填樹脂102の熱膨張係数との差は、10ppm/℃より小さいことが望ましい。また、絶縁層30に含まれる無機フィラーの含有率と充填樹脂102に含まれる無機フィラーの含有率との差は、10重量%より小さいことが好ましい。充填樹脂102及び絶縁層30と、第1の樹脂絶縁層50とは異なる材料(成分組成)から成る。充填樹脂102と絶縁層30は、無機フィラーを70〜85重量%含み、熱膨張係数(CTE)は10ppm/℃程度である。第1の樹脂絶縁層50は、無機フィラーを30〜45重量%含み、熱膨張係数(CTE)は39ppm/℃程度である。絶縁層30と充填樹脂102との熱膨張係数の差は、絶縁層30と第1の樹脂絶縁層50の熱膨張係数の差より小さいことが好ましい。
充填樹脂102と絶縁層30に含まれる無機フィラーの含有量(重量)%は、第1の樹脂絶縁層50に含まれる無機フィラーの含有量(重量)%の1.5倍以上であり、充填樹脂102と絶縁層30の熱膨張係数は、第1の樹脂絶縁層50の熱膨張係数の半分以下であることが望ましい。充填樹脂102と絶縁層30との成分組成を同一にすることで、第1の樹脂絶縁層50でクラックを発生し難くできる。
第1実施形態のプリント配線板10では、第1回路基板130は、第1面Fと第2面Sとを貫通する複数の導体ポスト32を含み、導体ポスト32は、第1導体ポスト部32a及び第2導体ポスト部32bを有する2段構造に形成されている。第1回路基板130に複数個所2段の導体ポスト32を形成することで、2段構造の各段を構成する導体ポスト部32a,32bの貫通方向の長さが短くなり、各導体ポスト部32a,32bを短時間で形成することができる。そして、導体ポスト32を2段構造に形成することで各導体ポスト部32a,32bを第1回路基板130内に分散配置でき、プリント配線板10に作用する応力を緩和することができる。
第1実施形態のプリント配線板10では、電子部品90を実装するためのパッド73SIは実装用ビア導体60iのボトムである。パッド73SIは、電子部品を搭載するためのランドを有していない。これにより、電子部品を実装するためのパッド73SIのサイズを小さくすることが出来る。そのため、パッド73SIのピッチが狭くなり、プリント配線板10のサイズが小さくなる。プリント配線板10の反りが小さくなる。プリント配線板10と電子部品間の接続信頼性が高くなる。電子部品を実装しやすいプリント配線板10を提供することが出来る。
[第1実施形態のプリント配線板の製造方法]
第1実施形態のプリント配線板10の製造方法が図3〜図9に示される。
支持板20zと金属箔24が準備される(図3(A))。図3(A)では、支持板20z上に金属箔24が積層されている。支持板20zの例は金属板や両面銅張積層板である。金属箔24の例は銅箔やニッケル箔である。金属箔24上に電解銅めっきにより埋め込み配線18が形成される(図3(B))。第1導体ポスト部32aを形成するための開口22aを備えるめっきレジスト22が形成される(図3(C))。めっきレジスト22の開口22a内に電解めっき膜28が形成される(図3(D))。めっきレジスト22が除去される。電解めっき膜28から成る第1導体ポスト部32aが形成される(図3(E))。但し、埋め込み配線18は形成されなくても良い。その場合、金属箔24上に直接第1導体ポスト32aが形成されても良い。
第1導体ポスト部32aと金属箔24上にモールド樹脂用のフィルムが積層され、熱硬化されて第1絶縁層30aが形成される(図4(A))。第1絶縁層30aの表面及び第1導体ポスト部32aが研磨されて平坦化される(図4(B))。第1導体ポスト部32a上に埋め込み配線18bが形成される(図4(C))。第2導体ポスト部32bを形成するための開口22baを備えるめっきレジスト22bが形成される(図5(A))。めっきレジスト22bの開口22ba内に電解めっき膜28bが形成される(図5(B))。めっきレジスト22bが除去される。電解めっき膜28bから成る第2導体ポスト部32bが形成される。埋め込み配線18、第1導体ポスト部32a、埋め込み配線18b及び第2導体ポスト部32bから成るスルーホール導体36が完成する(図5(C))。但し、埋め込み配線18bは形成されなくても良い。その場合、第1導体ポスト部32a上に直接導第2導体ポスト部32bが形成されても良い。
第2導体ポスト部32bと第1絶縁層30a上にモールド樹脂用のフィルムが積層され、熱硬化されて第2絶縁層30bが形成され、金属箔24、絶縁層30(第1絶縁層30a及び第2絶縁層30b)、導体ポスト32(第1導体ポスト部32a及び第2導体ポスト部32b)から成る第1中間体30αが完成する(図6(A))。第2絶縁層30bの表面及び第2導体ポスト部32bが研磨されて平坦化される(図6(B))。
絶縁層30の中央部分にレーザで、支持板20zの金属箔24に至る電子部品収容用の開口形成用の枠状の溝30βが形成される(図6(C))。このとき、枠状の溝30βに囲まれる部分にもスルーホール導体36を形成してもよい。これにより、導体の偏在による局所的な応力集中や反りを抑制できると考えられる。また、枠状の溝30βに囲まれる部分を剥離しやすくできると考えられる。枠状の溝30βを覆うように剥離層40が設けられる。剥離層40は、離型膜42の上に銅箔44が積層されて成る(図7(A))。絶縁層30上及び剥離層40上に樹脂絶縁層用のフィルムが積層され、熱硬化されて第1の樹脂絶縁層50が形成される(図7(B))。第1の樹脂絶縁層50を貫通するビア導体60が形成され、第1の樹脂絶縁層50上に導体層58が形成される。ビア導体60は、スルーホール導体36の第1端子36Fに直接接続される(図8(A))。
第1の樹脂絶縁層50及び導体層58上に第2の樹脂絶縁層150が形成され、第2の樹脂絶縁層150を貫通するビア導体160、導体層158が形成される。第2の樹脂絶縁層150及び導体層158上に第3の樹脂絶縁層250が形成され、第3の樹脂絶縁層250を貫通するビア導体260、導体層258が形成される。第3の樹脂絶縁層250及び導体層258上に第4の樹脂絶縁層350が形成され、第4の樹脂絶縁層350を貫通するビア導体360、導体層358が形成される。これにより、第1の樹脂絶縁層50、第2の樹脂絶縁層150、第3の樹脂絶縁層250、第4の樹脂絶縁層350、ビア導体60、160、260、360、導体層58、158、258、358から成るビルドアップ層55が完成する。ビルドアップ層55上にソルダーレジスト層70Fが形成される。レーザにより、ソルダーレジスト層70Fに、パッド73Fを露出する開口71Fが形成される。これにより、第2中間体300αが形成される(図8(B))。
支持板20zから第2中間体300αが分離される(図8(C))。エッチングで、金属箔24を除去することで、枠状の溝30βが露出される(図9(A))。絶縁層30の内の枠状の溝30βで囲まれた部分30dを剥離層40の離型膜42と共に剥離することで開口26が形成される(図9(B))。エッチングで、銅箔44が除去されると共に、埋め込み配線18の上面18Uが絶縁層30の第2面Sから凹まされる。銅箔44の除去により、第1の樹脂絶縁層50の凹部51が実装エリアSMFとして開口26内に露出される(図9(C))。そして、Niめっき、Auめっきにより、埋め込み配線18の上面18U上、パッド73F上、C4パッド73SI上に保護膜72が形成される。第1回路基板130及び第2回路基板155を有するプリント配線板10が完成する(図9(D))。
C4パッド73SI上の半田バンプ76SIを介してプリント配線板10上にICチップ90が実装され、ICチップ90が充填樹脂(モールド樹脂)102で封止される。但し、半田バンプ76SIは、C4パッド73SI上ではなく、ICチップの側のパッド上に形成されても良い。第1のパッケージ基板(半導体装置)220が完成する(図2(A))。ICチップ90は開口26内に収容されている。ICチップ90は開口26から外にでていない。半田バンプ76SOを介して第2のパッケージ基板330が第1のパッケージ基板220に搭載される(図2(B))。POPモジュール(応用例)300が完成する。
[第1実施形態の第1改変例]
図10(A)は第1実施形態の第1改変例に係るプリント配線板10の断面図を示す。
第1実施形態の第1改変例として、図10(A)に示すように、第2導体ポスト部32bの径D2を第1導体ポスト部32aの径D1よりも大きく形成することができる。また、第2導体ポスト部32bの貫通方向の長さL2を第1導体ポスト部32aの貫通方向の長さL1よりも長く形成することができる。
[第1実施形態の第2改変例]
図10(B)は第1実施形態の第2改変例に係るプリント配線板10の断面図を示す。
第1実施形態の第2改変例として、図10(B)に示すように、第1導体ポスト部32aの径D1を第2導体ポスト部32bの径D2よりも大きく形成することができる。また、第1導体ポスト部32aの貫通方向の長さL1を第2導体ポスト部32bの貫通方向の長さL2よりも長く形成することができる。
[第1実施形態の第3改変例]
第1実施形態の第3改変例として、導体ポスト32は、軸中心が一致した状態で3段以上の多段構造に形成することができる(図示省略)。この多段構成では、多段構造の第2面側の段を構成する導体ポスト部の径寸法を第1面側の段を構成する導体ポスト部よりも大きく形成することができる。また、多段構造の第2面側の段を構成する導体ポスト部の貫通方向の長さを第1面側の段を構成する導体ポスト部よりも長く形成することができる。
また、上記多段構成では、多段構造の第1面側の段を構成する導体ポスト部の径寸法を第2面側の段を構成する導体ポスト部よりも大きく形成することができる。また、多段構造の第1面側の段を構成する導体ポスト部の貫通方向の長さを第2面側の段を構成する導体ポスト部よりも長く形成することができる。
[第2実施形態]
図11(A)は第2実施形態のプリント配線板10を示す。
第2実施形態では、プリント配線板10の絶縁層30の導体ポスト32の一部は、図11(A)及び図11(B)に示すように、第1導体ポスト部32aと第2導体ポスト部32bとが軸中心がずれるように埋め込み配線18bを介して接続されて形成されている。
第1導体ポスト部32aと第2導体ポスト部32bとの軸中心がずれているため、各導体ポスト部32a,32bが第1回路基板130内にさらに分散配置され、プリント配線板10に作用する応力を好適に緩和することができる。
[第2実施形態の第1改変例]
図12(A)は第2実施形態の第1改変例に係るプリント配線板10の断面図を示す。
第2実施形態の第1改変例として、図12(A)に示すように、第2導体ポスト部32bの径D2を第1導体ポスト部32aの径D1よりも大きく形成することができる。また、第2導体ポスト部32bの貫通方向の長さL2を第1導体ポスト部32aの貫通方向の長さL1よりも長く形成することができる。
[第2実施形態の第2改変例]
図12(B)は第2実施形態の第2改変例に係るプリント配線板10の断面図を示す。
第2実施形態の第2改変例として、図12(B)に示すように、第1導体ポスト部32aの径D1を第2導体ポスト部32bの径D2よりも大きく形成することができる。また、第1導体ポスト部32aの貫通方向の長さL1を第2導体ポスト部32bの貫通方向の長さL2よりも長く形成することができる。
[第2実施形態の第3改変例]
第2実施形態の第3改変例として、導体ポスト32は、軸中心がずれた状態で3段以上の多段構造に形成することができる(図示省略)。この多段構成では、多段構造の第2面側の段を構成する導体ポスト部の径寸法を第1面側の段を構成する導体ポスト部よりも大きく形成することができる。また、多段構造の第2面側の段を構成する導体ポスト部の貫通方向の長さを第1面側の段を構成する導体ポスト部よりも長く形成することができる。
また、上記多段構成では、多段構造の第1面側の段を構成する導体ポスト部の径寸法を第2面側の段を構成する導体ポスト部よりも大きく形成することができる。また、多段構造の第1面側の段を構成する導体ポスト部の貫通方向の長さを第2面側の段を構成する導体ポスト部よりも長く形成することができる。
[第3実施形態]
図13(A)は第3実施形態のプリント配線板10を示す。
第3実施形態では、プリント配線板10の絶縁層30の導体ポスト32の一部は、図13(A)及び図13(B)に示すように、第2導体ポスト部32bに対して第1導体ポスト部32aが複数接続されて形成されている。
第2導体ポスト部32bに対して複数の第1導体ポスト部32aが接続されるため、各導体ポスト部32a,32bが第1回路基板130内にさらに分散配置され、プリント配線板10に作用する応力を好適に緩和することができる。
[第3実施形態の第1改変例]
図14(A)は第3実施形態の第1改変例に係るプリント配線板10の断面図を示す。
第3実施形態の第1改変例として、図14(A)に示すように、第2導体ポスト部32bの径D2を各第1導体ポスト部32aの径D1よりも大きく形成することができる。また、第2導体ポスト部32bの貫通方向の長さL2を各第1導体ポスト部32aの貫通方向の長さL1よりも長く形成することができる。
[第3実施形態の第2改変例]
図14(B)は第3実施形態の第2改変例に係るプリント配線板10の断面図を示す。
第3実施形態の第2改変例として、図14(B)に示すように、各第1導体ポスト部32aの径D1を第2導体ポスト部32bの径D2よりも大きく形成することができる。また、各第1導体ポスト部32aの貫通方向の長さL1を第2導体ポスト部32bの貫通方向の長さL2よりも長く形成することができる。
10 プリント配線板
26 開口
30 絶縁層
30a 第1絶縁層
30b 第2絶縁層
32 導体ポスト
32a 第1導体ポスト部
32b 第2導体ポスト部
50 第1の樹脂絶縁層
130 第1回路基板
155 第2回路基板
SMF 実装エリア

Claims (19)

  1. 実装エリアを有する第3面と前記第3面と反対側の第4面とを有する第2回路基板と、
    前記第2回路基板の第3面上に積層されていて、第1面と前記第1面と反対側の第2面を有し、前記実装エリアを露出するための開口を有する第1回路基板と、からなるプリント配線板であって、
    前記第1回路基板の前記第1面と前記第2回路基板の前記第3面が対向し、
    前記第2回路基板は、上面と前記上面と反対側の下面とを有し、前記下面から前記上面に至る第1ビア導体用の開口を有する第1の樹脂絶縁層と、前記第1の樹脂絶縁層の前記下面に形成されている第2回路基板内の第1導体層と、前記第1ビア導体用の開口に形成されていて前記第2回路基板内の第1導体層に繋がっている第1ビア導体とを有し、
    前記第3面と前記上面は同じ面であって、前記開口から露出する前記第1ビア導体のボトムは電子部品を搭載するためのパッドを形成し、
    前記第1回路基板は、さらに、前記第1面と前記第2面とを貫通する複数の導体ポストを含み、
    前記導体ポストは、2段以上からなる多段構造に形成されている。
  2. 請求項1のプリント配線板であって、前記第1の樹脂絶縁層には、前記導体ポストの第1面側の表面に接続されるビア導体が設けられている。
  3. 請求項1のプリント配線板であって、前記導体ポストは、2段構造に形成されている。
  4. 請求項3のプリント配線板であって、前記導体ポストは、前記2段構造の第2面側の段を構成する第1導体ポスト部と第1面側の段を構成する第2導体ポスト部とが軸中心が一致するように接続されて形成されている。
  5. 請求項3のプリント配線板であって、前記導体ポストは、前記2段構造の第2面側の段を構成する第1導体ポスト部と第1面側の段を構成する第2導体ポスト部とが軸中心がずれるように接続されて形成されている。
  6. 請求項3のプリント配線板であって、前記導体ポストは、前記2段構造の第1面側の段を構成する第2導体ポスト部に対して第2面側の段を構成する第1導体ポスト部が複数接続されて形成されている。
  7. 請求項3のプリント配線板であって、前記導体ポストは、前記2段構造の第1面側の段を構成する第2導体ポスト部の径が第2面側の段を構成する第1導体ポスト部の径よりも大きい。
  8. 請求項3のプリント配線板であって、前記導体ポストは、前記2段構造の第1面側の段を構成する第2導体ポスト部の貫通方向の長さが第2面側の段を構成する第1導体ポスト部の貫通方向の長さよりも長い。
  9. 請求項1のプリント配線板であって、前記第1の樹脂絶縁層には、前記開口の底部を構成する凹部が形成されている。
  10. 支持板上に第1導体ポスト部を形成することと、
    前記支持板上に前記第1導体ポスト部が貫通する第1絶縁層を形成することと、
    前記第1絶縁層上に前記第1導体ポスト部に接続する第2導体ポスト部を形成することと、
    前記第1絶縁層上に前記第2導体ポスト部が貫通する第2絶縁層を形成することと、
    前記第1導体ポスト部及び前記第2導体ポスト部を有する導体ポストが前記第1絶縁層及び前記第2絶縁層を有する絶縁層を貫通する第1回路基板を形成することと、
    前記第1回路基板となる絶縁層に枠状の溝を形成することと、
    前記枠状の溝を被覆するように剥離膜を形成することと、
    前記第1回路基板となる絶縁層上及び前記剥離膜上に第2回路基板となる第1の樹脂絶縁層を形成することと、
    前記支持板を除去することと、
    前記絶縁層の前記支持板から剥離された面側に前記枠状の溝を露出させることと、
    前記第1回路基板となる絶縁層の内の前記枠状の溝で囲まれた部分を剥離することで開口を形成することと、
    前記剥離膜を除去し、前記第1の樹脂絶縁層の一部を実装エリアとして開口内に露出させることと、
    を含むプリント配線板の製造方法。
  11. 請求項10のプリント配線板の製造方法であって、
    さらに、前記第1の樹脂絶縁層に、前記導体ポストの表面に接続されるビア導体を形成することを含む。
  12. 請求項10のプリント配線板の製造方法であって、
    前記第2導体ポスト部を形成する前に、研磨により前記第1導体ポスト部を前記第1絶縁層から露出させる。
  13. 請求項10のプリント配線板の製造方法であって、
    前記第1の樹脂絶縁層を形成する前に、研磨により前記第2導体ポスト部を前記第2絶縁層から露出させる。
  14. 請求項10のプリント配線板の製造方法であって、
    前記第1導体ポスト部と前記第2導体ポスト部とが軸中心が一致するように接続される。
  15. 請求項10のプリント配線板の製造方法であって、
    前記第1導体ポスト部と前記第2導体ポスト部とが軸中心がずれるように接続される。
  16. 請求項10のプリント配線板の製造方法であって、
    前記第2導体ポスト部に対して前記第1導体ポスト部が複数接続される。
  17. 請求項10のプリント配線板の製造方法であって、
    前記第2導体ポスト部の径が前記第1導体ポスト部の径よりも大きい。
  18. 請求項10のプリント配線板の製造方法であって、
    前記第2導体ポスト部の貫通方向の長さが前記第1導体ポスト部の貫通方向の長さよりも長い。
  19. 請求項10のプリント配線板の製造方法であって、
    さらに、前記剥離膜を除去することにより、前記第1の樹脂絶縁層に前記開口の底部を構成する凹部を形成することを含む。
JP2015170313A 2015-08-31 2015-08-31 プリント配線板及びプリント配線板の製造方法 Active JP6572686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015170313A JP6572686B2 (ja) 2015-08-31 2015-08-31 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170313A JP6572686B2 (ja) 2015-08-31 2015-08-31 プリント配線板及びプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2017050314A true JP2017050314A (ja) 2017-03-09
JP6572686B2 JP6572686B2 (ja) 2019-09-11

Family

ID=58280140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170313A Active JP6572686B2 (ja) 2015-08-31 2015-08-31 プリント配線板及びプリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP6572686B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302506A (ja) * 2008-05-14 2009-12-24 Toppan Printing Co Ltd 半導体パッケージ用多層基板及びその製造方法
JP2014197596A (ja) * 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302506A (ja) * 2008-05-14 2009-12-24 Toppan Printing Co Ltd 半導体パッケージ用多層基板及びその製造方法
JP2014197596A (ja) * 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法

Also Published As

Publication number Publication date
JP6572686B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
US10004143B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9474158B2 (en) Printed wiring board
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US10262930B2 (en) Interposer and method for manufacturing interposer
JP2004064043A (ja) 半導体パッケージング装置
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR102356811B1 (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US20160113110A1 (en) Printed wiring board
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2013070009A (ja) プリント回路基板及びその製造方法
JP5660462B2 (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
JP6572686B2 (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250