JP2009302506A - 半導体パッケージ用多層基板及びその製造方法 - Google Patents
半導体パッケージ用多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP2009302506A JP2009302506A JP2009024076A JP2009024076A JP2009302506A JP 2009302506 A JP2009302506 A JP 2009302506A JP 2009024076 A JP2009024076 A JP 2009024076A JP 2009024076 A JP2009024076 A JP 2009024076A JP 2009302506 A JP2009302506 A JP 2009302506A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor package
- multilayer substrate
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】複数の絶縁層と、複数の絶縁層に交互に形成され、複数のビア2を介して接続される複数の配線層1と、第n層の配線層と第n+1層の配線層とが接続される第nビアと、第n+1層の配線層と第n+2層の配線層とが接続される第n+1ビアと、を有し、第nビアと第n+1ビアとの中心距離が、第nビアの半径と第n+1ビアの半径との合計よりも小さくかつ、10μm以上であることを特徴とする半導体パッケージ用多層基板。
【選択図】図2
Description
実施例1の接続ビア43の形成位置を変更したこと以外は実施例1と同様にして6層の導体層を有する半導体パッケージ用多層基板を形成した。ビア径をΦ50μmとし、5段スタックドビア構造とした。(参考として3段スタックドビア構造の例を図9に示す。
2:ビア
3:ビア使用面積(外接円近似)
4:ビアの中心線
10:両面導体絶縁層
20:導体・接着層つき絶縁層
11、21:絶縁層
12、22:導体層
13、23:ビア孔
33、43:接続ビア
12、24:フォトレジスト
15、25:ランド
16、26:配線
17:2層配線板
27:4層配線板
Claims (8)
- 複数の絶縁層と、
前記複数の絶縁層に交互に形成され、複数のビアを介して接続される複数の配線層と、
第n層の配線層と第n+1層の配線層とが接続される第nビアと、
前記第n+1層の配線層と第n+2層の配線層とが接続される第n+1ビアと、を有し、
前記第nビアと前記第n+1ビアとの中心距離が、前記第nビアの半径と前記第n+1ビアの半径との合計よりも小さくかつ、10μm以上であることを特徴とする半導体パッケージ用多層基板。 - 前記複数のビアの段数が三段以上連続していることを特徴とする請求項1に記載の半導体パッケージ用多層基板。
- 前記複数のビアの中心距離が、上面から見た場合に繰返し二点、正三角形の頂点及び正四角形の頂点を含む正多角形の頂点のいずれかであることを特徴とする請求項1または2に記載の半導体パッケージ用多層基板。
- 前記正多角形の頂点数は、前記複数のビアの段数に応じて選択することを特徴とする請求項1乃至請求項3のいずれかに記載の半導体パッケージ用多層基板。
- 第1の面及び第2の面に配線層を有する第n層の絶縁層を準備し、
前記第n層の絶縁層の前記第1の面の配線層から前記第2の面の配線層に至る第nビアを前記第n層の絶縁層中に形成し、
前記第n層の絶縁層に積層または貼り合わせて第1の面及び第2の面に配線層を有する第n+1層の絶縁層を形成し、
前記第n+1層の絶縁層の第1の面の配線層から第2の面の配線層に至る第n+1のビアを前記第n+1層の絶縁層中に形成する半導体パッケージ用多層基板の製造方法において、
前記第nビアと前記第n+1ビアとの中心距離が、前記第nビアの半径と前記第n+1ビアの半径との合計よりも小さくかつ、10μm以上であることを特徴とする半導体パッケージ用多層基板の製造方法。 - それぞれが第1の面及び第2の面に配線層を有する複数の絶縁層を積層または貼り合わせる半導体パッケージ用多層基板の製造方法において、
前記複数の絶縁層の第i層(i=n、n+1・・・n+k)の絶縁層の前記第1の面の配線層から前記第2の面の配線層に至る第iのビアを前記第i層の絶縁層中に形成し、
第i+1層の絶縁層の第1の面の配線層から第2の面の配線層に至る第i+1のビアを前記第i+1層の絶縁層中に形成し、
前記第iビアと前記第i+1ビアとの中心距離が、前記第iビアの半径と前記第i+1ビアの半径との合計よりも小さくかつ、10μm以上であることを特徴とする半導体パッケージ用多層基板の製造方法。 - 前記ビアの中心距離が、上面から見た場合に繰返し二点、正三角形の頂点及び正四角形の頂点を含む正多角形の頂点のいずれかであることを特徴とする請求項5または6に記載の半導体パッケージ用多層基板の製造方法。
- 前記正多角形の頂点数は、前記複数のビアの段数に応じて選択することを特徴とする請求項5乃至請求項7のいずれかに記載の半導体パッケージ用多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024076A JP5176995B2 (ja) | 2008-05-14 | 2009-02-04 | 半導体パッケージ用多層基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126668 | 2008-05-14 | ||
JP2008126668 | 2008-05-14 | ||
JP2009024076A JP5176995B2 (ja) | 2008-05-14 | 2009-02-04 | 半導体パッケージ用多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302506A true JP2009302506A (ja) | 2009-12-24 |
JP5176995B2 JP5176995B2 (ja) | 2013-04-03 |
Family
ID=41549052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009024076A Active JP5176995B2 (ja) | 2008-05-14 | 2009-02-04 | 半導体パッケージ用多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176995B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253332A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | チップ型コイル部品 |
JPWO2011122245A1 (ja) * | 2010-03-31 | 2013-07-08 | イビデン株式会社 | 配線板及びその製造方法 |
TWI467717B (zh) * | 2009-12-17 | 2015-01-01 | 英特爾股份有限公司 | 包括多層玻璃核心之積體電路裝置的基底及其製造方法 |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
JP2017050391A (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
JP2017050314A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
US10128179B2 (en) | 2015-11-10 | 2018-11-13 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
WO2019098011A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
WO2019098012A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
JP2019114617A (ja) * | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
JP2021061313A (ja) * | 2019-10-07 | 2021-04-15 | 株式会社デンソー | 高周波線路接続構造 |
JP2022161324A (ja) * | 2021-04-08 | 2022-10-21 | 株式会社村田製作所 | コイル部品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007857A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
WO2007007861A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
-
2009
- 2009-02-04 JP JP2009024076A patent/JP5176995B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007857A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
WO2007007861A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US10070524B2 (en) | 2009-12-17 | 2018-09-04 | Intel Corporation | Method of making glass core substrate for integrated circuit devices |
TWI467717B (zh) * | 2009-12-17 | 2015-01-01 | 英特爾股份有限公司 | 包括多層玻璃核心之積體電路裝置的基底及其製造方法 |
US9761514B2 (en) | 2009-12-17 | 2017-09-12 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
US8541693B2 (en) | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JPWO2011122245A1 (ja) * | 2010-03-31 | 2013-07-08 | イビデン株式会社 | 配線板及びその製造方法 |
JP2015019108A (ja) * | 2011-05-31 | 2015-01-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | チップ型コイル部品 |
JP2012253332A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | チップ型コイル部品 |
US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
US10008452B2 (en) | 2012-09-24 | 2018-06-26 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
JP2017050314A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN107926123A (zh) * | 2015-09-01 | 2018-04-17 | 株式会社电装 | 多层基板以及其制造方法 |
WO2017038399A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
JP2017050391A (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
TWI612866B (zh) * | 2015-09-01 | 2018-01-21 | Denso Corp | 多層基板及其製造方法 |
US10679933B2 (en) | 2015-11-10 | 2020-06-09 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
US10128179B2 (en) | 2015-11-10 | 2018-11-13 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
US11626364B2 (en) | 2015-11-10 | 2023-04-11 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
US10861784B2 (en) | 2015-11-10 | 2020-12-08 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
US10446481B2 (en) | 2015-11-10 | 2019-10-15 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
WO2019098011A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
JPWO2019098012A1 (ja) * | 2017-11-16 | 2020-07-02 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
JPWO2019098011A1 (ja) * | 2017-11-16 | 2020-07-30 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
US11224119B2 (en) | 2017-11-16 | 2022-01-11 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate, electronic component, and mounting structure thereof |
US11259401B2 (en) | 2017-11-16 | 2022-02-22 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate, electronic component, and mounting structure thereof |
WO2019098012A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
JP2019114617A (ja) * | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
JP7002321B2 (ja) | 2017-12-22 | 2022-01-20 | 京セラ株式会社 | 配線基板 |
JP2021061313A (ja) * | 2019-10-07 | 2021-04-15 | 株式会社デンソー | 高周波線路接続構造 |
JP2022161324A (ja) * | 2021-04-08 | 2022-10-21 | 株式会社村田製作所 | コイル部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5176995B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176995B2 (ja) | 半導体パッケージ用多層基板の製造方法 | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP2006253189A (ja) | 多層回路基板及びその製造方法 | |
JP2007096314A (ja) | ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法 | |
JP5261756B1 (ja) | 多層配線基板 | |
US20140014399A1 (en) | Printed wiring board | |
KR100843368B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2011018948A (ja) | 多層印刷回路基板及びその製造方法 | |
US20170354044A1 (en) | Method for manufacturing wiring board | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2015109392A (ja) | 配線基板の製造方法 | |
US7807215B2 (en) | Method of manufacturing copper-clad laminate for VOP application | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
KR101516078B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2003124637A (ja) | 多層配線板 | |
KR101023372B1 (ko) | 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판 | |
KR20110113980A (ko) | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 | |
TWI577250B (zh) | 印刷電路板及其製造方法與模組 | |
JP2004221618A (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2008078487A (ja) | Vop用銅張積層板の製造方法 | |
JP2003229662A (ja) | 配線基板の製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5176995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |