JP2011009649A - 電気配線基板および光モジュール - Google Patents

電気配線基板および光モジュール Download PDF

Info

Publication number
JP2011009649A
JP2011009649A JP2009154064A JP2009154064A JP2011009649A JP 2011009649 A JP2011009649 A JP 2011009649A JP 2009154064 A JP2009154064 A JP 2009154064A JP 2009154064 A JP2009154064 A JP 2009154064A JP 2011009649 A JP2011009649 A JP 2011009649A
Authority
JP
Japan
Prior art keywords
dielectric layer
core
electrode
wiring board
electrical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009154064A
Other languages
English (en)
Other versions
JP5383348B2 (ja
Inventor
Keiichiro Watanabe
啓一郎 渡辺
Takahiro Matsubara
孝宏 松原
Yuji Kishida
裕司 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009154064A priority Critical patent/JP5383348B2/ja
Publication of JP2011009649A publication Critical patent/JP2011009649A/ja
Application granted granted Critical
Publication of JP5383348B2 publication Critical patent/JP5383348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 貫通電極の剥離を低減させた電気配線基板および光モジュールを提供する。
【解決手段】 電気配線基板は、第一の誘電体層と、前記第一の誘電体層の有する誘電率と異なる誘電率を有し、前記第一の誘電体層を内部に含むように設けられた第二の誘電体層と、前記第一の誘電体層および前記第二の誘電体層に接触するように、前記第二の誘電体層の主面間を貫通するようにして設けられた貫通電極であって、前記第一の誘電体層と前記第二の誘電体層との間に入り込んだ突出部を有する貫通電極と、を具備する。
【選択図】 図1

Description

本発明は、貫通電極を有する電気配線基板およびそれを具備する光モジュールに関する。
近年、コンピュータの情報処理能力の向上化にともなって、マイクロプロセッサとして使用される半導体大規模集積回路素子(LSI,VLSI)等の集積回路(IC)では、トランジスタの集積度が高められており、ICの動作速度は、クロック周波数でGHzのレベルまで達している。それに伴い、電気素子間を電気的に接続する電気配線についても高密度化および微細化されたものが要求されている。
高密度な電気配線を設ける手法として、例えば、特許文献1に示すように、貫通電極を設けることが開示されている。
特開2000−340906号公報
しかし、特許文献1に開示された技術では、使用時などに外部から熱が加えられると、配線材料と誘電体層との熱膨張の差により発生した応力により、貫通電極が誘電体層から剥離する場合があった。
本発明の目的は、貫通電極の剥離を低減させた電気配線基板および光モジュールを提供することにある。
本発明の一実施形態にかかる電気配線基板は、第一の誘電体層と、前記第一の誘電体層上に設けられた第二の誘電体層と、前記第一の誘電体層および前記第二の誘電体層と接触するように、前記第一の誘電体層および前記第二の誘電体層の積層方向に設けられた貫通電極であって、前記第一の誘電体層と前記第二の誘電体層との間に入り込んだ突出部を有する貫通電極と、を具備する。
前記第一の誘電体層が有する熱膨張係数と前記第二の誘電体層が有する熱膨張係数とが異なることが好ましい。
前記第二の誘電体層は光を伝送させるコアであり、前第一の誘電体層は、前記コアの屈折率よりも小さい屈折率を有する下部クラッドであり、前記コアの周囲を、前記下部クラッドとともに覆うように設けられ、前記コアの屈折率よりも小さい屈折率を有する上部クラッドをさらに具備することが好ましい。
前記貫通電極は、前記コアと前記上部クラッドとの間に入り込んだ第二の突出部をさらに有することが好ましい。
前記突出部は、前記第一の誘電体層および第二の誘電体層との界面に対して傾斜した傾斜面をさらに有することが好ましい。
本発明の一実施形態にかかる電気配線基板は、前記電気配線基板と、前記コア部と光学的に結合し、前記貫通電極と電気的に接続する光電変換素子と、を具備する。
本実施形態によれば、貫通電極が第一の誘電体層と第二の誘電体層との間に位置する突出部を有していることにより、突出部が貫通電極を誘電体層に固定して、貫通電極の誘電体層からの剥離を抑制することができる。さらに、第一の誘電体層および第二の誘電体層の熱膨張係数がそれぞれ異なる場合、熱により第一の誘電体層および第二の誘電体層の異なる熱膨張変化が生じても、第一の誘電体層と第二の誘電体層との間に突出部が入れ込まれているため、貫通電極の誘電体層からの剥離を十分に抑制することができる。
本発明の実施形態の電気配線基板の断面図である。 図1の電気配線基板の上面図である。 図1の電気配線基板の部分拡大図である。 図1以外の電気配線基板の具体例を示す断面図である。 図4(A)の電気配線基板の作製工程を示す断面図である。 (A)は本発明の実施形態の光モジュールの横断面図を示し、(B)は、(A)のB−B’を切断した断面図を示す。
以下、図面を参照しながら本発明の実施態様の電気配線基板を詳細に説明するが、それらの図面は実施形態の一例に過ぎず、本発明はそれらに限定されるものではない。
図1には、本発明の実施態様の電気配線基板の一例として、光と電気とを伝送させる光電気混載基板を示す。図1における光電気混載基板は、第二の誘電体層としてのコア5、第一の誘電体層としての下部クラッド4b、貫通電極2、上部クラッド4a、基板1および電極3を具備する。
貫通電極2は、基板1上に設けられた電極3と外部とを電気的に接続させるために、電極3上に設けられる。この貫通電極2は、下部クラッド4bとコア5との積層方向に設けられる。
図1の光電気混載基板の断面図は、図2に示す光電気混載基板の上面図におけるA−A’を切断したものである。図2に示すように、貫通電極2を上面からみると、中心部が中空となった形状を示しているが、貫通電極2はこれに限定されず、例えば、中央が導電ペーストなどにより埋められた構成でもかまわない。
貫通電極2は、突出部2aを有する。この突出部2aは、下部クラッド4bとコア5との間に入り込むように設けられる。突出部2aは、下部クラッド4bとコア5との間に設けられることにより、貫通電極2を固定することができる。これにより、例えば、外部からの熱によって貫通電極の誘電体層からの剥離を抑制するという効果が得られる。
なお、図1および2には、第一の誘電体層および第二の誘電体層をそれぞれ下部クラッドおよびコアとした光電気混載基板を示しているが、本発明の一実施形態である電気配線基板はこれに限定されない。例えば、第一の誘電体層および第二の誘電体層がそれぞれビルドアップ基板におけるビルドアップ層の場合でも、前述の効果を得ることができる。
本発明の一実施形態である電気配線基板を、前述の光電気混載基板とした場合に、前述の効果に加えて以下のような効果を得ることができる。
発光素子などの光電変換素子からコアに光を伝送させる際、全ての光がコアに伝送できるわけではなく、多少の光がクラッドに導入されてしまう。この場合、クラッドに導入された光は、コアを伝送した光とともに光導波路から出射され、正確な光信号の伝送を行うことが困難な場合があった。また、クラッドに導入された光が、コアに入り、コア内の光信号に混入して光信号の正確な伝達を阻害する場合があった。
しかし、コア5と下部クラッド4bとの間に突出部2aを有することにより、クラッド内に伝送された光の進行を妨害して光導波路のクラッドの迷光によるノイズ光を抑制することができる。また、コア5と下部クラッド4bとの間に突出部2aを有することにより、クラッドからコアに進入する光の進行を遮蔽することもできる。
クラッド4bからコア5への光の進入を十分に遮蔽することができるため、突出部2aは、クラッド4bとコア5との界面Xに対して傾斜した傾斜面(2a1および2a2)を有することが好ましい。傾斜面は、コア5と接する傾斜面2a1とクラッド4bと接する傾斜面2a2とを含む。
界面Xに対する傾斜面2a1の傾斜角は、貫通電極2の剥離が生じにくく、かつ、コア5から外部への光の漏れを十分に抑制できることから、0〜90°が好ましく、0〜45°がさらに好ましい。また、界面Xに対する傾斜面2a2の傾斜角は、クラッドからコアへの光の漏れを十分に抑制できることから、0〜90°が好ましい。なお、これらの傾斜角とは、界面Xの延長線(図3の点線部)と傾斜面とがなす鋭角の角度をいう。なお、図3は、図1の部分拡大図である。
傾斜面2a1と傾斜面2a2とがなす角度は、0〜135°が好ましい。この角度の範囲内であることにより、貫通電極2の剥離が生じにくく、クラッドを伝搬するノイズ光を十分に抑制できる。
以上のように、突出部2aとしては図1および図3に示すものに限定されず、例えば図4(A)に示すように、突出部2aが貫通電極2の両側に設けられていてもよい。また、図4(B)に示すように、上部クラッド4aとコア5との間に第二の突出部2bがさらに設けられていてもよく、また、図4(C)に示すように、貫通電極2の両側に突出部2aおよび第二の突出部が設けられてもよい。なお、貫通電極2の剥離の抑制効果およびクラッドからコアへの光の漏れの抑制効果の観点から、図4(C)の例が最も好ましい。
以下、各構成について示す。
(第一の誘電体層および第二の誘電体層)
第一の誘電体層および第二の誘電体層は、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などが挙げられる。第一の誘電体層および第二の誘電体層がクラッドおよびコアである場合、感光性を有するエポキシ樹脂、アクリル樹脂、ポリイミド樹脂など直接露光法が使用可能な樹脂、または、ポリシランなどの屈折率変化法が使用可能な樹脂などが挙げられる。なお、直接露光法とは、下部クラッド4bの形成後、コアの材料を塗工してマスク露光によりコア5を形成し、その上面および側面にさらに上部クラッド4aを塗工形成して光導波路を作製する方法である。また、屈折率変化法とは、UV(紫外線)照射により屈折率が低下するポリシラン系ポリマー材料等の特性を利用して、コアとなる部位以外にUV照射を行ない、コア部5となる部位以外の屈折率を低下させることによって光導波路を作製する方法である。
また、コア5ならびに上部クラッド4aおよび下部クラッド4bの作製は一般的な光導波路の作製方法により行われる。コアの断面サイズとしては、例えば、35〜100μm角である。
コアは、クラッドよりも屈折率が大きく(好ましくはクラッドの屈折率に対して比屈折率差が1〜3%)、光信号を閉じ込めることができる。
(貫通電極)
貫通電極の形成は、めっき法、金属膜の蒸着法、導電性樹脂の注入法などの方法が用いられる。なかでも、前述の突出部2aの形成が容易であることから、めっき法が好ましい。突出部2aは、ビアホール加工時に生じるスミアをデスミア処理する際に、第一の誘電体層と第二の誘電体層との境界に粗化液が侵入することによって、第一の誘電体層と第二の誘電体層との間に入りこんだ凹部が形成され、その上からめっきすることにより、その凹部内に金属が入り、突出部2aが形成される。突出部2aの形状は、粗化液の組成、流量を調整することにより選択的に形成することができる。
以下に、図5をもとに、図4(A)の電気配線基板の作製方法の一例を示す。図5(a)には基板1の電極3上に、下部クラッド4bとコア5と上部クラッド4aとから構成される光導波路が形成されている。光導波路上にエキシマレーザまたはドリルなどを用いた加工により、図5(b)に示すようなビアホール6を形成する。ビアホール6の形状は、略円筒形、略台円柱、略逆台形円柱のいずれの形状でも良い。
次に、ビアホール6加工時に生じるスミアはクロム酸法、濃硫酸法、アルカリ過マンガン酸法、プラズマ法等によりデスミア処理を行うことで除去される。40〜80g/Lの過マンガン酸塩を用いたデスミア処理を行う際には、ビアホール6の内壁の粗化も同時に行われ、光導波路の下部クラッド4bとコア5のエッチングレート差によって図5(c)に示すようなビアホール6に凹部7が形成される。
次に、パラジウム-錫の錯化合物溶液により、ビアホール6の表面および内壁にPdを吸着した上で、HCHO、NaOH、ロッシェル塩、ポリエチレングリコール等の混合溶液を用いた無電解めっきを施す事により、光導波路上面、ビアホール6の内壁に厚み0.3〜3.0μmの図5(d)に示すような銅めっき8を形成する。
次にラミネート法等によりレジスト層9を光導波路上面に形成し、レジスト層9をパターニングする事により、ビア上面に開口部を形成する(図5(e))。次に、硫酸銅、硫酸、塩素イオン、金属銅溶液中でめっき層に電解をかけることにより、ビアホール6の内壁及びレジスト開口部に厚み0.1〜10.0μm程度の厚みの銅めっきを形成したのち、レジストを除去し、さらに不要部分の無電解銅をプラズマ等によるエッチングで除去する事によって図4(A)に示す貫通電極が形成される。
図6に、図4(B)の光電気混載基板の貫通電極上に、金属バンプまたは半田によって光電変換素子を実装させた光モジュールを示す。なお、図6の光電変換素子として、発光素子(面発光型レーザ:VCSEL)10を例示しているが、光電変換素子としてはこれに限定されず、PDなどの受光素子も用いることができる。
図6(A)に示すように、発光素子10から出た光信号(図中の矢印)は、コア5に進入するように光路変換面12にて光の進行方向を変換される。光路変換面12は、光軸方向に対して45度に傾斜する傾斜面によって光の光路方向を90度変更させる。
光路変換面12には、金(Au),銀(Ag),白金(Pt),アルミニウム(Al),銅(Cu)等の様に、コア5を導波する光に対して反射率の高い膜がその表面に形成されていることが好ましい。
光路変換面12の作製において、まず、コア5に対して、型押し、エッチング、ダイシングまたはレーザ加工などによって傾斜面を有する溝構造が作製される。そして、傾斜面の上に、反射率の高い膜を形成し、さらに溝構造に、下部クラッド4bおよび上部クラッド4aよりも屈折率の高い高屈折率体を充填させることにより光路変換面12を作製することができる。
発光素子10の電極10aと貫通電極2との間には、はんだボールなどの電気接続部11を設ける。電気接続部11としては、高速信号伝送用途として適した導電性部材であれば使用することが可能である。たとえば、金、銀、銅などの金属部材、さらにその形態としてはボールに限らず、柱状、バンプ状などであってもよい。
図6(B)には、図6(A)に示す光モジュールをB−B’にて切断した光モジュールの断面図を示す。
図6(B)において、1つのコア5は、2つの貫通電極2に挟まれた構造を示している。通常、発光素子10からの光は、光路変換面12で反射し、コア5に入射する。このとき、ミラーからの反射光の一部はクラッドに入射して迷光となるおそれがある。しかし、図6(B)のように、突出部2aが存在することにより、クラッドへの進入を遮蔽して迷光を低減することができる。
コア5の左右が貫通電極2に挟まれていることにより、光導波路の開口数NA(Numerical Aperture)よりも大きな角度で入射した光を遮断し、隣接するコア間のクロストークが抑制される。
なお、コア5と貫通電極2との位置関係は、図6(B)の光モジュールに限定されない。例えば、下部クラッド4b上に並んだ複数のコア5が、2つの貫通電極2に挟まれていてもよい。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
1:基板
2:貫通電極
2a:突出部
3:電極
4:クラッド部
4a:上部クラッド
4b:下部クラッド
5:コア
6:ビアホール
7:凹部
8:銅めっき
9:レジスト
10:発光素子
10a:発光素子の電極部
11:電気接続部
12:光路変換面

Claims (6)

  1. 第一の誘電体層と、
    前記第一の誘電体層上に設けられた第二の誘電体層と、
    前記第一の誘電体層および前記第二の誘電体層と接触するように、前記第一の誘電体層および前記第二の誘電体層の積層方向に設けられた貫通電極であって、前記第一の誘電体層と前記第二の誘電体層との間に入り込んだ突出部を有する貫通電極と、
    を具備する電気配線基板。
  2. 前記第一の誘電体層が有する熱膨張係数と前記第二の誘電体層が有する熱膨張係数とが異なる請求項1記載の電気配線基板。
  3. 前記第二の誘電体層は光を伝送させるコアであり、
    前第一の誘電体層は、前記コアの屈折率よりも小さい屈折率を有する下部クラッドであり、
    前記コアの周囲を、前記下部クラッドとともに覆うように設けられ、前記コアの屈折率よりも小さい屈折率を有する上部クラッドをさらに具備する請求項1または2記載の電気配線基板。
  4. 前記貫通電極は、前記コアと前記上部クラッドとの間に入り込んだ第二の突出部をさらに有する請求項3記載の電気配線基板。
  5. 前記突出部は、前記第一の誘電体層および第二の誘電体層との界面に対して傾斜した傾斜面をさらに有する請求項1乃至4のいずれか記載の電気配線基板。
  6. 請求項3乃至5記載の電気配線基板と、
    前記コアと光学的に結合し、前記貫通電極と電気的に接続する光電変換素子と、
    を具備する光モジュール。
JP2009154064A 2009-06-29 2009-06-29 電気配線基板および光モジュール Active JP5383348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009154064A JP5383348B2 (ja) 2009-06-29 2009-06-29 電気配線基板および光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154064A JP5383348B2 (ja) 2009-06-29 2009-06-29 電気配線基板および光モジュール

Publications (2)

Publication Number Publication Date
JP2011009649A true JP2011009649A (ja) 2011-01-13
JP5383348B2 JP5383348B2 (ja) 2014-01-08

Family

ID=43565925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154064A Active JP5383348B2 (ja) 2009-06-29 2009-06-29 電気配線基板および光モジュール

Country Status (1)

Country Link
JP (1) JP5383348B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010277060A (ja) * 2009-04-27 2010-12-09 Kyocera Corp 光伝送路、光伝送基板および光モジュール
DE112012000528T5 (de) 2011-01-20 2013-11-14 Panasonic Corporation Bauteilmontageeinrichtung und Bauteilmontageverfahren
CN104219877A (zh) * 2013-05-28 2014-12-17 京瓷Slc技术株式会社 布线基板及其制造方法
JP2021071647A (ja) * 2019-10-31 2021-05-06 京セラ株式会社 光導波路パッケージおよび発光装置
WO2023162846A1 (ja) * 2022-02-25 2023-08-31 京セラ株式会社 光導波路基板、光導波路パッケージおよび光源モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157266A (en) * 1978-06-01 1979-12-12 Fujitsu Ltd Chemical cleaning method of multiilayer printed board
JP2002237681A (ja) * 1997-02-03 2002-08-23 Ibiden Co Ltd プリント配線板及びその製造方法
JP2005136052A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法
JP2006120779A (ja) * 2004-10-20 2006-05-11 Kyocera Corp 多層基板及びその製造方法
JP2007031555A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd エポキシ樹脂組成物、エポキシ樹脂フィルム、光導波路、光・電気混載配線基板並びに電子デバイス
JP2008134662A (ja) * 2008-02-15 2008-06-12 Nippon Telegr & Teleph Corp <Ntt> 平面光回路部品及びその作製方法
JP2008270531A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157266A (en) * 1978-06-01 1979-12-12 Fujitsu Ltd Chemical cleaning method of multiilayer printed board
JP2002237681A (ja) * 1997-02-03 2002-08-23 Ibiden Co Ltd プリント配線板及びその製造方法
JP2005136052A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法
JP2006120779A (ja) * 2004-10-20 2006-05-11 Kyocera Corp 多層基板及びその製造方法
JP2007031555A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd エポキシ樹脂組成物、エポキシ樹脂フィルム、光導波路、光・電気混載配線基板並びに電子デバイス
JP2008270531A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2008134662A (ja) * 2008-02-15 2008-06-12 Nippon Telegr & Teleph Corp <Ntt> 平面光回路部品及びその作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010277060A (ja) * 2009-04-27 2010-12-09 Kyocera Corp 光伝送路、光伝送基板および光モジュール
DE112012000528T5 (de) 2011-01-20 2013-11-14 Panasonic Corporation Bauteilmontageeinrichtung und Bauteilmontageverfahren
CN104219877A (zh) * 2013-05-28 2014-12-17 京瓷Slc技术株式会社 布线基板及其制造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
JP2021071647A (ja) * 2019-10-31 2021-05-06 京セラ株式会社 光導波路パッケージおよび発光装置
JP7217692B2 (ja) 2019-10-31 2023-02-03 京セラ株式会社 光導波路パッケージおよび発光装置
WO2023162846A1 (ja) * 2022-02-25 2023-08-31 京セラ株式会社 光導波路基板、光導波路パッケージおよび光源モジュール

Also Published As

Publication number Publication date
JP5383348B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
JP4646618B2 (ja) 光路変換部材、多層プリント配線板および光通信用デバイス
JP5322873B2 (ja) 光モジュール
JP4916096B2 (ja) 光通信用デバイス
JPWO2005052666A1 (ja) Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP2006245057A (ja) ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP5383348B2 (ja) 電気配線基板および光モジュール
JP5248795B2 (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP5495896B2 (ja) 光電気配線基板の製造方法
JP5058006B2 (ja) 光伝送基板の製造方法
JP5328095B2 (ja) 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム
JP2014089262A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP5409262B2 (ja) 光電気配線基板の製造方法、および光電気配線基板
JP2008158388A (ja) 光電気回路基板、光モジュールおよび光電気回路システム
JP5318978B2 (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
CN110780393B (zh) 光波导以及光电路基板
US7329481B2 (en) Substrate optical waveguides having fiber-like shape and methods of making the same
US9244224B2 (en) Optical waveguide device
JP5225490B2 (ja) 光伝送基板とその製造方法、複合光伝送基板ならびに光モジュール
JP5409441B2 (ja) 光伝送基板および光モジュール
JP5334806B2 (ja) 光電気配線基板および光モジュール
JP2008134492A (ja) 光伝送システムおよびそれを具備する光モジュール
JP5367635B2 (ja) 光導波路付き配線基板の製造方法
JP2005157115A (ja) Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4562475B2 (ja) パッケージ基板および光通信用デバイス
US11125954B2 (en) Optical waveguide and optical waveguide device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5383348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150