TWI524831B - 多層配線基板及其製造方法 - Google Patents

多層配線基板及其製造方法 Download PDF

Info

Publication number
TWI524831B
TWI524831B TW102114351A TW102114351A TWI524831B TW I524831 B TWI524831 B TW I524831B TW 102114351 A TW102114351 A TW 102114351A TW 102114351 A TW102114351 A TW 102114351A TW I524831 B TWI524831 B TW I524831B
Authority
TW
Taiwan
Prior art keywords
insulating layer
inorganic material
lower insulating
multilayer wiring
upper insulating
Prior art date
Application number
TW102114351A
Other languages
English (en)
Other versions
TW201401963A (zh
Inventor
前田真之介
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201401963A publication Critical patent/TW201401963A/zh
Application granted granted Critical
Publication of TWI524831B publication Critical patent/TWI524831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層配線基板及其製造方法
本發明係有關具有複數個樹脂絕緣層及複數個導體層交替積層而形成多層化的增設構造之多層配線基板及其製造方法。
近年來，隨著電氣機器，電子機器等的小型化，搭載於此等機器的多層配線基板等亦被要求小型化，高密度化。作為此多層配線基板，已實用化的有：利用複數個樹脂絕緣層和複數個導體層交替積層而形成一體化之所謂的增設法(build-up method)所製得的配線基板。又，在此種多層配線基板中，為了提升樹脂絕緣層與以鍍敷形成於樹脂絕緣層上之導體層的密接性、且為了降低降低熱膨脹率，將二氧化矽填料添加於樹脂絕緣層而形成的構成已實用化(例如參照專利文獻1)。
習知技術文獻 專利文獻
專利文獻1 特開2012-44158號公報
為了降低樹脂絕緣層的熱膨脹係數以製造翹曲少的多層配線基板，較佳為縮小二氧化矽填料的粒徑以增加樹脂絕緣層中所佔有之二氧化矽填料的體積比例。然而，當二氧化矽填料的粒徑變小時，即便對樹脂絕緣層的表面實施粗化處理，亦無法獲得足夠的表面粗度，因而導致藉定錨效應所確保之導體層的密接強度降低。
本發明係有鑑於上述課題而完成者，其目的在提供一種可充分地確保樹脂絕緣層與導體層的密接性，且連接可靠性優異的多層配線基板。又，其他目的在提供一種較適合於製造上述多層配線基板的多層配線基板之製造方法。
作為用以解決上述課題的手段(手段1)，具有一種多層配線基板，其係具有複數個樹脂絕緣層及複數個導體層交替積層而形成多層化的增設構造，該多層配線基板的特徵為：前述複數個樹脂絕緣層中的至少一個前述樹脂絕緣層包含：下側絕緣層；和設置於前述下側絕緣層上，且其表面上形成有前述導體層之上側絕緣層；前述上側絕緣層及前述下側絕緣層係在樹脂絕緣材料中含有無機材料；前述上側絕緣層形成比前述下側絕緣層還薄， 前述上側絕緣層中所佔有的前述無機材料的體積比例，比前述下側絕緣層中所佔有的前述無機材料的體積比例還少。
根據手段1的發明，構成多層配線基板之複數個樹脂絕緣層中的至少一個樹脂絕緣層係包含下側絕緣層和上側絕緣層。此樹脂絕緣層的上側絕緣層由於無機材料的體積比例較少，故藉由於其表面實施粗化處理可使表面粗度變得較大。於此情況，可充分地確保形成於上側絕緣層上之導體層的密接強度。又，樹脂絕緣層中的下側絕緣層係形成比上側絕緣層還厚，且無機材料的體積比例較多。依此方式構成時，可將樹脂絕緣層的熱膨脹係數抑制得較低，而可製造翹曲少且連接可靠性優異的多層配線基板。
上側絕緣層及下側絕緣層所含的無機材料的形狀並無特別限定。例如，上側絕緣層及下側絕緣層亦可均含有粒狀無機材料。上側絕緣層中的粒狀無機材料的平均粒徑亦可等於或大於下側絕緣層中的粒狀無機材料的平均粒徑。特別是，若使上側絕緣層中的無機材料的平均粒徑大於下側絕緣層的無機材料的平均粒徑時，可加大上側絕緣層的表面粗度。又，藉由縮小下側絕緣層中的無機材料的粒徑，可使該下側絕緣層含有更多的無機材料。於此情況，下側絕緣層的熱膨脹係數小於上側絕緣層的熱膨脹係數。如此般，藉由縮小較厚的下側絕緣層的熱膨脹係數，可使樹脂絕緣層整體的熱膨脹係數變小，可抑制多層配線基板的翹曲。
手段1的多層配線基板中，導體層亦可僅埋設於構成樹脂絕緣層之上側絕緣層及下側絕緣層當中的下側絕緣層。依此方式構成時，成為僅在熱膨脹係數比上側絕緣層還小的下側絕緣層中埋設有導體層之狀態，故可緩和因導體層與樹脂絕緣層的熱膨脹係數差而產生的應力。
手段1的多層配線基板進一步具備貫穿樹脂絕緣層而形成的通路導體，通路導體與下側絕緣層的接觸面積，亦可比通路導體與上側絕緣層的接觸面積還大。依此方式構成時，由於熱膨脹係數小的下側絕緣層與通路導體的接觸面積，比上側絕緣層與通路導體的接觸面積大，所以可緩和施加於與通路導體相連接之通路孔內壁面的應力。
又，亦可為下側絕緣層含有粒狀無機材料及纖維狀無機材料兩者作為無機材料，上側絕緣層僅含有粒狀無機材料作為無機材料。依此方式構成時，可使上側絕緣層中所佔有之無機材料的體積比例少於下側絕緣層中所佔有之無機材料的體積比例。又，藉由使下側絕緣層含纖維狀無機材料，可提高樹脂絕緣層的強度。再者，當在下側絕緣層中，於其厚度方向的大致中心部具有纖維狀無機材料時，纖維狀無機材料不會從下側絕緣層的表面露出，可確實地將該無機材料包含於下側絕緣層中。
作為無機材料，不論是絕緣性或導電性，若使用絕緣性無機材料時，可將多層配線基板的電性特性 保持良好。具體而言，作為粒狀無機材料，可列舉二氧化矽填料，作為纖維狀無機材料，可列舉玻璃布。又，在使用二氧化矽填料作為無機材料的情況，亦可為下側絕緣層係以60重量%以上的比例含有二氧化矽填料，上側絕緣層係以45重量%以下的比例含有二氧化矽填料。尤其，在使二氧化矽填料及玻璃布作為無機材料而包含於下側絕緣層中的情況，亦可使該等無機材料以80重量%以上的比例包含於其中。依此方式構成時，可充分地確保樹脂絕緣層與導體層的密接強度，並可縮小樹脂絕緣層的熱膨脹係數。
上側絕緣層中的粒狀無機材料的平均粒徑比上側絕緣層的厚度小，具體而言，亦可設為上側絕緣層之厚度的1/5左右以下的平均粒徑。於此情況，可使粒狀無機材料確實地包含於上側絕緣層中。
只要將上側絕緣層形成比下側絕緣層還薄即可，各絕緣層的厚度沒有特別限定。例如，亦可將上側絕緣層形成為下側絕緣層之1/3以下的厚度。又，具體而言，上側絕緣層的厚度亦可設為5μm以上10μm以下，下側絕緣層的厚度亦可設為20μm以上。依此方式構成時，可在不用將上側絕緣層形成為所需以上的厚度之情況下，確保其與導體層的密接性。
上側絕緣層及下側絕緣層亦可使用片狀增設材形成。構成該增設材的樹脂絕緣材料可考量絕緣性、耐熱性、耐濕性等而適當選擇。樹脂絕緣材料的較佳例，可列舉：環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽樹脂、 聚醯亞胺樹脂等的熱硬化性樹脂、聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂等的熱可塑性樹脂等。
又，作為用以解決上述課題的其他手段(手段2)，係一種多層配線基板之製造方法，該多層配線基板具有複數個樹脂絕緣層及複數個導體層交替積層而形成多層化的增設構造，該多層配線基板之製造方法的特徵為：具備：準備步驟，係準備成為前述複數個樹脂絕緣層中的至少一個樹脂絕緣層之下側絕緣層、和上側絕緣層；積層步驟，係在前述下側絕緣層上積層前述上側絕緣層；粗化步驟，係對前述上側絕緣層的表面實施粗化處理；及導體層形成步驟，係在經粗化後之前述上側絕緣層表面形成前述導體層；前述上側絕緣層及前述下側絕緣層係在樹脂絕緣材料中包含無機材料，前述上側絕緣層中所佔有之前述無機材料的體積比例，比前述下側絕緣層中所佔有之前述無機材料的體積比例還少。
因此，根據手段2的發明，在準備步驟中準備成為一個樹脂絕緣層的下側絕緣層和上側絕緣層，在積層步驟中將上側絕緣層積層於下側絕緣層上。此上側絕緣層之無機材料的體積比例變少。因此，在粗化步驟中藉由對上側絕緣層的表面實施粗化處理可使其表面粗 度變得較大。其後，在導體層形成步驟中，由於在經粗化後之上側絕緣層表面形成導體層，故可充分地確保上側絕緣層表面上之導體層的密接強度。又，由於成為樹脂絕緣層的下側絕緣層之無機材料的體積比例變多，故可將樹脂絕緣層的熱膨脹係數抑制得較低。其結果，可製造翹曲少且連接可靠性優異的多層配線基板。
10、10A‧‧‧多層配線基板
11‧‧‧芯基板
12‧‧‧芯主面
13‧‧‧芯背面
15‧‧‧貫穿用孔
16‧‧‧貫穿導體
17‧‧‧閉塞體
31‧‧‧第1增層
32‧‧‧第2增層
33~36‧‧‧樹脂絕緣層
37、38‧‧‧阻銲劑
41、42‧‧‧導體層
43‧‧‧通路孔
44‧‧‧通路導體
45‧‧‧端子墊
46、49‧‧‧開口部
48‧‧‧BGA用墊
51‧‧‧下側絕緣層
52‧‧‧上側絕緣層
53‧‧‧樹脂絕緣材料
54、55‧‧‧作為粒狀無機材料的二氧化矽填料
56‧‧‧作為纖維狀無機材料的玻璃布
D1‧‧‧階差
圖1為顯示本實施形態之多層配線基板的示意構成之剖面圖。
圖2為顯示樹脂絕緣層的構成之放大剖面圖。
圖3為顯示多層配線基板的製造方法之芯基板形成步驟之說明圖。
圖4為顯示多層配線基板的製造方法之準備步驟之說明圖。
圖5為顯示多層配線基板的製造方法之積層步驟之說明圖。
圖6為顯示多層配線基板的製造方法之通路孔形成步驟之說明圖。
圖7為顯示多層配線基板的製造方法之導體層形成步驟之說明圖。
圖8為顯示多層配線基板的製造方法之增設步驟之說明圖。
圖9為顯示上側絕緣層的剖面之SEM照片之模式圖。
圖10為顯示其他實施形態的多層配線基板的示意構成之剖面圖。
[用以實施發明的形態]
以下，依據圖式，就本發明具體化於多層配線基板的一實施形態作詳細說明。
如圖1所示，本實施形態的多層配線基板10包含：芯基板11；形成於芯基板11的芯主面12(圖1中為上面)上之第1增層31；及形成於芯基板11的芯背面13(圖1中為下面)上之第2增層32。
芯基板11係由例如在作為補強材的玻璃布中含浸有環氧樹脂而成的樹脂絕緣材(玻璃環氧材)所構成。在芯基板11的複數處形成有貫穿於厚度方向的貫穿用孔15(貫穿孔)，於貫穿用孔15內形成有貫穿導體16。貫穿導體16連接芯基板11的芯主面12側和芯背面13側。此外，貫穿導體16的內部係用例如環氧樹脂等的閉塞體17埋住。又，在芯基板11的芯主面12及芯背面13，形成有由銅所構成的導體層41之圖案，各導體層41係與貫穿導體16電性連接。
形成於芯基板11的芯主面12上的第1增層31具有：複數個樹脂絕緣層33、35、以及由銅所構成的複數個導體層42交替積層而成的增設構造。在樹脂絕緣層35上的複數處，以陣列狀形成有端子墊45。再者，樹脂絕緣層35上面的大致整體係被阻銲劑37所覆蓋。在阻銲劑37的既定部位，形成有使端子墊45露出的開 口部46。而且，從開口部46露出的端子墊45，係經由未圖示的銲料凸塊與半導體晶片的連接端子電性連接。此外，在樹脂絕緣層33及樹脂絕緣層35內，分別形成有通路孔43及通路導體44。各通路導體44係將導體層41、42及端子墊45彼此電性連接。
形成於芯基板11之芯背面13上的第2增層32係具有與上述第1增層31大致相同的構造。亦即，第2增層32具有：複數個樹脂絕緣層34、36和複數個導體層42交替積層而成的增設構造。在樹脂絕緣層34及樹脂絕緣層36內分別形成有通路孔43及通路導體44。在樹脂絕緣層36的下面的複數處，以陣列狀形成有BGA用墊48。又，樹脂絕緣層36下面的大致整體係被阻銲劑38所覆蓋。於阻銲劑38的既定部位，形成有使BGA用墊48露出的開口部49。從開口部49露出的BGA用墊48，係經由未圖示的銲料凸塊與母板(外部基板)電性連接。
如圖2所示，構成增層31、32的各樹脂絕緣層33~36包含：下側絕緣層51；和設置於下側絕緣層51上，且表面形成有導體層42之上側絕緣層52。上側絕緣層52形成比下側絕緣層51還薄。具體而言，上側絕緣層52具有5μm以上10μm以下的厚度(本實施形態中，為例如8μm左右的厚度)。此外，下側絕緣層51具有20μm以上的厚度(本實施形態中，為例如30μm左右的厚度)。亦即，本實施形態中，上側絕緣層52之厚度為下側絕緣層51之厚度的1/3以下。
下側絕緣層51及上側絕緣層52均含絕緣性無機材料而形成，上側絕緣層52中所佔有的無機材料的體積比例，比下側絕緣層51中所佔有的無機材料的體積比例還少。
更詳言之，上側絕緣層52係使用樹脂絕緣材料53(例如熱硬化性環氧樹脂)中含有二氧化矽填料54(粒狀無機材料)而成的片狀增設材所形成。上側絕緣層52所含的二氧化矽填料54為平均粒徑1.0μm的填料。上側絕緣層52中，樹脂絕緣材料53中的二氧化矽填料54的比例為40重量%左右。
另一方面，下側絕緣層51係使用樹脂絕緣材料53中含有二氧化矽填料55(粒狀無機材料)及玻璃布56(纖維狀無機材料)而成的片狀增設材所形成。下側絕緣層51中所含有的二氧化矽填料55為平均粒徑0.5μm的填料。本實施形態中，下側絕緣層51含有平均粒徑比上側絕緣層52的二氧化矽填料54還小的二氧化矽填料55。而且，下側絕緣層51中所佔有的二氧化矽填料55的體積比例較上側絕緣層52中所佔有的二氧化矽填料54的體積比例還多。具體而言，在下側絕緣層51中，樹脂絕緣材料53中之二氧化矽填料55的比例為65重量%左右。又，玻璃布56的厚度為例如15μm左右，於下側絕緣層51中的厚度方向的大致中央部設有玻璃布56。在下側絕緣層51中，含有玻璃布56和二氧化矽填料55之無機材料所佔有的比例為90重量%左右。
由於下側絕緣層51比上側絕緣層52含有更多的無機材料，故下側絕緣層51的熱膨脹係數比上側絕緣層52的熱膨脹係數還小。具體而言，以平面方向(XY方向)的熱膨脹係數而言，下側絕緣層51為約20ppm/℃，上側絕緣層52為約45ppm/℃。此外，熱膨脹係數是指：25℃~150℃間之量測值的平均值。而且，藉由將熱膨脹係數小的下側絕緣層51形成比上側絕緣層52還厚，使絕緣層整體的熱膨脹係數降低。
又，樹脂絕緣層33~36的上側絕緣層52含有粒徑較大的二氧化矽填料54，其等的表面成為表面粗度大的粗面52a。於此等樹脂絕緣層33~36中之各自的上側絕緣層52的表面形成有導體層42。此外，施加粗化處理之上側絕緣層52表面的平均粗度Ra為0.6μm左右。又，下側絕緣層51的表面雖未施加粗化處理，惟當於其表面施加與上側絕緣層52同樣的粗化處理時，表面的平均粗度Ra為0.2μm左右。
此外，如圖1等所示，作為配線的導體層41、42係僅埋設於構成樹脂絕緣層33~36之上側絕緣層52及下側絕緣層51當中的下側絕緣層51。換句話說，由於導體層41、42的厚度比下側絕緣層51的厚度還薄，故導體層41、42的上面並未到達上側絕緣層52的下面。此外，在上側絕緣層52與下側絕緣層51中，由於後者的厚度較大。因此，通路導體44與下側絕緣層51的接觸面積，比通路導體44與上側絕緣層52的接觸面積還大。本實施形態中，上側絕緣層52為下側絕緣層51之1/3 以下的厚度，通路導體44與下側絕緣層51的接觸面積，比通路導體44與上側絕緣層52的接觸面積還要大3倍以上。
其次，就本實施形態之多層配線基板10的製造方法進行說明。
首先，準備敷銅層板，其係在由玻璃環氧所構成之基材的兩面貼附銅箔而成。接著，使用鑽孔機進行穿孔加工，將貫穿敷銅層板之表面背面的貫通孔15事先形成於既定位置。然後，對敷銅層板之貫通孔15的內面進行無電解鍍銅及電解鍍銅，藉此於貫通孔15內形成貫穿導體16。
然後，以絕緣樹脂材料(環氧樹脂)埋住貫穿導體16的空孔部，而形成閉塞體17。接著，利用例如減去法(subtractive method)，將敷銅層板的銅箔與形成於該銅箔上的鍍銅層加以圖案化。結果，如圖3所示，獲得形成有貫穿導體16及導體層41的芯基板11。
接著，藉由進行增設步驟，在芯基板11的芯主面12上形成第1增層31，同時在芯基板11的芯背面13上形成第2增層32。
詳言之，如圖4所示，準備作為各樹脂絕緣層33~36之下側絕緣層51的增設材、和作為上側絕緣層52的增設材(準備步驟)。下側絕緣層51的增設材，係在環氧樹脂中含有二氧化矽填料55及玻璃布56而構成的片狀增設材。又，上側絕緣層52的增設材，係在環氧樹脂中僅含有作為無機材料的二氧化矽填料54而構成的片狀增設材。
且，在芯基板11的芯主面12及芯背面13上，配置下側絕緣層51之增設材，同時在該下側絕緣層51上積層上側絕緣層52的增設材(積層步驟)。依此方式，將由下側絕緣層51及上側絕緣層52所構成的樹脂絕緣層33、34配置於芯基板11的芯主面12及芯背面13上，並貼附樹脂絕緣層33、34(參照圖5)。
其後，使用二氧化碳雷射等(CO2雷射)實施雷射穿孔加工，藉此在樹脂絕緣層33、34的既定位置形成通路孔43(參照圖6)。接著，使用過錳酸鉀溶液等的蝕刻液，進行去除各通路孔43內的污跡(smear)之去污步驟(粗化步驟)。在此去污步驟中，對通路孔43的內壁面和上側絕緣層52的表面實施粗化處理，使該等表面被粗化。此外，以去污步驟而言，除了使用蝕刻液的處理外，亦可進行例如利用02電漿的電漿灰化處理。
在去污步驟之後，利用以往週知的方法，進行無電解鍍銅及電解鍍銅，藉此在各通路孔43內形成通路導體44。再者，利用以往週知的方法(例如半加成法)進行蝕刻，藉此，如圖7所示那樣在樹脂絕緣層33、34上形成導體層42的圖案。
其他的樹脂絕緣層35、36及導體層42，也是利用與上述樹脂絕緣層33、34及導體層42同樣的方法形成，而逐漸積層於樹脂絕緣層33、34上。此外，此處，形成複數個端子墊45作為樹脂絕緣層35上的導體層42，形成複數個BGA用墊48作為樹脂絕緣層36上的導體層42(參照圖8)。
其次，藉由在樹脂絕緣層35、36上塗佈感光性環氧樹脂並使其硬化，而形成阻銲劑37、38。其後，在配置有既定遮罩的狀態下進行曝光及顯影，而在阻銲劑37、38將開口部46、49圖案化。經由以上的步驟，來製造圖1所示之多層配線基板10。
以下，說明在上述多層配線基板10的完成品中，求取下側絕緣層51及上側絕緣層52所含之無機材料的體積比例。具體而言，將多層配線基板10沿其厚度方向切斷，並以電子顯微鏡(SEM)拍攝下側絕緣層51及上側絕緣層52的切斷面。接著，依據各絕緣層51、52之切斷面的SEM照片，推斷無機材料(二氧化矽填料54、55、和玻璃布56)的體積比例。此處，例如在上側絕緣層52的SEM照片60(參照圖9)中，劃出對角線L1。然後，量測對角線L1上所佔有之二氧化矽填料54的長度(將與對角線L1上重疊之各二氧化矽填料54的寬度相加所得的距離)，求取該比例作為二氧化矽填料54的體積比例。同樣地，在下側絕緣層51的SEM照片中，量測對角線L1上所佔有之二氧化矽填料55及玻璃布56的長度，求取該比例作為二氧化矽填料55及玻璃布56的體積比例。
本案發明人等利用上述量測方法，對實際製得的多層配線基板10進行量測後可確認，上側絕緣層52中所佔有之二氧化矽填料54的體積比例比下側絕緣層51中所佔有之二氧化矽填料55及玻璃布56的體積比例還少。
因此，根據本實施形態，可獲得以下的效果。
本實施形態的多層配線基板10中，構成樹脂絕緣層33~36的上側絕緣層52由於其所具有的二氧化矽填料54的體積比例較少，所以經去污步驟後之上側絕緣層52的表面粗度比較大。其結果，可充分地確保上側絕緣層52上之導體層42的密接強度。又，構成樹脂絕緣層33、36的下側絕緣層51形成比上側絕緣層52厚，且二氧化矽填料55及玻璃布56之無機材料的體積比例較多。依此方式構成時，可將樹脂絕緣層33~36的熱膨脹係數抑制得較低，而可製造翹曲少且連接可靠性優異的多層配線基板10。
(2)本實施形態的多層配線基板10中，下側絕緣層51及上側絕緣層52均含二氧化矽填料54、55，上側絕緣層52中的二氧化矽填料54的平均粒徑比下側絕緣層51中的二氧化矽填料55的平均粒徑還大。依此方式構成時，可加大去污步驟後之上側絕緣層52的表面粗度。又，藉由縮小下側絕緣層51中的粒狀無機材料的粒徑，可使該下側絕緣層51含有更多的二氧化矽填料55。再者，下側絕緣層51由於係除了含二氧化矽填料55以外亦含玻璃布56而構成，所以可縮小熱膨脹係數。
(3)本實施形態的多層配線基板10中，下側絕緣層51由於在其厚度方向的大致中心部具有玻璃布56，所以玻璃布56不會從下側絕緣層51的表面露出，可使該玻璃布56確實地包含於下側絕緣層51中。此外，藉由使玻璃布56包含於下側絕緣層51，可充分地確保樹脂絕緣層33~36的強度。
(4)本實施形態的多層配線基板10中，上側絕緣層52之二氧化矽填料54的平均粒徑為1.0μpm，充分小於上側絕緣層52的厚度。依此方式構成時，可使該玻璃布54確實地包含於上側絕緣層52中。
(5)本實施形態的多層配線基板10中，導體層41、42僅埋設於構成樹脂絕緣層33~36之上側絕緣層52及下側絕緣層51當中的下側絕緣層51。依此方式構成時，成為僅在熱膨脹係數比上側絕緣層52還小的下側絕緣層51中埋設有導體層41、42之狀態。因此，可緩和因導體層41、42與樹脂絕緣層33~36的熱膨脹係數差所產生的應力。據此，可更確實地獲得翹曲少且連接可靠性優異的多層配線基板10。
(6)本實施形態的多層配線基板10進一步具備貫穿樹脂絕緣層33~36而形成的通路導體44。而且，該通路導體44與下側絕緣層51的接觸面積，比該通路導體44與上側絕緣層52的接觸面積還大。依此方式構成時，由於熱膨脹係數小的下側絕緣層51與通路導體44的接觸面積，比上側絕緣層52與通路導體44的接觸面積大，所以可緩和施加於通路孔43內壁面的應力。據此，可更確實地獲得翹曲少且連接可靠性優異的多層配線基板10。
此外，本發明的實施形態亦可變更如下。
上述實施形態中，構成樹脂絕緣層33~36的下側絕緣層51，係在樹脂絕緣材料53中含有二氧化矽填料55及玻璃布56，惟亦可不含玻璃布56，而僅含有 二氧化矽填料55。又，構成樹脂絕緣層33~36的上側絕緣層52，係含有平均粒徑比下側絕緣層51的二氧化矽填料55大的二氧化矽填料54，惟亦可含有平均粒徑相同的二氧化矽填料。此外，於此情況，可使平均粒徑為1μm以下的填料作為二氧化矽填料而包含於下側絕緣層51及上側絕緣層52中。而且，以下側絕緣層51中所佔有的填料含量比上側絕緣層52中所佔有的填料含量還多的方式形成各樹脂絕緣層33~36。依此方式構成時，可降低絕緣層整體的熱膨脹係數，可將多層配線基板10的翹曲抑制得更低。又，藉由改變上側絕緣層52所含的二氧化矽填料的平均粒徑，可調整去污步驟後之上側絕緣層52的表面粗度。其結果，可達成上側絕緣層52上之各導體層42的配線圖案的細間距化。
上述實施形態中，構成多層配線基板10之所有的樹脂絕緣層33~36均為包含下側絕緣層51及上側絕緣層52之2層構造的絕緣層，惟亦可包含1層構造的樹脂絕緣層來構成多層配線基板。
上述實施形態之多層配線基板10的製造方法中，係分別積層有下側絕緣層51的增設材與上側絕緣層52的增設材，但並不限定於此。具體而言，亦可使用作為下側絕緣層51的增設材和作為上側絕緣層52的增設材預先黏貼而成的2層構造之樹脂絕緣層33、34，並將該等樹脂絕緣層33、34配置於芯基板11上來製造多層配線基板10。
上述實施形態中，係將本發明具體化於具有芯基板11的多層配線基板10，但也可具體化於不具有芯基板11的無芯配線基板。
上述實施形態中之多層配線基板10的形態，不限於BGA(球柵陣列)，本發明亦適用於例如PGA(針柵陣列)、LGA(Land Grid Array：連接盤平面柵格陣列)等的配線基板。
上述實施形態的多層配線基板10中，貫穿通路孔43的上側絕緣層52之區域的錐形角度、與貫穿通路孔43的下側絕緣層51之區域的錐形角度相等，位在上側絕緣層52與下側絕緣層51交界處之通路孔43的內壁面不會特別存在階差。取而代之，例如，也可像圖10所示之其他實施形態的多層配線基板10A那樣設定成貫穿通路孔43之上側絕緣層52之區域的錐形角度，比貫穿通路孔43之下側絕緣層51之區域的錐形角度還大，且在位於上側絕緣層52和下側絕緣層51之交界處的通路孔43的內壁面形成階差D1。依此方式構成時，與上述實施形態的構成相比較，由於樹脂絕緣層33~36與通路導體44的接觸面積變大，所以更容易緩和施加於通路孔43之內壁面的應力。據此，可更確實地獲得翹曲少且連接可靠性優異的多層配線基板10。
其次，除了申請專利範圍所記載的技術思想外，由前述實施形態所掌握的技術思想係列舉如下。
手段1中，多層配線基板的特徵為：前述無機材料為絕緣性無機材料。
手段1中，多層配線基板的特徵為：前述下側絕緣層係於厚度方向的大致中心部具有纖維狀無機材料。
手段1中，多層配線基板的特徵為：前述下側絕緣層係含有作為前述無機材料的二氧化矽填料及玻璃布而構成，前述上側絕緣層係僅含有作為前述無機材料的前述二氧化矽填料而構成。
技術思想(3)中，多層配線基板的特徵為：前述下側絕緣層係以60重量%以上的比例含有前述二氧化矽填料，前述上側絕緣層係以45重量%以下的比例含有前述二氧化矽填料。
技術思想(3)中，多層配線基板的特徵為：前述下側絕緣層係以80重量%以上的比例含有前述二氧化矽填料及前述玻璃布的無機材料。
手段1中，多層配線基板的特徵為：前述下側絕緣層的熱膨脹係數未達25ppm/℃，前述上側絕緣層的熱膨脹係數為35ppm/℃以上。
手段1中，多層配線基板的特徵為：前述上側絕緣層的表面為粗面。
手段1中，多層配線基板的特徵為：前述上側絕緣層及前述下側絕緣層係使用片狀增設材而形成。
(9)手段1中，多層配線基板的特徵為：前述上側絕緣層為前述下側絕緣層的1/3以下的厚度。
(10)手段1中，多層配線基板的特徵為：前述上側絕緣層及前述下側絕緣層均含有粒狀無機材料， 前述上側絕緣層中的前述粒狀無機材料的平均粒徑比前述上側絕緣層的厚度小。
(11)手段1中，多層配線基板的特徵為：前述上側絕緣層的厚度為5μm以上10μm以下，前述下側絕緣層的厚度為20μm以上。
(12)手段1中，多層配線基板的特徵為：前述上側絕緣層及前述下側絕緣層均含有粒狀無機材料，前述上側絕緣層的厚度為5μm以上10μm以下，前述下側絕緣層的厚度為20μm以上，前述上側絕緣層中的前述粒狀無機材料的平均粒徑為1μm以下。
(13)手段1中，前述上側絕緣層及前述下側絕緣層均含有粒狀無機材料，前述上側絕緣層中的前述粒狀無機材料的平均粒徑為1μm以上，前述下側絕緣層中的前述粒狀無機材料的平均粒徑為0.5μm以下。
10‧‧‧多層配線基板
11‧‧‧芯基板
12‧‧‧芯主面
13‧‧‧芯背面
15‧‧‧貫穿用孔
16‧‧‧貫穿導體
17‧‧‧閉塞體
31‧‧‧第1增層
32‧‧‧第2增層
33~36‧‧‧樹脂絕緣層
37、38‧‧‧阻銲劑
41、42‧‧‧導體層
43‧‧‧通路孔
44‧‧‧通路導體
45‧‧‧端子墊
46、49‧‧‧開口部
48‧‧‧BGA用墊
51‧‧‧下側絕緣層
52‧‧‧上側絕緣層

Claims (6)

  1. 一種多層配線基板，其係具有複數個樹脂絕緣層及複數個導體層交替積層而形成多層化的增設構造，該多層配線基板的特徵為：前述複數個樹脂絕緣層中的至少一個前述樹脂絕緣層包含：下側絕緣層；和設置於前述下側絕緣層上，且其表面上形成有前述導體層之上側絕緣層；前述上側絕緣層及前述下側絕緣層係在樹脂絕緣材料中含有無機材料；前述上側絕緣層形成比前述下側絕緣層還薄，前述無機材料在前述上側絕緣層中所佔有的體積比例，比前述無機材料在前述下側絕緣層中所佔有的體積比例還少；其中，前述下側絕緣層含有粒狀無機材料及纖維狀無機材料兩者作為前述無機材料，另一方面，前述上側絕緣層僅含有粒狀無機材料作為前述無機材料。
  2. 如申請專利範圍第1項之多層配線基板，其中，前述上側絕緣層及前述下側絕緣層均含有粒狀無機材料，前述上側絕緣層中的前述粒狀無機材料的平均粒徑係等於或大於前述下側絕緣層中的前述粒狀無機材料的平均粒徑。
  3. 如申請專利範圍第1項之多層配線基板，其中，前述下側絕緣層的熱膨脹係數小於前述上側絕緣層的熱膨脹係數。
  4. 如申請專利範圍第3項之多層配線基板，其中，前述導體層僅埋設於構成前述樹脂絕緣層之前述上側絕緣層及前述下側絕緣層當中的前述下側絕緣層。
  5. 如申請專利範圍第3項之多層配線基板，其中，進一步具備貫穿前述樹脂絕緣層而形成的通路導體，前述通路導體與前述下側絕緣層的接觸面積比前述通路導體與前述上側絕緣層的接觸面積還大。
  6. 一種如申請專利範圍第1項之多層配線基板之製造方法，其特徵為：具備：準備步驟，係準備成為前述複數個樹脂絕緣層中的至少一個樹脂絕緣層之下側絕緣層、和上側絕緣層；積層步驟，係在前述下側絕緣層上積層前述上側絕緣層；粗化步驟，係對前述上側絕緣層的表面實施粗化處理；及導體層形成步驟，係在經粗化後之前述上側絕緣層表面形成前述導體層。
TW102114351A 2012-04-26 2013-04-23 多層配線基板及其製造方法 TWI524831B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101905 2012-04-26

Publications (2)

Publication Number Publication Date
TW201401963A TW201401963A (zh) 2014-01-01
TWI524831B true TWI524831B (zh) 2016-03-01

Family

ID=49482859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114351A TWI524831B (zh) 2012-04-26 2013-04-23 多層配線基板及其製造方法

Country Status (7)

Country Link
US (1) US20140290997A1 (zh)
EP (1) EP2846615A4 (zh)
JP (2) JPWO2013161527A1 (zh)
KR (1) KR101562486B1 (zh)
CN (1) CN103843471A (zh)
TW (1) TWI524831B (zh)
WO (1) WO2013161527A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015211194A (ja) 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
JP6600573B2 (ja) * 2015-03-31 2019-10-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2017069399A (ja) * 2015-09-30 2017-04-06 凸版印刷株式会社 インターポーザ、半導体装置及び半導体装置の製造方法
JP6950795B2 (ja) * 2016-06-01 2021-10-13 凸版印刷株式会社 ガラス回路基板
JP6612189B2 (ja) * 2016-06-24 2019-11-27 新光電気工業株式会社 配線基板、半導体装置、および、配線基板の製造方法
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
KR102698251B1 (ko) * 2016-11-09 2024-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
JP7433461B2 (ja) * 2020-09-28 2024-02-19 京セラ株式会社 配線基板
US20230038309A1 (en) * 2021-08-06 2023-02-09 Innolux Corporation Package device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770529B2 (ja) * 1995-04-28 2006-04-26 日本ビクター株式会社 多層印刷配線板
JP2001168536A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 多層プリント配線板
JP2002353635A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Works Ltd プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板
KR100970105B1 (ko) * 2001-11-30 2010-07-20 아지노모토 가부시키가이샤 회로 기판의 적층방법 및 절연층의 형성방법, 다층 프린트배선판 및 이의 제조방법 및 다층 프린트 배선판용 접착필름
DE10161101A1 (de) * 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP2006179888A (ja) * 2004-11-26 2006-07-06 Sanyo Chem Ind Ltd プリント配線板用層間フィルム
JP2007157950A (ja) * 2005-12-02 2007-06-21 Kaneka Corp 多層プリント配線板の製造方法及び多層プリント配線板
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP2011501473A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 多層チップキャリアおよび製造方法
KR101960247B1 (ko) * 2007-11-22 2019-03-21 아지노모토 가부시키가이샤 다층 프린트 배선판의 제조 방법
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
US8609995B2 (en) 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
US20140290997A1 (en) 2014-10-02
KR101562486B1 (ko) 2015-10-21
CN103843471A (zh) 2014-06-04
WO2013161527A1 (ja) 2013-10-31
TW201401963A (zh) 2014-01-01
JP2015122545A (ja) 2015-07-02
EP2846615A1 (en) 2015-03-11
KR20140065473A (ko) 2014-05-29
EP2846615A4 (en) 2016-05-11
JPWO2013161527A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
TWI524831B (zh) 多層配線基板及其製造方法
TWI482542B (zh) 多層配線基板
US9313904B2 (en) Wiring board and method of manufacturing wiring board
TWI345940B (zh)
JP4119205B2 (ja) 多層配線基板
US8436252B2 (en) Printed wiring board and method for manufacturing the same
CN103188866B (zh) 印刷线路板及其制造方法
JP2011171397A (ja) 多層配線基板及びその製造方法
TW201349977A (zh) 多層配線基板及其製造方法
US9520222B2 (en) Wiring board and method for manufacturing wiring board
JP2011138868A (ja) 多層配線基板
TW201401964A (zh) 多層配線基板
JP2008235624A (ja) 配線基板およびその製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2010123829A (ja) プリント配線板とその製造方法
JP2013016780A (ja) 多層配線基板の製造方法
TW202335552A (zh) 配線基板
JP2011216519A (ja) 配線基板の製造方法
JP2005123547A (ja) インターポーザ、多層プリント配線板
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP5565951B2 (ja) 配線基板およびその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP4466169B2 (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees