JP2021150460A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150460A
JP2021150460A JP2020048075A JP2020048075A JP2021150460A JP 2021150460 A JP2021150460 A JP 2021150460A JP 2020048075 A JP2020048075 A JP 2020048075A JP 2020048075 A JP2020048075 A JP 2020048075A JP 2021150460 A JP2021150460 A JP 2021150460A
Authority
JP
Japan
Prior art keywords
protective film
film
recess
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020048075A
Other languages
English (en)
Inventor
瑶子 中村
Yoko Nakamura
瑶子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020048075A priority Critical patent/JP2021150460A/ja
Publication of JP2021150460A publication Critical patent/JP2021150460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】耐熱、絶縁性を有する膜から構成された第1保護膜と第2保護膜との密着性を向上させ、剥離が進展することを低減できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法では、半導体基板上に半導体素子20を形成する。次に、半導体素子20のおもて面に、半導体素子20に電気的に接続された電極層21を形成する。次に、電極層21上に、選択的に第1保護膜22を形成する。次に、第1保護膜22上の、第2保護膜23が形成される部分に凹部26を形成する。次に、電極層21上の第1保護膜22以外の部分に、上部電極膜24を形成する。上部電極膜24と第1保護膜22とが接する部分を覆う第2保護膜23を形成する。【選択図】図2

Description

この発明は、半導体装置の製造方法に関する。
パワー半導体モジュールは、1つまたは複数のパワー半導体チップを内蔵して、直流と交流の変換、直流同士、または交流同士の電圧電流変換接続の一部または全体を構成し、かつ、パワー半導体チップと積層基板または金属基板との間が電気的に絶縁された構造を持つパワー半導体デバイスである。パワー半導体モジュールは、産業用途としてエレベータなどのモータ駆動制御インバータなどに使われている。さらに近年では、車載用モータ駆動制御インバータに広く用いられるようになっている。車載用インバータでは、燃費向上のため小型・軽量化や、エンジンルーム内の駆動用モータ近傍に配置されることから、高温動作での長期信頼性が求められる。
ここで、車載用パワー半導体モジュールは、産業用パワー半導体モジュールに比べ、設置空間の制約から小型、軽量化が求められる。また、モータを駆動するための出力パワー密度が高くなるため、運転時における半導体チップ温度が高くなるとともに、高温動作時の長期信頼性の要求も高まってきている。このため、高温動作・長期信頼性を有したパワー半導体モジュール構造が要求されてきている。
ところが、従来の金属ワイヤによる金属ワイヤ配線方式ではワイヤ太さが通電時の電流密度に影響し、動作に必要な電流を流すにはワイヤ本数を増やす必要がある。このため、金属ワイヤ配線方式では、複数の金属ワイヤで半導体チップ上面と電極パターン間を接続する必要があり、パワー半導体モジュールのワイヤ接合面積が増えることでパワー半導体モジュール自体が大きくなる。
そこで、これらを解決するために、従来の金属ワイヤ配線方式から、リードフレーム配線方式の検討が進められている。リードフレーム配線方式とは、金属板の型加工により成形されたリードフレーム配線を用いて、半導体チップを支持固定し、半導体チップと電極パターンとを接続する方式である。
図15は、従来構造のパワー半導体モジュールの電極部の構成を示す断面図である。図15に示すように、半導体基板上の半導体素子120上にソース電極となるAlSi(アルミニウムシリコン)電極121が設けられている。半導体基板上の半導体素子120は、半導体基板上にMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造(素子構造)が形成されている半導体素子である。
半導体素子の電極周囲には、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁するために、AlSi電極121上に第1保護膜(パッシベーション膜)122が成膜されている。従来、第1保護膜122として、SiN(窒化シリコン)膜、無機材料が使用されているが、有機材料であるポリイミド膜も多く使用されている。ポリイミド膜は、スピンコート法やインクジェット法などの湿式方式で成膜が行われ、無機材料の成膜よりもポリイミド膜の成膜は簡易であるという効果がある。
また、リードフレーム配線(不図示)をAlSi電極121にはんだ125で接合しやすくするためにNiP(ニッケルリン)の上部電極膜124が設けられる。第1保護膜122は、上部電極膜124をめっき法でNiP等を形成する際、上部電極膜124のめっきがAlSi電極121上に選択的に析出するよう、マスクとしての機能を有する。
また、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)等のパワー半導体モジュールでは、上部電極膜124と第1保護膜122が接する部分を選択的に覆うようにポリイミド膜である第2保護膜123が設けられる。第2保護膜123は、上部電極膜124と第1保護膜122との隙間を覆い、例えば、はんだ125などが半導体素子側へ侵入することを防止する機能を有する。 第2保護膜123は、はんだ125を形成する際のマスクとして機能する。
従来、パワー半導体モジュールでは、パワー半導体チップがオーバーコート樹脂等の封止樹脂によりケースに封止されている。オーバーコート樹脂で第1の導電配線層を被覆し、オーバーコート樹脂にプラズマを照射することによりその表面の粗化を行い、オーバーコート樹脂と封止樹脂層との密着を向上させる技術が公知である(例えば、下記特許文献1参照)。
特開2004−186461号公報
従来構造では、ポリイミド膜(第1保護膜122)は、NiPの上部電極膜124とAlSi電極121の双方に接触しており、異なる材料と接している。塗布されるポリイミド膜は、硬化後に化学的、電気的に高い安定性を持ち、耐熱、絶縁性を有するため、保護膜としての性質は良好である。一般に、ポリイミド膜は、化学的、電気的安定性が高く、それ故に他材料との反応性が低く、密着性が弱い場合がある。
ここで、上部電極膜124としてNiPを用いた場合、ポリイミド膜の密着性の弱さから、ポリイミド膜の第1保護膜122と上部電極膜124との界面で剥離が生じる場合がある。このために、上述のはんだのマスクとしての機能の他に、第1保護膜122と上部電極膜124との界面をさらに覆うように、ポリイミド膜の第2保護膜123をインクジェット法などで塗布することが行われている。
しかしながら、ポリイミド膜の密着性の弱さは変わらないため、はんだの接合時や半導体モジュールの稼働時などの熱応力などにより、第2保護膜123と上部電極膜124との界面で剥離が生じる場合がある。この剥離が進展すると、第2保護膜123と第1保護膜122との剥離も進展する場合もある。
この発明は、上述した従来技術による問題点を解消するため、耐熱、絶縁性を有する膜から構成された第1保護膜と第2保護膜との密着性を向上させ、また、封止樹脂と第1保護膜との密着性も向上させ、剥離が進展することを低減できる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板上に半導体素子を形成する第1工程を行う。次に、前記半導体素子のおもて面に、前記半導体素子に電気的に接続された電極層を形成する第2工程を行う。次に、前記電極層上に、選択的に第1保護膜を形成する第3工程を行う。次に、前記第1保護膜上の、前記第1保護膜と上部電極膜とが接する部分を覆う第2保護膜が形成される部分に凹部を形成する第4工程を行う。次に、前記電極層上の前記第1保護膜以外の部分に、前記第1保護膜と接するように上部電極膜を形成する第5工程を行う。次に、前記上部電極膜と前記第1保護膜とが接する部分に前記第2保護膜を形成する第6工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、凸部を有する治具を前記第1保護膜に押し当てることにより前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記第1保護膜の粘度が300Pa・s以上1000Pa・s以下であるときに、前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記凹部を複数形成し、前記凹部間の距離を10μm以上30μm以下に前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記凹部の直径を10μm以上30μm以下に前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記凹部の深さを前記第1保護膜の厚さの30%以上80%以下に前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記第1保護膜のおもて面を底辺とした台形形状に前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第4工程では、前記凹部を前記第1保護膜と前記上部電極膜とが接する部分から10μm以上30μm以下離して、前記凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1保護膜および前記第2保護膜は、ポリイミド膜であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記上部電極膜は、ニッケルリン(NiP)であることを特徴とする。
上述した発明によれば、第1保護膜に凹部を形成し、凹部が形成された領域に第2保護膜を塗布する。これにより、凹部の中に第2保護膜が入り込み、第1保護膜と第2保護膜との接触面積が増加し、アンカー効果が増大する。このため、上部電極膜と第1保護膜との剥離が生じたとしても第1保護膜と第2保護膜の部分への剥離進展を防止できる。
本発明にかかる半導体装置の製造方法によれば、耐熱、絶縁性を有する膜から構成された第1保護膜と第2保護膜との密着性を向上させ、剥離が進展することを低減できるという効果を奏する。
実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。 実施の形態にかかるパワー半導体モジュールの電極部の構成を示す断面図である。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である(その1)。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である(その2)。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である(その3)。 実施の形態にかかるパワー半導体モジュールの電極部の詳細を示す上面図である。 実施の形態にかかるパワー半導体モジュールの電極部の詳細を示す断面図である。 実施の形態にかかるパワー半導体モジュールの凹部の断面形状の一例を示す断面図である(その1)。 実施の形態にかかるパワー半導体モジュールの凹部の断面形状の一例を示す断面図である(その2)。 実施の形態にかかるパワー半導体モジュールの凹部の断面形状の一例を示す断面図である(その3)。 実施の形態にかかるパワー半導体モジュールの凹部の間隔と密着性との関係を示す表である。 実施の形態にかかるパワー半導体モジュールの凹部の直径と密着性との関係を示す表である。 実施の形態にかかるパワー半導体モジュールの凹部の断面形状と密着性との関係を示す表である。 実施の形態にかかるパワー半導体モジュールのプリン試験を示す斜視図である。 従来構造のパワー半導体モジュールの電極部の構成を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。図1は、実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。
(実施の形態)
図1に示すように、パワー半導体モジュール50は、パワー半導体チップ1と、絶縁基板2と、接合材3a、3b、3cと、電極パターン4と、金属基板5と、リードフレーム配線6と、端子ケース7と、封止樹脂8と、金属端子9と、金属ワイヤ10と、を備える。
パワー半導体チップ1は、IGBTあるいはダイオードチップ等の半導体素子である。絶縁性を確保するセラミック基板等の絶縁基板2のおもて面(パワー半導体チップ1側)および裏面(金属基板5側)には、銅(Cu)板などからなる電極パターン4が設けられている。なお、絶縁基板2の少なくとも片面に電極パターン4が設けられた基板を積層基板12とする。おもて面の電極パターン4上には、はんだなどの接合材3bにてパワー半導体チップ1が接合される。裏面の電極パターン4上には、はんだなどの接合材3cにて放熱フィン(不図示)が設けられた金属基板5が接合される。また、パワー半導体チップ1の上面(接合材3bと接する面と反対側の面)には、電気接続用の配線としてリードフレーム配線6の一端がはんだなどの接合材3aにて接合される。リードフレーム配線6の他端は、接合材3bにて電極パターン4と接合される。
樹脂ケース7は、パワー半導体チップ1と積層基板12と金属基板5とが積層された積層組立体に組み合わされる。例えば、樹脂ケース7は、積層組立体とシリコンなどの接着剤を介して接着されている。また、樹脂ケース7内部には、積層基板12上のパワー半導体チップ1を絶縁保護するため、エポキシなどの硬質樹脂等の封止樹脂8が充填されている。実施の形態では、封止樹脂8としてエポキシなどの硬質樹脂を用いており、蓋を使用していない。また、金属ワイヤ10がパワー半導体チップ1と金属端子9との間を接続している。金属端子9は樹脂ケース7を貫通して、外部に突き出ている。
図2は、実施の形態にかかるパワー半導体モジュールの電極部の構成を示す断面図である。図2は図1の点線で囲まれた部分の拡大図である。図2に示すように、半導体基板上の半導体素子20(図1のパワー半導体チップ1に対応)上にエミッタ電極(半導体素子20がIGBTである場合)となるAlSi電極21が設けられている。AlSi電極21上にポリイミド膜で構成された第1保護膜22が成膜されている。NiPで構成された上部電極膜24上に、リードフレーム配線6(図1参照)を接合するためのはんだ25(図1の接合材3aに対応)が設けられる。また、上部電極膜24の周りに上部電極膜24と第1保護膜22が接する部分を選択的に覆うようにポリイミド膜で構成された第2保護膜23が設けられる。実施の形態では、第1保護膜20および第2保護膜23としてポリイミド膜を例に説明するが、化学的、電気的安定性が高く、他材料との反応性が低く、密着性が弱く、耐熱、絶縁性を有する膜であれば、ポリイミド膜以外の膜でも第1保護膜22および第2保護膜23に使用可能である。
実施の形態では、第1保護膜22に凹凸の大きさ、幅、間隔を制御した凹部26を設けている。凹部26は、少なくとも第2保護膜23が接触する部分に設けられている。凹部26上に第2保護膜23を塗布することで、凹部26の中に第2保護膜23が入り込み、第1保護膜22と第2保護膜23との接触面積が増加する。これにより、第1保護膜22と第2保護膜23とのアンカー効果を増大させる。このため、上部電極膜24と第1保護膜22との剥離が生じたとしても第1保護膜22と第2保護膜23の部分への剥離進展を防止できる。
(実施の形態にかかる半導体装置の製造方法)
次に、実施の形態にかかる半導体装置の製造方法について、説明する。図3〜図5は、実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である。まず、従来技術による半導体装置の製造方法と同様に、半導体基板上に半導体素子20を形成する。例えば、半導体装置がIGBTである場合、半導体基板上にエピタキシャル成長によりドリフト層、ベース層を形成し、イオン注入で不純物イオンを注入することによりおもて面にエミッタ領域を形成し、裏面にコレクタ領域を形成する。次に、おもて面に熱酸化等でゲート絶縁膜を選択的に形成する。
次に、例えばスパッタ法により、半導体素子のエミッタ領域に電気的に接続された金属電極としてAlSi電極21(表電極ともいう)を形成する。なお、この電極はAlSiに限定されるものではない。次に、AlSi電極21上に選択的に第1保護膜22を形成する。上面から見ると、AlSi電極21(金属電極)を囲むように形成され、電極の所定の領域が露出している。この金属電極の露出した個所にNi又はNi合金を主成分とする上部金属膜(上部電極膜)がめっき法等によって形成される。第1保護膜22は、化学的、電気的に安定して、耐熱性および絶縁性に優れた材料から形成する。第1保護膜としては、熱硬化性樹脂や紫外線硬化樹脂などの材料が用いられ、条件により硬化の状態を変化させることができ、後述するように凸型を押圧して凹部を形成できるように半硬化状態にできる材料が好ましい。例えば、第1保護膜22は、例えば、イミド結合を含む高分子樹脂であるポリイミド膜やポリアミド膜、ポリアミドイミド膜、エポキシ樹脂、フェノール樹脂などを用いて形成する。ここまでの状態が、図3に記載される。なお、第1保護膜22はフォトリソグラフィまたはディスペンサーによる塗布などの方法によって所定の箇所に形成される。また、第1保護膜22の膜厚は、絶縁性などから、上部電極膜24の膜厚より厚く、2μm〜15μmが好ましく、5μmから12μmがより好ましい。
次に、第1保護膜22を加熱硬化させる際に、半硬化状態となっているところで、少なくとも第1保護膜22が第2保護膜23と接触する部分に、所定の大きさ、幅、間隔の凸部を持った治具27を押しつけることで第1保護膜22に凹部26を形成して、その後に、本硬化を行う。または、第2保護膜23を形成した後に本硬化を行っても良い。なお、例えば、第1保護膜22(ポリイミド)は70℃〜150℃で30分から60分加熱することで半硬化状態になり(仮硬化)、その後150℃〜220℃で、30分〜60分加熱して本硬化する。その際、図4において、治具27の凸部が全て第1保護膜22に埋まるように押し付けてもよい。凸部の根本が第1保護膜22の表面に接するように押し付けると、治具27を離した際にできるのは所定の形状の凹部26であり、深さのそろった形状となる。一方、治具27の凸部の深さ方向の一部を押し付け、所定の深さまで押し付けてから離すと、凹部26の周辺には、塑性変形し盛り上がった高さが0.2μmから1μmの凸部ができる。この場合も表面積が増加するため密着性は向上する。また、所定の大きさ、幅、間隔の凸部を持った治具27を選定することにより、自由に形状の凹部26を実現できる。このように、凹部26が形成された領域に第2保護膜23を塗布することで、強いアンカー効果を実現できる。また、図7に示すように、第2保護膜23より外側まで凹部26を形成しても良い。最終的には樹脂ケースの内部には封止樹脂8が満たされるため、第1保護層22の表面と側面は封止樹脂8とも接する。第1保護層22の凹部26を覆うように封止樹脂8が形成されると、第1保護膜22と封止樹脂8の密着性は向上するため、熱応力による剥がれが低減し、半導体モジュールの信頼性は向上する。なお、第2保護膜23はフォトリソグラフィまたはディスペンサーによる塗布などの方法によって所定の箇所に形成される。
ここで、半硬化状態である具体的な粘度は300Pa・s以上1000Pa・s以下であることが好ましい。ポリイミド樹脂等は、塗布した後加熱硬化時に時間とともに粘度が増加する。このため、加熱硬化時に粘度が300Pa・s以上1000Pa・s以下である時間を事前に求めておくことで、この時間の間は、半硬化状態であると判断できる。また、半硬化状態は、第1保護膜22の硬度、弾性率で判断してもよい。この場合、弾性率が1以上2.5GPa未満であるとき半硬化状態であると判断する。または、針入度が70以上100以下である。なお、針入度とは、粘弾性体の硬さの尺度で、JISK2207に規定されており、試験条件の下で,規定の針が試料中に垂直に進入した長さの0.1mmを1として表す。25℃で測定するものとした。ここまでの状態が、図4に記載される。
次に、第1保護膜22をマスクとして用いて、AlSi電極21上の、第1保護膜22が設けられていない部分に、選択的に上部電極膜24を形成する。上部電極膜24は、NiP(ニッケルリン)無電解めっきなどが用いられるが、第1保護膜22は絶縁体で、AlSi電極21は金属なので、上部電極膜24は第1保護膜22には析出せずに、選択的にAlSi電極21の上に析出する。ここまでの状態が、図5に記載される。めっき法は、安価で厚い膜(1から10μm)を金属電極上に選択的に形成できるので多く用いられる。また、NiまたはNiP(ニッケルリン)やNiB(ニッケルボロン)などのNi合金でもよく、銅やアルミニウムや金でもよい。また、これらの積層膜でもよい。特にめっき法によるP濃度が7wt%〜12wt%のNiP合金膜が非晶質であり好ましい。上部電極膜24は、素子のAlSi電極21等のおもて面電極と接続端子との接続のための接合性や強度の観点から設けられ、その合計の膜厚として、1μmから10μmが用いられ、3μmから5μmがより好ましく用いられる。例えば、Niめっき膜の上にさらにAuめっき膜を形成してもよい。Auめっき膜を形成することにより、Niめっき膜を含む電極部を酸化から防止することができ、また、はんだとの濡れ性も良いため好ましい。なお、Niめっき膜の膜厚は、はんだ等による接続および強度の点から1μmから10μmが好ましく、3μmから5μmがより好ましい。また、Auめっき膜の膜厚は、酸化防止と濡れ性、およびコストの点から0.02μmから1μmが好ましく、0.04μmから0.1μmがより好ましい。しかし、上部電極膜24はめっき膜に限定されるものではなく、スパッタリングにより形成されてもよい。この場合はメタルマスクを用いて、金属電極の露出した個所に成膜する。
次に、上部電極膜24と第1保護膜22とが隣接する部分を覆うように第2保護膜23を選択的に形成する。第1保護膜22と上部電極膜24の界面を覆うように形成されるため、上面から見ると、上部電極膜24を囲むように形成される。第2保護膜23は、第1保護膜22と同じ材料の膜を用いて形成することが好ましい。異種材同士でも良いが、同じ材料の方が、密着性に優れるため好ましい。次に、リードフレーム等の導電性接続部材を上部電極膜24と接合する際に、第1保護膜22および第2保護膜23をはんだ付け時のマスクとして用いて、上部電極膜24にはんだ25を形成する。このようにして、パワー半導体チップ1が形成される。
図1のパワー半導体モジュールの製造方法は、従来技術によるパワー半導体モジュールと同様である。パワー半導体モジュールの製造方法では、まず、積層基板12にパワー半導体チップ1を実装し、パワー半導体チップ1と、絶縁基板2上に設けられた電極パターン4とを、はんだ25(接合材3b)を介して、リードフレーム配線6で電気的に接続する。次に、これらを金属基板5に接合して、パワー半導体チップ1、積層基板12および金属基板5からなる積層組立体を組み立てる。この積層組立体に樹脂ケース7をシリコーン系の接着剤などで接着する。
次に、金属ワイヤ10でパワー半導体チップ1と金属端子9との間を接続し、樹脂ケース7内にエポキシ樹脂などの硬質樹脂等の封止樹脂8を充填する。これにより、図1に示す実施の形態にかかるパワー半導体モジュールが完成する。なお、封止樹脂8がエポキシ樹脂等の硬質樹脂でない場合、封止樹脂8が外に漏れないようにするため、蓋を取り付けるようにする。封止樹脂8として、熱硬化性樹脂としてエポキシ樹脂やポリイミド樹脂やポリアミド樹脂やマレイミド樹脂などを用いることができる。また、線膨張係数を他の部材と調整するためにシリカやアルミナなどの粒子をフィラーとして添加しても良い。また、シリコーンなどの軟質樹脂を用いることもできる。
図6は、実施の形態にかかるパワー半導体モジュールの電極部の詳細を示す上面図である。凹部26の間隔Tは、10μm以上30μm以下であることが好ましい。図6では、凹部26の間隔Tは、等間隔となっているが、不均等でもかまわない。凹部26の間隔Tとは、図6に示すように、凹部26の外周の縁と隣り合う凹部26の外周の縁との間の距離である。また、凹部26を上側(第2保護膜23側)から見た形状(上面形状)は円形であり、この場合、凹部の開口部の大きさとして直径は10μm以上30μm以下であることが好ましい。なお、上面形状が円形の場合は、凹部の開口部の大きさを直径としたが、楕円の場合は、長径とする。また、上面形状が四角形などの多角形(三角形を除く)の場合の開口部の大きさは対角線の長さとし、三角形の場合は、最も長い垂線の長さとする。なお、上面形状が三角形や四角形などの多角形の場合の間隔Tは、もっとも短い距離とする。
図7は、実施の形態にかかるパワー半導体モジュールの電極部の詳細を示す断面図である。第1保護膜22は、例えば、幅100μm程度で、厚さは10μm程度であり、第2保護膜23は、例えば、幅100μm程度で、厚さは10μm程度である。第2保護膜23の半分(50μm程度)は、第1保護膜22と接触して、残り半分(50μm程度)は、上部電極膜24と接触している。
凹部26の深さhは、第1保護膜22の厚さの30%以上80%以下が好ましい。特に30%以上50%以下が好ましい。つまり、第1保護膜22の厚さが、図7に示すように10μmである場合、凹部26の深さhは、3μm以上5μm以下が好ましい。この範囲であれば、絶縁性も保たれ、密着性も向上する。また、凹部26は、第1保護膜22と上部電極膜24との界面から一定の距離S離れていることが好ましい。第1保護膜22の幅が、図7に示すように100μmである場合、距離Sは10μm以上30μm以下が好ましい。距離Sが短いと、凹部を形成した際に第1保護膜22の端部が変形しやすくなるからであり、長すぎると第2保護膜23と凹部26の接触面性が減少するからである。また、凹部26が設けられる領域の幅Wは、第1保護膜22の幅の40%以上80%以下が好ましい。第1保護膜22の幅が、図7に示すように100μmである場合、幅Wは、40μm以上80μm以下が好ましい。凹部26は、第2保護膜23と接する領域の外部に設けられていてもよい。この場合、凹部26の中に封止樹脂8が入り込み、第1保護膜22と封止樹脂8との接触面積が増加する。これにより、第1保護膜22と封止樹脂8とアンカー効果を増大させることができる。
図7は、実施の形態にかかるパワー半導体モジュールの凹部26の断面形状が逆三角形で、立体形状は逆円錐形の例を示しているが、他の断面形状であってもよい。また、図7に示す凹部26の上面形状は円または楕円形状であるが、三角形や四角形の多角形でもよく、その場合の立体形状は、逆三角錐や逆四角錐などの角錐体でもよい。しかし、第2保護膜23用の材料が均一に充填されやすいことから円錐形が好ましい。角錐の場合、角部が均一に成形されず、第2保護膜23や封止樹脂8の樹脂が均一に形成されず、密着強度のバラツキが若干大きくなる場合がある。図8〜図10は、実施の形態にかかるパワー半導体モジュールの凹部の断面形状の一例を示す断面図である。図8は、凹部26の断面形状が矩形で、立体形状は円柱形の例である。形状が矩形とは、凹部26の入り口から底までの幅がほぼ一定の形状であり、立体形状は三角柱、四角柱などの角柱でもよいが、第2保護膜23用の材料が均一に充填されやすいことから円柱形が好ましい。角柱の場合、角錐と同様に角部に均一に充填されない場合があり、密着強度のバラツキが若干大きくなる場合がある。図9は、凹部26の断面形状が円形で、立体形状は半球形の例である。図10は、凹部26の断面形状が台形、立体形状は円錐台形の例である。形状が台形とは、凹部26の入り口が台形の長い底辺であり、凹部26の底が台形の短い底辺である形状であり、立体形状は角錐台形でもよいが、第2保護膜23用の材料が均一に充填されやすい点から円錐形(逆円錐)が好ましい。角錐台形の場合、上述の角錐や角柱と同様に、角部に均一に充填されない場合があり、密着強度のバラツキが若干大きくなる場合がある。十分なアンカー効果を得るため、凹部26の断面形状は、台形であることが好ましい。
図11は、実施の形態にかかるパワー半導体モジュールの凹部の間隔と密着性との関係を示す表である。図11の比較例は、凹部26を設けない従来の密着強度を測定した結果である。図11の比較例以外は、凹部26の直径を20μm、断面形状を逆三角形、深さを5μmの逆円錐形として、凹部26の間隔を10μm、20μm、30μmと変化させて後述するプリン試験により密着強度を測定した結果である。密着強度(PI/PI)は、第2保護膜23との密着強度を示し、単位はMPaである。密着強度(PI/エポキシ)は、封止樹脂8との密着強度を示し、単位はMPaである。なお、PIとはポリイミドを示し、第1保護膜22、第2保護膜23の代表的な材料である。また、エポキシとは封止樹脂8の代表的な材料であり、線膨張係数を調整するためにSiO2のフィラーをエポキシ樹脂に対して70wt%含んでいる。なお、図11,図12,図13中の「密着強度(PI/PI)」とは、ポリイミドとポリイミドの密着強度を、「密着強度(PI/エポキシ)」とは、ポリイミドとエポキシ樹脂の密着強度を表す。
図11に示すように、凹部26の間隔が10μm、20μm、30μmのいずれにおいても、第2保護膜23との密着強度および封止樹脂8との密着強度の両方で、比較例よりも高くなっている。また、第2保護膜23との密着強度は、凹部26の間隔が20μmの場合が最も高くなっている。一方、封止樹脂8との密着強度は、凹部26の間隔が30μmの場合が最も高くなっている。なお、凹部の間隔Tは凹部26の上面形状によらず同じ傾向であった。
図12は、実施の形態にかかるパワー半導体モジュールの凹部の直径と密着性との関係を示す表である。図12の比較例は、凹部26を設けない従来の密着強度を測定した結果である。図12の比較例以外は、凹部26の間隔を10μm、断面形状を逆三角形、深さを5μmの逆円錐形として、凹部26の直径を10μm、20μm、30μmと変化させて後述するプリン試験により密着強度を測定した結果である。密着強度(PI/PI)および密着強度(PI/エポキシ)は、図11と同じである。
図12に示すように、凹部26の直径が10μm、20μm、30μmのいずれにおいても、第2保護膜23との密着強度および封止樹脂8との密着強度の両方で、比較例よりも高くなっている。また、第2保護膜23との密着強度および封止樹脂8との密着強度の両方は、凹部26の直径が10μmの場合が最も高くなっている。なお、凹部の開口部の大きさは凹部26の上面形状によらず同じ傾向であった。
図13は、実施の形態にかかるパワー半導体モジュールの凹部の断面形状と密着性との関係を示す表である。図13の比較例は、凹部26を設けない従来の密着強度を測定した結果である。図13の比較例以外は、凹部26の直径を20μm、間隔を10μm、深さを5μmとして、凹部26の断面形状を逆三角形(立体形状は逆円錐形)、半円(立体形状は半球状)、台形(立体形状は逆円錐台形)、矩形(立体形状は円柱形)と変化させて後述するプリン試験により密着強度を測定した結果である。密着強度(PI/PI)および密着強度(PI/エポキシ)は、図11と同じである。
図13に示すように、第2保護膜23との密着強度および封止樹脂8との密着強度の両方は、凹部26の断面形状が台形の場合が最も高くなっている。このため、断面形状としては、台形が好ましい。なお、各密着性は上面形状には依らず断面形状に影響を受けることがわかった。
図14は、実施の形態にかかるパワー半導体モジュールにおける第1保護層22と第2保護膜23、第1保護層22と封止樹脂8との密着性(密着強度)を評価するプリン試験を示す斜視図である。プリン試験とは、板の上に、プリン型に成型した樹脂を接合させ、横方向、例えば、図14の矢印Tの方向に一定の力で樹脂を押し、樹脂が取れるまでにかかった力(密着力)を測定する試験であって、板と樹脂との密着性(密着強度)を示すものである。密着性は密着力および単位面積当たりの密着力でも示される。測定された力が大きいほど密着性が高くなる。
具体的には、第1保護層22の材料と第2保護膜23の材料ないし、第1保護層22と封止樹脂8との密着性をプリン試験で評価する場合、10mm角の正方形のアルミニウム基板をエタノールで清浄化し、100℃で1時間乾燥後、基板表面に第1保護層22としてポリイミド膜を形成し、実施の形態の場合、前記ポリイミド膜に凹部を形成し、ポリイミド膜上に専用のプリン型を固定した。プリン型に第2保護膜23としてポリイミド樹脂または封止樹脂8としてエポキシ樹脂を注入し、所定の条件で硬化させ、基板上に接着面積10mm2(φ3.57mm)、上面φ3mm、高さ4mmの硬化物を形成した。この硬化物を固定し、基板面と平行に1mm/secで押し込み、最大破壊荷重を測定した。試験は各5回実施し、単位接合面積当たりの荷重測定値を密着力とした。室温で測定し、単位はMPaである。なお、第1保護層22、第2保護膜23として、ポリイミドを、封止樹脂8としてエポキシ樹脂を用いたが、これに限らず同様の傾向であり、密着性の向上が図られた。
以上、説明したように、実施の形態の半導体装置の製造方法によれば、第1保護膜に凹部を形成し、凹部が形成された領域に第2保護膜を塗布する。これにより、凹部の中に第2保護膜が入り込み、第1保護膜と第2保護膜との接触面積が増加し、アンカー効果が増大する。このため、上部電極膜と第1保護膜との剥離が生じたとしても第1保護膜と第2保護膜の部分への剥離進展を防止できる。また、第1保護膜と封止樹脂が接する個所に凹部が形成されると、凹部の中に封止樹脂が入り込み、第1保護層と封止樹脂の密着性が向上する。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、半導体として、シリコンの他、炭化珪素、窒化ガリウム(GaN)などのワイドバンドギャップ半導体にも適用可能である。
以上のように、本発明にかかる半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
1 パワー半導体チップ
2 積層基板
3a、3b、3c 接合材
4 電極パターン
5 金属基板
6 リードフレーム配線
7 端子ケース
8 封止樹脂
9 金属端子
10 金属ワイヤ
12 積層基板
20、120 半導体基板上の半導体素子
21、121 AlSi電極
22、122 第1保護膜
23、123 第2保護膜
24、124 上部電極膜
25、125 はんだ
26 凹部
27 治具
50 パワー半導体モジュール

Claims (10)

  1. 半導体基板上に半導体素子を形成する第1工程と、
    前記半導体素子のおもて面に、前記半導体素子に電気的に接続された電極層を形成する第2工程と、
    前記電極層上に、選択的に第1保護膜を形成する第3工程と、
    前記第1保護膜上の、前記第1保護膜と上部電極膜とが接する部分を覆う第2保護膜が形成される部分に凹部を形成する第4工程と、
    前記電極層上の前記第1保護膜以外の部分に、前記第1保護膜と接するように上部電極膜を形成する第5工程と、
    前記上部電極膜と前記第1保護膜とが接する部分に前記第2保護膜を形成する第6工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第4工程では、凸部を有する治具を前記第1保護膜に押し当てることにより前記凹部を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第4工程では、前記第1保護膜の粘度が300Pa・s以上1000Pa・s以下であるときに、前記凹部を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第4工程では、前記凹部を複数形成し、前記凹部間の距離を10μm以上30μm以下に前記凹部を形成することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
  5. 前記第4工程では、前記凹部の直径を10μm以上30μm以下に前記凹部を形成することを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。
  6. 前記第4工程では、前記凹部の深さを前記第1保護膜の厚さの30%以上80%以下に前記凹部を形成することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。
  7. 前記第4工程では、前記第1保護膜のおもて面を底辺とした台形形状に前記凹部を形成することを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。
  8. 前記第4工程では、前記凹部を前記第1保護膜と前記上部電極膜とが接する部分から10μm以上30μm以下離して、前記凹部を形成することを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。
  9. 前記第1保護膜および前記第2保護膜は、ポリイミド膜であることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置の製造方法。
  10. 前記上部電極膜は、ニッケルリン(NiP)であることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。
JP2020048075A 2020-03-18 2020-03-18 半導体装置の製造方法 Pending JP2021150460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020048075A JP2021150460A (ja) 2020-03-18 2020-03-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020048075A JP2021150460A (ja) 2020-03-18 2020-03-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021150460A true JP2021150460A (ja) 2021-09-27

Family

ID=77851355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048075A Pending JP2021150460A (ja) 2020-03-18 2020-03-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2021150460A (ja)

Similar Documents

Publication Publication Date Title
US7808100B2 (en) Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP5535469B2 (ja) 半導体装置の製造方法
JP5602077B2 (ja) 半導体装置
US7888173B2 (en) Semiconductor device manufacturing method
CN107204321B (zh) 半导体装置及半导体装置的制造方法
CN110249426A (zh) 半导体装置及电力转换装置
JP3832334B2 (ja) 半導体チップ実装基板およびその製造方法
CN111668196A (zh) 半导体封装件以及相关方法
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
JP3972821B2 (ja) 電力用半導体装置
US10937767B2 (en) Chip packaging method and device with packaged chips
JP3601529B2 (ja) 半導体装置
JP2021150460A (ja) 半導体装置の製造方法
US11244922B2 (en) Semiconductor device
US11362019B2 (en) Semiconductor device comprising sealing members with different elastic modulus and method for manufacturing semiconductor device
JP5928324B2 (ja) 電力用半導体装置
JP7452040B2 (ja) 半導体装置および半導体装置の製造方法
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JP3147157B2 (ja) 半導体素子を含む電子回路装置
WO2023089714A1 (ja) 半導体装置及び半導体装置の製造方法
JP7489933B2 (ja) 半導体装置及びその製造方法
US20230106642A1 (en) Embedded package with delamination mitigation
EP4120336A1 (en) A semiconductor power module with two different potting materials and a method for fabricating the same
JP2022168905A (ja) 半導体装置および半導体装置の製造方法
JP2022044158A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618