JPS58135654A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58135654A
JPS58135654A JP57017558A JP1755882A JPS58135654A JP S58135654 A JPS58135654 A JP S58135654A JP 57017558 A JP57017558 A JP 57017558A JP 1755882 A JP1755882 A JP 1755882A JP S58135654 A JPS58135654 A JP S58135654A
Authority
JP
Japan
Prior art keywords
solder
metal electrode
film
semiconductor
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57017558A
Other languages
English (en)
Other versions
JPS634940B2 (ja
Inventor
Tadao Marushima
九嶋　忠雄
Masahiro Aida
合田　正広
Tasao Soga
太佐男 曽我
Toshitaka Yamamoto
敏孝 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57017558A priority Critical patent/JPS58135654A/ja
Priority to US06/464,379 priority patent/US4503597A/en
Priority to DE8383101135T priority patent/DE3379762D1/de
Priority to EP83101135A priority patent/EP0085974B1/en
Publication of JPS58135654A publication Critical patent/JPS58135654A/ja
Publication of JPS634940B2 publication Critical patent/JPS634940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、　＃ＰＪ体装置の製造方法に係シ、特に半導
体ワエハの状態ではんだ箔を搭載して還元性雰囲気中で
加熱し溶融させ、ベレットとなる部分に設けた金属電極
膜へはんだ電他を一括形成させる方法に関するものでる
る。
従来半導体べＶットへはんだ電極管形成させる方法とし
て、第１図から第３図に示すように、まずｐｎ＊＊ｔ−
形成するための拡散等の工程が終了し九シリコンワエハ
ｌの両面に例えばニッケル膜２を設け１両面にシリコン
ワエハｌと同極のはんだ箔３を搭載して還元性雰囲気１
例えば水素雰囲気中で加熱して一様にＳ融接合させてか
ら第２図のように格子状にスクライビングしてぺＶット
化していえ、第３図はベレット化されたシリコンベレッ
トｌ暑の新ｉｌｌ示すものでめるが、スクライビング時
にはんだ微Ｎ＆３１が付着した９、切断部に歪層が生ず
るのでこのままでは耐圧特性への愚影響が６つな、との
次めシリコンベレン）ｌａの側面付着物と切断歪層をエ
ツチング等で除去する工程が必彌でるる、しかしエツチ
ング液残渣の有無の確１が１ｉｉｉｌＪ１１でめると同
時にはんだｌＲ面が汚れることからボンディング不良特
にＩＩ合部にボイドが発生するなどの問題が生じ九シ、
はんだＷＡｔ設け九シリコンワエハｌべＶット状にスク
ライビングするのにかなシの時間が必賛でるるなど歩留
ｐ上の問題も生じてｖ−ｈ友。
本発明の目的は、半導体ベレットに歪やはんだ微粉が残
留せず、嵐好な電気的！性管有する中導体装置ｔ−得る
ことがでＩＩ、６はんに電極形成法を有する半導体装置
の製造方法を提供するにるる。
本発明製造方法の特徴とするところは、牛導体ワエハの
半導体べＶットとなる部分上に金属電極膜を設け、各半
導体ベレット関は不動態化部とし、゛溶断Ｓｔ有するは
んだｆｉｔ−そ′の溶断部と各半導体べＶ−ット関の不
動悪化部分と合わせて配置して。
還元性雰囲気中で加熱することによりはんだ箔を溶融さ
せ、はんだ箔は溶断部でｆＩ＆面張力によｐ分離させ、
各半導体ペレットとなる部分上の金属電極膜上にはんだ
電極を形成し、不動態化部で牛導体ワエハを分割して複
数の半導体ベレットを得ることにろろ。
以下、本発明の一笑ｍ偶ｔＫ４Ｅ〜第１０図によシ説明
する。
１１ｇ４図は１本発明ではんだ電極を形成する牛導体ワ
エハの構造図で、（１４は牛導体ワエハの平面図、（荀
は縦断面図でるる。
ｐｎＩＩ＆合形成のための不純物拡散処通を終えたシリ
コンワエノＸＯ懺裏面は、弐面保繰属で複数個のベレッ
ト形状に分離しシリコンワエノ−１ｏｌｌＺ出浅面に金
属電極膜６を形成させである。はんだ電極を形成させる
部分は金属電極膜面６で６ｐ、３ＩＩ園保１１１１４に
ははんだが付かな−ガラス材４゜８ム０１膜Ｓｔ形成さ
せてるる、ガラス材４−１８−〇、膜５はｐｎ接合の不
動悪化材でもめる。
第Ｆ５図は、前記シリコンワエ／％ｌにはんだ電極を形
成するためのはんだ箔７の外形図で、電極゛形成する時
すなわち加熱して溶融させ喪際に、ｆ１１分的に漕融分
離しやすいように円形の空洞８を設は九ものでるる、各
空洞８間で最短距離となる部分ゝ″“−・、　　　　　
　　　　　　　１第６図は、前記シリコンワエｚｑｌに
前記はんだｆｆ１７を重ね次状態図でめる。シリコンワ
エ／Ｓｌの金属電極膜６と他方３儂の金属電極膜にはさ
まれたｓ秒すなわちガラス材４上に、ｒｉん友箔７の空
洞８を位置させて重ね合せ次状態でるる。従って。
はんだ箔７の溶断部ｆは各シリコンベレット閲のガラス
材４がるるシリコンヮエハＩＣ）不動層化部上に位置合
せされている。
１に７図は、シリコンワエハｌにはんだ電極を形成させ
る方法の構成図でるる。　　　−めらかじめガラス材４
．’８ｊＯ，膜Ｓで複数個０ベレツト形状に分離し１表
面に金属電極膜６例えばＮ１．Ｃｒ−Ｎｉ−Ａｇ１ｌｌ
ｔ有する前記シリコンワエハｌの上下に、複数個の空＃
Ｓを設けたはんだ箔７（例えばＰｂ−５％１８ｎ−Ｌ！
ｉ％Ａｇはんだ）、前記はんだ箔７をシリコンヮエハ１
（Ｄ金属電極膜６に密着が出来、かつシリコンヮエハｌ
のそａｔ平坦に修正し、・加熱して溶融分離したはんだ
厚さを一定に制御できる突起９麿を有し九セラミック治
具９の順に搭載させ、さらに上部よｐシリコンベレット
のそり修正が可能な荷重板ｌＯを載せ、還元性雰囲気中
１例えば水素ガスを流し込んだ雰囲気中で、はんだ箔７
が完全に溶融する温度以上１例求ば３２０Ｃから４５０
ＣＯ範囲で加熱して溶融させ、金属電極ｇ６Ｋｔ！んだ
電極を形成させろ。
第８図（荀〜（Ｃ）は、シリコンワエハｌに搭載したは
んだ箔７が浴融して分離する状況すなわち各シリコンベ
レットとなる部分Ｋｒｉんだ電極が形成される状態のｇ
明図でＴｏｄｂ。
（荀のように、シリコンワエノ・１上に搭載され良はん
だ箔７１％にはんだ箔７の空洞間の溶断部ｆは、水素ガ
ス寥囲気中で加熱さｎて溶融が始まると、（呻に示すよ
うにシリコンワエハｌの金属電極膜６上のはんだが金属
電１１Ａ１４６にぬれ拡がると同時に溶融金属の脣有で
るる！Ｉ図張力によって、金属電極膜６上にａｉよせら
れ７ｂの状ｌｌになる。
さらに進行して（Ｃ）のように、（姉のはんだ箔７がシ
リコンワエハｌの金属電極膜６上に完全に溶融分離シ、
シリコンワエノ・ｌの各シリコンベレット形状ごとには
んだ電極ｌｌが形成できる。
このようにして＃Ｉ９図（荀に示すように、シリコンワ
エハｌの複数個からなるベレット形状の金属電極膜６に
所定量のはんだ電ｍ１ｌｌを一括形成することがｈ来、
しかも前記の突起９ａｉ有するセラミック治具９によっ
て（崎に示すように均一なはんだ厚さが確保され、シリ
コンワエハｌｔ−不ｌｌ１ｌｌ化部においてレーザ光線
等で溶断分割することによって、１ｓ１０図の如く、一
定の厚さでかつ所定量のはんだ電極を有するシリコンベ
レット１２が得られる。
本発明製造方法においては、下記の作用効果がめる。
（１）　　各金属電極膜６へはんだ箔７を固着させる加
熱時にはんだ箔７は溶断分離するので、はんだＷ、７を
機械的に切断する必ｌ！はなく、はんだ微粉を生じな−
０ （２）　　シリコンワエハｌははんだ箔７と個別に分離
できるので１分割後のシリコンベレット１２に歪を残さ
ないシリコンワエへ・１ρ分割方法を用いることがで寝
る。
（３）はんだ黴役中加工歪を除去するためのエツチング
処理を施す必−Ｉ！はなく、各シリコンベレット１２に
エツチング１１［残渣によるボンディング不ｊＬｔ起す
ことはない。
（４）　　各金属電極膜６へは均一なはんだ電ｆｉｌｌ
ｔ設けることができ、加熱時に治具を用いることで均一
性は一層向上で龜る。
（５）　　＋１３〜（４）の結果、各シリコンベレット
１　’２　を用いて、所定の電気的特性を有する半導体
装置を高歩留シで得ることかで龜る。
本発明製造方法は上記実ｊｌｕｔ＋に限定されず下記の
実ｍ５ａｔ採り倚る賜のでるる。
（１）　　Ｇ＠、８ｉＣ，ＩＩＩ−Ｖｌｌｊｌｌ−等の
中導体ワエハでるる場合。
（２）　　ダイオード、トランジスタ、？イリスタ等の
各種の機能￥を有する半導体ベレットでるる場合。
（３ン　　中導体ワエハｒｉＲ裏面が共に平坦でるる場
合。
（４１Ｆｉんだのぬれが悪い、ガラス、ｓｉｏ、以外の
不動態化材（ｓｌ、Ｎ、等）を用い次場合。
（５１金属電極膜ははんだのぬれの良−１Ｎ１゜Ｃｒ−
Ｎ１−Ａｇ膜以外の膜を用い九場合。
図面の簡単なａｚ 第１図〜第３ＦｉＡは従来の半導体装置の製造方法を工
程毎に示す図、菖４図〜ｍ１０図は本発明製造方法の一
実施例を工程毎に示す図でるる。
ｌ・・・シリコンワエハ、１１”＊　１２・・・シリコ
ンベレン）、２．６・・・金属電極膜、３１．１１・・
・はんだ電極、３ｍ・・・はんだ黴１１Ｓ４・・・ガラ
ス材、５・・・８　ｉｏｎ　Ｉ［，７”・ｄｌｖｆｅＮ
、　７　ｂ　、　ｆ−ｓ＊＠、　８・・・空洞、９・・
・セツミック治具、９ｍ・・・突起、１０千 ′Ｐり図 第７　口 ０ 第８囚

Claims (1)

  1. 【特許請求の範囲】 １６苧導体ワエハの半導体べＶットとなる部分に金属電
    極膜を設け、半導体ペレットとして分割される部分は不
    動態膜を設けて不動層化部とし、溶断部を有するはんだ
    箔をその＃Ｉ断部と不動層化部を合わせて配置し、加熱
    することによシはんだ箔をＳ融させ、はんだ箔を表面張
    力により溶断部で分離させ、各半導体べＶットとなる部
    分上の金属電極膜上にはんだ電□極を形成し、不動悪化
    部で半導体ワエハを分割して４１ｉ数の牛導体ベレツ）
    １侍ることｔ−特徴とする半導体装置の劇□造方法。 ２、加熱は還元性′＃囲気下で行われること１に４Ｉ黴
    とする特許請求の範囲第１項記載の半導体装置の製造方
    法。
JP57017558A 1982-02-08 1982-02-08 半導体装置の製造方法 Granted JPS58135654A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57017558A JPS58135654A (ja) 1982-02-08 1982-02-08 半導体装置の製造方法
US06/464,379 US4503597A (en) 1982-02-08 1983-02-07 Method of forming a number of solder layers on a semiconductor wafer
DE8383101135T DE3379762D1 (en) 1982-02-08 1983-02-07 Method of forming a number of solder portions on a semiconductor wafer
EP83101135A EP0085974B1 (en) 1982-02-08 1983-02-07 Method of forming a number of solder portions on a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57017558A JPS58135654A (ja) 1982-02-08 1982-02-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58135654A true JPS58135654A (ja) 1983-08-12
JPS634940B2 JPS634940B2 (ja) 1988-02-01

Family

ID=11947237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57017558A Granted JPS58135654A (ja) 1982-02-08 1982-02-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4503597A (ja)
EP (1) EP0085974B1 (ja)
JP (1) JPS58135654A (ja)
DE (1) DE3379762D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545761A (en) * 1984-12-10 1985-10-08 At&T Technologies, Inc. Method and apparatus for securing articles in place on a substrate
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
DE19707887C2 (de) * 1997-02-27 2002-07-11 Micronas Semiconductor Holding Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
US6472740B1 (en) * 2001-05-30 2002-10-29 International Business Machines Corporation Self-supporting air bridge interconnect structure for integrated circuits
DE10312109A1 (de) * 2003-03-19 2004-09-30 Robert Bosch Gmbh Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3112388A (en) * 1958-03-24 1963-11-26 Avco Corp Brazing fixture
US3106014A (en) * 1959-02-18 1963-10-08 Continental Can Co Production of laminate composite material by roll bonding procedures
FR2359508A1 (fr) * 1976-07-19 1978-02-17 Silec Semi Conducteurs Nouvelle structure de diodes glassivees et son procede de fabrication
DE2656019C3 (de) * 1976-12-10 1980-07-17 Brown, Boveri & Cie Ag, 6800 Mannheim Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees

Also Published As

Publication number Publication date
EP0085974A2 (en) 1983-08-17
US4503597A (en) 1985-03-12
DE3379762D1 (en) 1989-06-01
EP0085974B1 (en) 1989-04-26
EP0085974A3 (en) 1985-12-27
JPS634940B2 (ja) 1988-02-01

Similar Documents

Publication Publication Date Title
US3716907A (en) Method of fabrication of semiconductor device package
US4763829A (en) Soldering of electronic components
JPH07120646B2 (ja) メサ型半導体ペレットの製造方法
JPS58135654A (ja) 半導体装置の製造方法
US3125803A (en) Terminals
TWI264782B (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP2005244165A (ja) 半導体チップの製造方法
JPS6030102B2 (ja) 半導体装置の製法
US3739463A (en) Method for lead attachment to pellets mounted in wafer alignment
US3706409A (en) Semiconductor lead attachment system including a semiconductor pellet orientation plate
JP2001176898A (ja) 半導体パッケージの製造方法
JP2005317570A (ja) 半導体素子の製造方法
US3947303A (en) Method for producing a surface stabilizing protective layer in semiconductor devices
US3166449A (en) Method of manufacturing semiconductor devices
JP2007311577A (ja) 半導体装置
JPS634941B2 (ja)
JP2000124168A (ja) 半導体装置の製造方法
JPH05283448A (ja) 半導体装置およびその製造方法
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法
JP2004031388A (ja) 半導体装置およびその製造方法
JPS635537A (ja) 半導体装置
JPS5919356A (ja) 半導体装置の製造方法
JPS63304655A (ja) 積層体の製造方法
JPS6020895B2 (ja) 半導体装置の製造方法
TWI247397B (en) Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same