DE10312109A1 - Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie - Google Patents

Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie Download PDF

Info

Publication number
DE10312109A1
DE10312109A1 DE10312109A DE10312109A DE10312109A1 DE 10312109 A1 DE10312109 A1 DE 10312109A1 DE 10312109 A DE10312109 A DE 10312109A DE 10312109 A DE10312109 A DE 10312109A DE 10312109 A1 DE10312109 A1 DE 10312109A1
Authority
DE
Germany
Prior art keywords
solder
chips
wafer
structured
solder foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10312109A
Other languages
English (en)
Inventor
Henning Hauenstein
Dieter Streb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10312109A priority Critical patent/DE10312109A1/de
Priority to GB0405889A priority patent/GB2401246B/en
Publication of DE10312109A1 publication Critical patent/DE10312109A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Lotkontakten (2) auf Halbleiterchips (1) eines Wafers (12). Die Lotkontakte (2) können besonders einfach und kostengünstig auf dem Wafer (12) hergestellt werden, wenn eine strukturierte Lotfolie (8) verwendet wird, die entsprechend der Anordnung der Kontaktflächen (14) auf den Chips (1) strukturiert ist. Die strukturierte Lotfolie (8) wird dann auf den Wafer (12) aufgebracht, so dass die verbleibenden Abschnitte (10) der strukturierten Lotfolie auf den Kontaktflächen (14) angeordnet sind. Danach wird die strukturierte Lotfolie (8) geschmolzen, wodurch auf den Kontaktflächen (14) die Lotkontakte (2) entstehen.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Lotkontakten auf Halbleiterchips eines Wafers gemäss dem Oberbegriff des Patentanspruchs 1, sowie die Verwendung einer Lotfolie zur Herstellung von Lotkontakten gemäss dem Oberbegriff des Patentanspruchs 8.
  • Zur elektrischen Kontaktierung von Halbleiterchips sind verschiedene Techniken bekannt. Eine davon ist das Draht-Bonden, bei dem die Chipoberfläche, die meist mit einer Metallisierungsschicht versehen ist, an den gewünschten Kontaktstellen mit Bonddrähten versehen wird. Klassische Bondtechniken sind jedoch relativ teuer und zeitaufwändig. Darüber hinaus stellen die Bonddrähte einen Engpass für den vom Chip abzuführenden Strom dar. Gerade in Leistungsanwendungen mit hohen Stromdichten sind die bekannten Bondtechniken nur begrenzt einsetzbar.
  • Eine andere Technik zur Kontaktierung von Halbleiterchips ist das Herstellen sogenannter Lot-Bumps, bei der großflächige Metallkontakte aus lötbarem Metall (die Lot-Bumps) auf die Chipoberfläche aufgebracht werden. Das Aufbringen der Lot-Bumps (Loterhebungen) erfolgt in der Regel noch auf Waferebene, d.h. vor dem Vereinzeln der Chips (Zersägen des Wafers).
  • 1 zeigt einen Halbleiterchip 1 mit einem Lot-Bump 2 bzw. Lotkontakt, der gemäss einem aus dem Stand der Technik bekannten Verfahren hergestellt wurde. Das bekannte Herstellungsverfahren umfasst im wesentlichen folgende Prozessschritte:
    • a) Zunächst wird ein gewünschter Wafer mit mehreren Chips 1 hergestellt, der z.B. mehrere hundert Power-MOSFET-Chips enthält.
    • b) Auf diesen Wafer, der in der Regel eine Oberflächen-Metallisierungsschicht 5 aufweist, wird in einem weiteren Verfahrensschritt eine sogenannte Chip-Passivierungsschicht 4, wie z.B. Si-Nitrid, zum Schutz der Chipoberfläche aufgewachsen. Die Chip-Passivierungsschicht 4 ist dabei so gestaltet, dass ein oder mehrere Kontaktfenster 15 frei bleiben, an denen der Chip 1 später kontaktiert wird.
    • c) In einem weiteren Verfahrensschritt wird in dem von der Chip-Passivierungsschicht 4 freigelassenen Fenster 15 eine lötfähige Metallisierung, das sogenannte Under-Bump-Metall 3 aufgedampft oder aufgesputtert. Dies ist erforderlich, da die Oberflächenmetallisierung 5 des Wafers üblicherweise keine lötfähige Metallisierung ist und daher keine Verbindung mit einem Lotkontakt eingehen kann.
    • d) Der fertig prozessierte Wafer wird nun vorbelotet, wofür eine Lotpaste verwendet wird, die aus einer Mischung aus lötfähigem Material besteht, das mit einem Flussmittel versetzt ist. Die Lotpaste wird mittels einer Druckschablone, die genau an den Stellen der Kontaktfenster 15 Öffnungen aufweist, auf den Wafer aufgebracht. Dabei streicht eine Rakel die Lotpaste über die Druckschablone.
    • e) Danach wird die Lotpaste in einem Lötofen erhitzt (typischerweise zwischen 160°C und 360°C), wobei die Lotpaste schmilzt und aufgrund der Oberflächenspannung einen Lothügel (Lot-Bump) bildet. Das beigemischte Flussmittel dient in dieser Phase wegen seiner reduzierenden Wirkung zur Reinigung der Chipoberfläche und damit zur Verbesserung der Lotbenetzung.
    • f) Nach einem Reinigungsprozess kann der Wafer nun zersägt werden, so dass einzelne Chips 1 mit Lotkontakten an der Oberfläche erhalten werden.
  • Ein wesentlicher Nachteil des vorstehend beschriebenen Verfahrens zur Herstellung von Lotkontakten besteht darin, dass der Wafer vor dem Zersägen von Flussmittelresten gereinigt werden muss, die auf der Waferoberfläche zurückbleiben, da diese für Folgeprozesse, wie z.B. das Einbauen der Chips in ein Gehäuse, schädlich sein können. Nachteilig ist ferner die mechanische Beanspruchung des Wafers beim Auftragen der Lotpaste durch die Schablone. Ausserdem ist die Höhe der hergestellten Lot-Bumps relativ unterschiedlich, da beim Abheben der Schablone etwas Lotpaste entfernt wird, wodurch im allgemeinen Schwankungen der Lotmenge in den Kontaktfenstern entstehen.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein einfacheres und kostengünstigeres Verfahren zur Herstellung von Lotkontakten auf Halbleiterchips zu schaffen, das insbesondere ohne Flussmittel auskommt.
  • Gelöst wird diese Aufgabe gemäss der Erfindung durch die im Patentanspruch 1 sowie im Patentanspruch 8 angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Der wesentliche Gedanke der Erfindung besteht darin, zur Herstellung von Lotkontakten eine strukturierte Lotfolie zu verwenden, die auf den Wafer aufgebracht und durch Erhitzen geschmolzen wird, wodurch sich Lotkontakte auf den Kontaktflächen der Chips bilden.
  • In einem ersten Schritt wird zunächst ein Wafer mit mehreren Chips prozessiert, die lötbare Kontaktflächen aufweisen. Bei den Kontaktflächen kann es sich z.B. um eine lötfähige Oberflächenmetallisierung oder z.B. um eine lötbare, auf eine Vorderseitenmetallisierung aufgebrachte Metallschicht (sogenanntes Under-Bump-Metall), handeln. Eine Under-Bump- Metallisierung ist nicht erforderlich, falls die Oberflächenmetallisierung des Wafers lötbar ist.
  • Danach wird eine Lotfolie entsprechend der Anordnung der Kontaktflächen strukturiert und die strukturierte Lotfolie auf den Wafer aufgebracht, so dass die nicht entfernten Abschnitte der strukturierten Lotfolie auf den Kontaktflächen zum Liegen kommen. Durch Schmelzen der Lotfolie in einem Lötofen entstehen dann die hügelförmigen Lotkontakte.
  • Das erfindungsgemäße Verfahren zur Herstellung von Lotkontakten zeichnet sich dadurch aus, dass es besonders einfach und kostengünstig ist. Mechanische Beschädigungen des Wafers, wie sie beim Auftragen von Lotpaste mit Hilfe von Druckschablonen auftreten können, sind nahezu ausgeschlossen.
  • Gemäss einer bevorzugten Ausführungsform der Erfindung wird die Lotfolie entweder gestanzt oder z.B. mittels Laserschneiden strukturiert. Die verbleibenden Abschnitte der strukturierten Lotfolie, die auf den Kontaktflächen zu liegen kommen, sind vorzugsweise über Folienstege miteinander verbunden.
  • Die Lotfolie hat vorzugsweise im wesentlichen die Grösse des gesamten Wafers, so dass mit einer einzigen Lotfolie sämtliche gewünschten Lotkontakte hergestellt werden können.
  • Die strukturierten Lotfolie hat vorzugsweise einen umlaufenden Rand, an dem sie von einer geeigneten Einrichtung gegriffen oder z.B. von einem Saugkopf angesaugt werden kann.
    •
  • Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
  • 1 einen aus dem Stand der Technik bekannten Chip mit einem Lotkontakt;
  • 2 eine unstrukturierte Lotfolie;
  • 3a eine strukturierte Lotfolie mit einem umlaufenden Rand zum Greifen der Lotfolie;
  • 3b einen Wafer mit mehreren Chips und Kontaktflächen; und
  • 4 einen stempelförmigen Träger zum Transportieren der strukturierten Lotfolie.
  • 1 zeigt einen aus dem Stand der Technik bekannten Siliziumchip 1 mit einem hügelförmigen Lotkontakt 2. Der Lotkontakt 2 ist auf einem lötfähigen Metall 3 (dem sogenannten Under-Bump-Metall) angeordnet, das wiederum auf einer Oberflächenmetallisierung 5 aufgebracht ist. Der Chip 1 hat ferner eine Rückseitenmetallisierung 7. Bezüglich der einzelnen Verfahrensschritte bei der Herstellung eines solchen Chips wird auf die Beschreibungseinleitung verwiesen.
  • 2 zeigt eine unstrukturierte Lotfolie 8. Der gestrichelte Bereich entspricht etwa der Größe eines Wafers und wird später ausgestanzt. Wahlweise kann die Lotfolie 8 auch durch Laserschneiden, Ätzen, etc. strukturiert werden.
  • 3a zeigt eine ausgestanzte, strukturierte Lotfolie 8 mit einem umlaufenden Randbereich 9, der die Folie stabilisiert und der zum Greifen der Folie dient. Im Inneren der Lotfolie 8 sind verschiedene nicht ausgestanzte Folienabschnitte 10 zu erkennen, die entsprechend der Grösse und Anordnung der Kontaktflächen 14 (3b) strukturiert sind. In 3a ist nur ein Teil der strukturierten Abschnitte 10 gezeigt. Tatsächlich ist der gesamte Folienbereich entsprechend strukturiert.
  • Die einzelnen Folienabschnitte 10 sind über dünne Stege 11 miteinander verbunden, die die Lotfolie 8 stabilisieren und die Folienabschnitte 10 in Position halten.
  • Die strukturierte Lotfolie 8 wird mit einem geeigneten Werkzeug, wie es z.B. in 4 dargestellt ist, auf einen in 3b gezeigten Wafer 12 in Richtung der Pfeile A aufgelegt, wobei die Folienabschnitte 10 auf den Kontaktflächen 14 angeordnet werden. Der mit der Lotfolie 8 bestückte Wafer 12 wird dann in einem Lötofen über die Schmelztemperatur des verwendeten Lotes erhitzt. Dabei schmilzt die Lotfolie 8 und sammelt sich an der Oberfläche der Chips 1 an. Wegen der unterschiedlichen Oberflächenbeschaffenheit der Chips 1 nehmen die Siliziumchips 1 das Lot nur an den hierfür vorgesehenen Stellen, nämlich den Kontaktflächen 14, an. Ausserhalb der Kontaktflächen 14 wird das Lot von der Passivierungsschicht 4 abgestossen. Aus diesem Grund zieht sich das Lot durch die Oberflächenspannung nur auf den Kontaktflächen 14 zu hügelförmigen Lotkontakten 2 zusammen. Die Lotstege 11 werden ebenfalls durch die Oberflächenspannung und die abstoßende Wirkung der Passivierungsschicht 4 auf die Kontaktflächen 14 gezogen.
  • Die Höhe der Lotkontakte kann durch die Dicke der Lotfolie 8 und die zur Verfügung gestellte Lotmenge (Größe der Abschnitte 10 und Stege 11) variiert werden.
  • Der Randbereich 9 der Lotfolie 8 selbst ist nicht strukturiert. Da ein prozessierter Wafer im allgemeinen am Waferrand defekte bzw. nicht verwendbare Chips enthält, ist dort eine strukturierte Lotfolie auch nicht notwendig.
  • 4 zeigt einen Vakuumgreifer 16 zum Transportieren der strukturierten Lotfolie 8. Der Vakuumgreifer 16 hat im Bereich des Randes 9 der strukturierten Lotfolie 8 mehrere Düsen 17, mit denen die Lotfolie 8 z.B. über eine Vakuumvorrichtung angesaugt und auf dem Wafer 12 abgelegt werden kann. Gegebenenfalls können auch weitere Düsen 17 vorgesehen sein, die die Lotfolie 8 im Innenbereich der Lotfolie ansaugen.
    • 1
    Halbleiterchip
    2
    Lotkontakt
    3
    Under-Bump-Metall
    4
    Passivierungsschicht
    5
    Vorderseitenmetallisierung
    6
    Siliziumsubstrat
    7
    Rückseitenmetallisierung
    8
    Lotfolie
    9
    Randbereich
    10
    Folienabschnitte
    11
    Folienstege
    12
    Wafer
    14
    Kontaktfläche
    15
    Kontaktfenster
    16
    Vakuumgreifer
    17
    Düsen

Claims (10)

  1. Verfahren zur Herstellung von Lotkontakten (2) auf Halbleiterchips (1) eines Wafers (12), gekennzeichnet durch folgende Schritte: – Bereitstellen eines Wafers (12) mit mehreren Chips (1), welche an ihrer Oberfläche Kontaktflächen (14) zur elektrischen Kontaktierung aufweisen, – Strukturieren einer Lotfolie (8) entsprechend der Anordnung der Kontaktflächen (14) auf den Chips (1), – Aufbringen der strukturierten Lotfolie (8) auf den Wafer (12), so dass Abschnitte (10) der strukturierten Lotfolie (8) auf den Kontaktflächen (14) zu liegen kommen, und – Schmelzen der Lotfolie (8) zur Erzeugung von Lotkontakten (2) auf den Kontaktflächen (14) .
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Chips (1) eine lötfähige Vorderseitenmetallisierung (5) aufweisen, auf der die Lotkontakte (2) direkt angeordnet werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Lotkontakte (2) auf einer lötfähigen Metallisierung (3) erzeugt werden, die auf einer Vorderseitenmetallisierung (5) der Chips (1) angeordnet ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Chips (1) eine Vorderseitenmetallisierung (5) aufweisen, auf der eine Passivierungsschicht (4) mit frei bleibenden Kontaktfenstern (15) hergestellt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotfolie (8) gestanzt wird.
  6. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Lotfolie (8) durch Laserschneiden strukturiert wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotfolie (8) im wesentlichen die Grösse des gesamten Wafers (12) hat.
  8. Verwendung einer Lotfolie zur Erzeugung von Lotkontakten (2) auf Kontaktflächen (14) von Halbleiterchips (1) eines Wafers (12), dadurch gekennzeichnet, dass die Lotfolie (8) strukturiert und auf einen Wafer (12) aufgebracht wird.
  9. Verwendung einer strukturierten Lotfolie nach Anspruch 8, dadurch gekennzeichnet, dass die Lotfolie einen umlaufenden Rand (9) aufweist.
  10. Verwendung einer strukturierten Lotfolie nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die strukturierte Lotfolie (8) mehrere Abschnitte (10) aufweist, die durch Folienstege (11) miteinander verbunden sind.
DE10312109A 2003-03-19 2003-03-19 Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie Withdrawn DE10312109A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10312109A DE10312109A1 (de) 2003-03-19 2003-03-19 Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie
GB0405889A GB2401246B (en) 2003-03-19 2004-03-16 Production of solder contacts on a wafer using a structured solder sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10312109A DE10312109A1 (de) 2003-03-19 2003-03-19 Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie

Publications (1)

Publication Number Publication Date
DE10312109A1 true DE10312109A1 (de) 2004-09-30

Family

ID=32115620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10312109A Withdrawn DE10312109A1 (de) 2003-03-19 2003-03-19 Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie

Country Status (2)

Country Link
DE (1) DE10312109A1 (de)
GB (1) GB2401246B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010048404A1 (de) * 2010-10-15 2012-04-19 Markus Kugel Lötfolie und Verfahren zum Verbinden eines Werkzeugkopfes und eines Schaftes

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109070277A (zh) * 2016-02-19 2018-12-21 美题隆公司 预成型焊料的激光制造
EP3723934A4 (de) 2017-12-14 2021-09-22 The Government of the U.S.A., as represented by The Secretary of the Navy Präzises ausrichten und aufkleben eines musters von lotvorformen auf eine oberfläche

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135654A (ja) * 1982-02-08 1983-08-12 Hitachi Ltd 半導体装置の製造方法
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010048404A1 (de) * 2010-10-15 2012-04-19 Markus Kugel Lötfolie und Verfahren zum Verbinden eines Werkzeugkopfes und eines Schaftes

Also Published As

Publication number Publication date
GB0405889D0 (en) 2004-04-21
GB2401246A (en) 2004-11-03
GB2401246B (en) 2005-06-22

Similar Documents

Publication Publication Date Title
EP0140126B1 (de) Verfahren zur Mikropackherstellung
DE102010000520A1 (de) Verfahren und Vorrichtung zum Aufbringen von Lot auf ein Werkstück
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE102004047730A1 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102014201635B3 (de) Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
EP3360154A2 (de) Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
DE3524301A1 (de) Verfahren zum herstellen von halbleiterelementen
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE102020104582A1 (de) Halbleitergehäuse einschliesslich aufrauhungsmerkmalen
EP3086361A2 (de) Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
EP0632684B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE19827414C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE10312109A1 (de) Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie
DE102013114059A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE4410179C1 (de) Verfahren zum Aufnehmen eines elektrischen Bauelements
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee