DE2656019C3 - Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen - Google Patents

Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen

Info

Publication number
DE2656019C3
DE2656019C3 DE2656019A DE2656019A DE2656019C3 DE 2656019 C3 DE2656019 C3 DE 2656019C3 DE 2656019 A DE2656019 A DE 2656019A DE 2656019 A DE2656019 A DE 2656019A DE 2656019 C3 DE2656019 C3 DE 2656019C3
Authority
DE
Germany
Prior art keywords
soldering
discs
mask
vibrator
aligning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2656019A
Other languages
English (en)
Other versions
DE2656019B2 (de
DE2656019A1 (de
Inventor
Altan 6148 Heppenheim Akyuerek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri AG Germany
Original Assignee
BBC Brown Boveri AG Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri AG Germany filed Critical BBC Brown Boveri AG Germany
Priority to DE2656019A priority Critical patent/DE2656019C3/de
Priority to US05/858,340 priority patent/US4194668A/en
Priority to JP14870377A priority patent/JPS5373071A/ja
Publication of DE2656019A1 publication Critical patent/DE2656019A1/de
Publication of DE2656019B2 publication Critical patent/DE2656019B2/de
Application granted granted Critical
Publication of DE2656019C3 publication Critical patent/DE2656019C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53535—Means to assemble or disassemble including means to vibrate work

Description

Die Erfindung bezieht sich auf eine Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakte(n) von Halbleiterbauelementen. Sie findet Anwendung bei der Massenfertigung von Halbleiterbauelementen, bevorzugt, jedoch nicht ausschließlich, bei der Herstellung von Thyristoren.
Es ist allgemein bekannt, daß Halbleiterbauelemente ausgehend von einer diffundierten, d. h., mindestens zwei Zonen unterschiedlichen Leitfähigkeitstyps aufweisenden Silicium-Tablette, die durch eine Ätzung entsprechend einem Gittcrmustcr in Halbleilcrchips unterteilt ist, hergestellt werden können. Die einzelnen Halbleiterbauelemente werden mit lötfähigen ohmschen Kontakten (Elektroden) und mindestens randscitig mit einer Glaspassivierung versehen.
Es ist bekannt (DE-OS 24 00 863), zur Verbindung zum anodenscitigen äußeren Anschluß einen Podest bzw. eine Ronde vorzusehen, der bzw. die im Bereich des durch die GlaspassiYicrung geschützten doppelt abgeschrägten Randes des Halbleiterbauelementes für eine Distanzierung zwischen den notwendigen Lotstellen für den Anodenanschluß und dem pn-Übergang in diesem Bereich sorgt. Gleichzeitig dient der Podest natürlich zur Stromleitung und zur Abführung der Verlustwärme. Im bekannten Fall wird der an die anodenseitige Elektrode angrenzende Podest mit einem andererseits an ihn grenzenden Kühlfahnenkamm ausgerichtet und durch Thermokompression vorfixiert. Auf die andere Hauptoberfläche wird ein aus zwei Kämmen unterschiedlicher Blechstärke gefertigter Doppelkamm mit Kontaktbeinen und zusätzlichen Kontaktfahnen gelegt Ein Kontaktbein dient jeweils zum Anschluß an eine Steuerelektrode, eine Kontaktfahne zum Anschluß an eine Emitterelektrode. Kühlfahnen, Kontaktbeine und Kontaktfahnen werden i.·. einem Lötvorgang mit den entsprechenden Elektroden verbunden. Bei dem bekannten Verfahren ist vorauszusetzen, daß die Silicium-Tablette bereits in einzelne Halbleiterchips zerteilt ist. Es kann jedoch für den Herstellungprozeß rationeller sein, möglichst viele Arbeitsvorgänge an der unzerteilten Tablette durchzu-ί uhren.
Zur gleichzeitigen Verbindung mehrerer Halbleiterbauelemente mit auf einem gemeinsamen Substrat angeordneten Anschlüssen ist es ferner bekannt, die einzelnen Halbleiterbauelemente in einer Maske durch Rütteln auszurichten (US-PS 39 82 979).
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art so auszubilden, daß die Podeste bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakte(n) (Elektroden) der unzerteilten Silicium-Tablette ausgerichtet bzw. angelötet werden können.
Die Lösung besteht darin, daß erfindungsgemäß ein Rüttler mit einer Maske zum Ausrichten der Podeste bzw. Ronden bezüglich einer auf einem Unterteil einer Löteinrichtung angeordneten unzerteilten Silicium-Tabletle vorgesehen ist und daß die Löteinrichtung ferner einen abnehmbaren Oberteil zum zeitweisen Festhalten der Podeste bzw. Ronden und eine abnehmbare obere Platte aufweist.
Vorteilhaft kann das Unterteil der Löteinrichuing mit der darin justierten Silicium-Tablette und der Maske auf derselben einfach auf den Rüttler gelegt werden, so daß aufgeschüttete Podeste durch die Rüttclbewcgung des -to Rüttlers durch die Maske auf die Elektroden der Halbleiterchips geraten. Hierdurch wird Ausrichtarbcit gespart und der Lötvorgang kann unmittelbar anschließend nach Wegnahme der Maske erfolgen.
Um den Lölvorgang, beispielsweise in einem Durchlauflölofen, /ti ermöglichen, sind zweckmäßig der Unterteil, der Oberteil und die als Gewichtsfixicrung dienende obere Platte durch |ustierstifte übereinander und zueinander ausgerichtet gehalten.
Das Unterteil is' zweckmäßig als Lötlchre aus Graphit ausgebildet, so daß die Silicium-Tablette aus dieser Lötlehrc justierbar ist und auch beim Lntvorgang auf der Lötlehrc verbleiben kann.
Vorzugsweise besitzt die Maske eine Gitterstruktur und besteht aus Bronze. Die vorzugsweise aus Molybdän bestehenden, mindestens einseitig vorverbleiten Podeste werden über eine solche Maske störungsfrei auf das entsprechende Giltermuster der Silicium-Tablette aufgegeben.
Der elektromagnetisch angetriebene Rüttler besitzt zweckmäßig eine leicht geneigte Zuführungsfläche mit Sortierrinnen und einem Sclektionskamm sowie pneu= matische Saugnäpfc zum Festhalten der Lötlchre auf dem sich an die Zuführungsfläche anschließenden Rütteltisch.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt
Fig. I eine Seitenansicht eines Rüttlers mit auf ihm gehaltener Löteinrichtung,
F i g. 2 eine Draufsicht auf den Rüttler mit Löteinrichtung nach Fig. 1,
F i g. 3 eine Explosionszeichnung der Löteinrichtung,
Fig.4 eine Silicium-Tablette mit aufgelöteten Podesten und Fi g. 5 ein Halbleiterchip mit angelötetem Podest.
Die Vorrichtung besteht aus einem elektromagnetisch betriebenen Rüttler 1, der auf einer Grundplatte 2 angeordnet ist und einen Rütteltisch 3 mit pneumatischen Saugnäpfen 4 besitzt, und einer Löteinrichtung mit einem als Lötlehre ausgebildeten Unterteil 5 zur Aufnahme einer unzerteüten Silicium-Tablette 6, einem abnehmbaren Oberteil 7 zum zeitweisen Festhalten der Podeste 8 und einer abnehmbaren oberen Platte 9. Oberteil 7 und Platte 9 sind in F i g. 1 abgenommen und aus F i g. 3 ersichtlich. Die Vorrichtung umfaßt weiterhin eine Maske 10 mit öffnungen 11, die etwas größer sind, als es dem Umfang der Podeste 8 entspricht, und mit einer Gitterstruktur, die dem Gittermuster der Siliciumtablette 6 angepaßt ist. An die Maske kann sich eine leicht zu ihr hin abfallende Zuführungsfläche 12 anschließen, die mit Sortierrillen 13 unc* einem Selektionskamm 14 versehen ist (F i g. 2).
Die Lötlehre 5 mit der darauf justierten Siliciumscheibe 6, das Oberteil 7, und die Platte 9 sind durch lustierstifte 15 zueinander fixierbar.
In F1 g. 5 ist ein einzelner Halbleiterchip mit 16, seine Gate mit 17, seine Kathode mit 18, ein strichliniert angedeuteter pn-Übergang mit 19 und seine untere, zusammen mit dem angelöteten Podest 8 die Anode jo darstellende Elektrode mit 20 bezeichnet. Das Halbleiterchip 16 besitzt in bekannter Weise zur Erhöhung der Sperrspannungsbeanspruchung einen doppell abgeschrägten Rand mit einer Glaspassivierung 21.
Nachfolgend wird die Wirkungsweise der Vorrichtung erläutert.
Das Unterteil 5 bzw. die Lötlehre der Löleinrichtung / wird auf den Rütteltisch 3 des Rüttlers 1 gelegt. In dem Unterteil 5 wird die bereits glaspassivierte Silicium-Tablette 6 justie-t. Dabei zeigt die Anodenseite nach oben. Die Maske 10 wird auf der Silicium-Tablette 6 so justiert, daß die Anodenflächen durch die Maske frei sichtbar bleiben. Die Podeste 8 können nun lose auf die Maske 10 geschüttet werden, oder es wird die zur Maske hin abfallende Zuführungsfläche 12 beschickt. Der Rüttler 1 wird in Bewegung gevitzt. so daß alle Löcher Il der Maske 10 mit jeweils einem Podest 8 beschickt werden. Der Abstand zwischen Jer Maske 10 und den Anodenflächen ist so gewählt, daß nicht mehr als ein Podest 8 auf eine Anodenfläche gerät. Während des Rüttelns wird die Lötlehre durch Wirkung der pneumatischen Saugnäpfe 4 auf dem Rütteltisch 3 festgehalten. Nach Füllung aller Löcher H bzw. Beschickung aller Anodenflächen und während dieser Vorgänge rutschen die überzähligen Podeste 8 in eine in der Zeichnung linksseitig angeordnete Auffangrinne 22. Die Zuführungsfläche 12 bzw. die Rinne 13 können zur Ausrichtung der Podeste 8 dienen. Der Kamm 14 vereinzelt die Podeste 8, so daß sie nacheinander auf die Lochreihen 11 der Maske 10 geraten.
Wenn die Maske 10 gefüllt ist, wird die Rüttelvorrichtung ausgeschaltet und die Maske angehoben und entfernt. Die Podeste 8 befinden sich nun ausgerichtet auf der Anodenseite der Silicium-Tablette 6. Gemäß F i g. 3 wird nunmehr das Oberteil 7 und die obere Platte 9 aufgelegt und die Lötlehre 5. das OK-srteil 7 und die Platte 9 werden durch die in entsprechenden Bohrungen 22 gesteckten Justierstifte 15 zueinander fixiert. Die Platte 9 kann selbst als Gewicht dienen oder zusätzlich beschwert sein. Die bestückte Lötei.irichtung / ist jetzt transportfähig. Sie wird in einen Durchlauflötofen gebracht, und es folgt der Lötvorgang unter Wasserstoffatmosphäre. Das Oberteil 7 kann zur Erleichterung der Wärmeeinwirkung Perforierungen 23 aufweisen, und die Justierstifte können derart abgesetzt sein, daß zwischen der oberen Platte 9 und dem Oberteil 7 ein Abstand besteht. Nachdem der Lötvorgang beendet ist. wird die in der Löteinrichtung / befindliche, nunmehr kontaktierte Silicium-Tablette herausgenommen, nach üblichen Methoden (Laserstrahl, Sandstrahl oder Diamantsäge) vorgeritzt und in einzelne Halbleiterchips 16 im in Fig.4 strichpunktiert angedeuteten Sinne gebrochen. Jeder Halbleiterchip 16 weist gemäß Fi g. 5 auf der Anodenseite einen Podest 8 auf. In vorteilhifterweise kann nun jederzeit an den Podest 8 ein äußerer Anodenanschluß angelötet werden und außerdem ohne Gefehr für den benachbarten pn-Übergang. Zweckmäßig ist der Podest 8 mittels eines Weichlotes, z. B. Blei-Silber-Lot oder Blei-Zinn-Lot, beidseitig vorbenetzt, so daß dieser nachfolgende Lötvorgang ebenso wie der vorbeschriebene Lötprozeß an der anodetrseitigen Elektrode erleichtert ist.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakte(n) von Halbleiterbauelementen, dadurch gekennzeichnet, daß ein Rüttler (1) mit einer Maske (10) zum Ausrichten der Podeste bzw. Ronden (8) bezüglich einer auf einem Unterteil (5) einer Löteinrichtung (I) angeordneten unzerteilten Silicium-Tablette (6) vorgesehen ist und daß die Löteinrichtung (I) ferner einen abnehmbaren Oberteil (7) zum zeitweisen Festhalten der Podeste bzw. Ronden (8) und eine abnehmbare obere Platte (9) aufweist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Unterteil (5), der Oberteil (7) und die obere Platte (9) der Löteinrichtung (I) durch Justierstifte (15) übereinander und zueinander fixiert gehalten sind (F i g. 3).
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Unterteil (5) als Lötlehre aus Graphit ausgebildet ist.
4. Vorrichtung nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daß die Maske (10) eine Gitterstruktur besitzt und aus Bronze besteht.
5. Vorrichtung nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daP der Rüttler (1) elektromagnetisch angetrieben ist und eine leicht geneigte Zuführungsfläche (12) mit Sortierrillen (13) und einem Selektionskamm (14) aufweist (F i g. 2).
6. Vorrichtung nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daß die obere Platte (9) schwer ist und aus rostfrn<»:m austenitischem Chrom-Nickel-Stahl besteht.
7. Vorrichtung nach Anspruch ! oder folgenden, gekennzeichnet durch pneumalische Saugniipfc (4) im Rütteltisch(3)des Rüttlers(l).
DE2656019A 1976-12-10 1976-12-10 Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen Expired DE2656019C3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2656019A DE2656019C3 (de) 1976-12-10 1976-12-10 Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
US05/858,340 US4194668A (en) 1976-12-10 1977-12-07 Apparatus for aligning and soldering multiple electrode pedestals to the solderable ohmic contacts of semiconductor components
JP14870377A JPS5373071A (en) 1976-12-10 1977-12-09 Device for adjusting and soldering ohmic contactor base or disk capable of soldering semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2656019A DE2656019C3 (de) 1976-12-10 1976-12-10 Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen

Publications (3)

Publication Number Publication Date
DE2656019A1 DE2656019A1 (de) 1978-06-15
DE2656019B2 DE2656019B2 (de) 1979-10-25
DE2656019C3 true DE2656019C3 (de) 1980-07-17

Family

ID=5995207

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2656019A Expired DE2656019C3 (de) 1976-12-10 1976-12-10 Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US4194668A (de)
JP (1) JPS5373071A (de)
DE (1) DE2656019C3 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135654A (ja) * 1982-02-08 1983-08-12 Hitachi Ltd 半導体装置の製造方法
JPS6439658U (de) * 1987-09-02 1989-03-09
US5155895A (en) * 1990-09-13 1992-10-20 Massachusetts Institute Of Technology Method and apparatus for automatic parts assembly
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
GB9616540D0 (en) 1996-08-06 1996-09-25 Cavendish Kinetics Ltd Integrated circuit device manufacture
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6780696B1 (en) 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US7300195B2 (en) * 2004-11-01 2007-11-27 Martin Engineering Company Vibratory apparatus for settling the contents of a container
US7615479B1 (en) 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US20070082464A1 (en) * 2005-10-11 2007-04-12 Schatz Kenneth D Apparatus for block assembly process
US20080229574A1 (en) 2007-03-19 2008-09-25 Advanced Chip Engineering Technology Inc. Self chip redistribution apparatus and method for the same
US7861405B2 (en) * 2008-03-03 2011-01-04 Palo Alto Research Center Incorporated System for forming a micro-assembler
US9305807B2 (en) 2014-02-27 2016-04-05 Palo Alto Research Center Incorporated Fabrication method for microelectronic components and microchip inks used in electrostatic assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL126558C (de) * 1959-08-25
US3369290A (en) * 1964-08-07 1968-02-20 Rca Corp Method of making passivated semiconductor devices
US3414962A (en) * 1966-07-25 1968-12-10 Atlas Chem Ind Electrode assembly jig and method thereof
US3736651A (en) * 1971-08-31 1973-06-05 Ibm Automatic pin insertion and bonding to a metallized pad on a substrate surface
US4018373A (en) * 1973-06-28 1977-04-19 Licentia Patent-Verwaltungs-G.M.B.H. Device for bonding electrodes to semiconductor devices
US3982979A (en) * 1973-06-28 1976-09-28 Western Electric Company, Inc. Methods for mounting an article on an adherent site on a substrate

Also Published As

Publication number Publication date
US4194668A (en) 1980-03-25
DE2656019B2 (de) 1979-10-25
JPS5373071A (en) 1978-06-29
DE2656019A1 (de) 1978-06-15

Similar Documents

Publication Publication Date Title
DE2656019C3 (de) Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE2007099B2 (de) Verfahren zum Zerteilen einer Scheibe aus Silicium-Halbleiterwerkstoff
CH688306A5 (de) Verfahren und Einrichtung zum Stanzen von Loechernin ein flaches Werkstueck.
DE2656015A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
EP0162508B1 (de) Verfahren und Vorrichtung zum Herstellen keramischer Mehrschichtkondensatoren
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE3234744A1 (de) Verfahren und vorrichtung zum verarbeiten von einzelnen integrierten schaltkreisen zu filmmontierten integrierten schaltkreisen (mikropacks)
DE2522346C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2117583C3 (de) Verfahren zur Herstellung gesinterter Ultraschall-Schweißspitzen
DE2259133A1 (de) Verfahren zum kontaktieren einer halbleiteranordnung
EP0104580B1 (de) Verfahren zur Herstellung elektrischer Chip-Bauelemente
DE1564770C3 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE3739241A1 (de) Verfahren zum montieren elektronischer komponenten
DE1540268B2 (de) Verfahren zur herstellung einer thermodruckverbindung zwischen metallen und nicht metallischen stoffen und vorrichtung zur durdurchfuehrung des verfahrens
DE102019118690A1 (de) Sondenkopf
DE3435138A1 (de) Verbesserung zu einem verfahren zum vereinzeln von halbleiter-bauelementen, die durch brechen aus halbleiter-wafern gewonnen sind
DE10149688B4 (de) Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE19739481C2 (de) Vorrichtung und Verfahren zum gleichzeitigen Aufbringen und Umschmelzen einer Mehrzahl von Lotkugeln auf ein Substrat
DE3005349A1 (de) Vorrichtung zum niederhalten von bauelementen aus einer mit bauelementen bestueckten noch unverloeteten leiterplatte
DE2757821C3 (de) Verfahren zur Herstellung einer Mesa-Halbleiteranordnung mit Druckkontakt

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee