JP3083301B2 - 金属電極配線の製造方法 - Google Patents
金属電極配線の製造方法Info
- Publication number
- JP3083301B2 JP3083301B2 JP01228132A JP22813289A JP3083301B2 JP 3083301 B2 JP3083301 B2 JP 3083301B2 JP 01228132 A JP01228132 A JP 01228132A JP 22813289 A JP22813289 A JP 22813289A JP 3083301 B2 JP3083301 B2 JP 3083301B2
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- temperature
- depositing
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属電極配線の製造方法に関するものであ
り、シリコン（Si）ノジュールの発生を抑制し、信頼性
の高いデバイスを提供するものである。
り、シリコン（Si）ノジュールの発生を抑制し、信頼性
の高いデバイスを提供するものである。
集積回路装置では、予め半導体基板に抵抗・トランジ
スタ・コンデンサ等の素子を形成し、それぞれの素子間
を電気的に接続するために、例えばアルミニウム（Al）
合金等の薄膜から成る金属電極配線を形成する。
スタ・コンデンサ等の素子を形成し、それぞれの素子間
を電気的に接続するために、例えばアルミニウム（Al）
合金等の薄膜から成る金属電極配線を形成する。
その際、従来の工程においては、第２図に示すように
基板201上に層間絶縁膜202を形成した後（第２図
（ａ））、基板201を250℃程度に加熱して、基板201上
にAl−Si合金配線203を堆積し（第２図（ｂ））、そし
て、その合金配線203をパターニングした後、シンタリ
ングとよばれる熱処理（通常、Al合金の場合、400〜450
℃）を行うことにより、基板と配線とを良好に電気的接
続している（第２図（ｃ））。
基板201上に層間絶縁膜202を形成した後（第２図
（ａ））、基板201を250℃程度に加熱して、基板201上
にAl−Si合金配線203を堆積し（第２図（ｂ））、そし
て、その合金配線203をパターニングした後、シンタリ
ングとよばれる熱処理（通常、Al合金の場合、400〜450
℃）を行うことにより、基板と配線とを良好に電気的接
続している（第２図（ｃ））。
しかしながら、そのような製造方法によると、層間絶
縁膜202の段差部202aにおけるステップカバレッジを良
好な状態にするため、あるいはエレクトロマイグレーシ
ョンの発生を抑制するため等により、合金配線203の堆
積時に基板201を250℃程度に加熱しているが、その温度
が比較的高温であるがために、その堆積時における合金
配線203内にSi粒子による析出核204が発生し、これがそ
の後のシンタリング時に大きく成長してSiノジュール20
5となっていることが判明した。そして、このSiノジュ
ール205がコンタクト部206の底部に形成されるようにな
ると、コンタクト・オープンとなる可能性があり、問題
である。
縁膜202の段差部202aにおけるステップカバレッジを良
好な状態にするため、あるいはエレクトロマイグレーシ
ョンの発生を抑制するため等により、合金配線203の堆
積時に基板201を250℃程度に加熱しているが、その温度
が比較的高温であるがために、その堆積時における合金
配線203内にSi粒子による析出核204が発生し、これがそ
の後のシンタリング時に大きく成長してSiノジュール20
5となっていることが判明した。そして、このSiノジュ
ール205がコンタクト部206の底部に形成されるようにな
ると、コンタクト・オープンとなる可能性があり、問題
である。
そこで、本発明は上記の点に鑑みなされたものであ
り、Siノジュールの発生を効果的に抑制し、信頼性の高
いデバイスを形成できる金属電極配線の製造方法を提供
することを目的としている。
り、Siノジュールの発生を効果的に抑制し、信頼性の高
いデバイスを形成できる金属電極配線の製造方法を提供
することを目的としている。
上記の目的を達成するために、本発明は、基板上にシ
リコンを含む金属材料を堆積し、この堆積した金属材料
をシンタリングして金属電極配線を形成する方法におい
て、このシリコンを含む金属材料を堆積する工程をアル
ミニウムとシリコンを含む合金をスパッタリングにて堆
積する工程とし、シンタリング時に金属材料中のシリコ
ンがノジュールに成長するのを抑制するように、シリコ
ンを含む金属材料を堆積する際の基板温度を当該金属材
料の再結晶温度以下の温度に設定するという技術的手段
を採用している。
リコンを含む金属材料を堆積し、この堆積した金属材料
をシンタリングして金属電極配線を形成する方法におい
て、このシリコンを含む金属材料を堆積する工程をアル
ミニウムとシリコンを含む合金をスパッタリングにて堆
積する工程とし、シンタリング時に金属材料中のシリコ
ンがノジュールに成長するのを抑制するように、シリコ
ンを含む金属材料を堆積する際の基板温度を当該金属材
料の再結晶温度以下の温度に設定するという技術的手段
を採用している。
又、基板上にシリコンを含む金属材料を堆積し、この
堆積した金属材料をシンタリングして金属電極配線を形
成する方法において、このシリコンを含む金属材料を堆
積する工程をアルミニウムとシリコンを含む合金を堆積
する工程とし、その堆積する際の基板温度を、堆積直後
の金属材料中にシリコンが粒状にて析出しない温度に設
定するという技術的手段を採用している。
堆積した金属材料をシンタリングして金属電極配線を形
成する方法において、このシリコンを含む金属材料を堆
積する工程をアルミニウムとシリコンを含む合金を堆積
する工程とし、その堆積する際の基板温度を、堆積直後
の金属材料中にシリコンが粒状にて析出しない温度に設
定するという技術的手段を採用している。
なお、前記金属材料を堆積する工程は、170℃以下の
温度にて前記基板を加熱した状態にて、アルミニウムと
シリコンを含むターゲットを用いてスパッタリングを行
う工程としても良い。
温度にて前記基板を加熱した状態にて、アルミニウムと
シリコンを含むターゲットを用いてスパッタリングを行
う工程としても良い。
そして、上記の手段によると、金属材料の堆積時に金
属材料内のSiは粒状とならず分散するようになる。その
結果、金属材料のシンタリングを行っても、Siノジュー
ルはほとんど成長せず、コンタクト・オープンとなるよ
うなことがない。
属材料内のSiは粒状とならず分散するようになる。その
結果、金属材料のシンタリングを行っても、Siノジュー
ルはほとんど成長せず、コンタクト・オープンとなるよ
うなことがない。
以下、本発明を図面に示す実施例を用いて詳細に説明
する。
する。
第１図（ａ）〜（ｃ）を用いて本発明の一実施例の金
属電極配線の製造方法を工程順に説明する。まず、第１
図（ａ）において、101はSi基板等の半導体基板であ
り、その内部あるいは上部に公知の加工技術を用いてト
ランジスタ・抵抗・コンデンサ（図示せず）等の素子が
形成されている。102はCVD法等により形成される層間絶
縁膜であり、例えばBPSG膜、PSG膜等が形成される。そ
して、この上からスパッタリング法により金属電極配線
となるAl−Si合金材料103を堆積する。尚、このスパッ
タリングの条件はパワーが7.2kw、ガス圧が7mTorr、基
板加熱温度170℃であり、Al−Siから成るターゲットを
用い、Arガスを導入して行った。又、基板加熱温度は半
導体基板101をチャックするステージのヒータに通電す
る電流量により制御する。
属電極配線の製造方法を工程順に説明する。まず、第１
図（ａ）において、101はSi基板等の半導体基板であ
り、その内部あるいは上部に公知の加工技術を用いてト
ランジスタ・抵抗・コンデンサ（図示せず）等の素子が
形成されている。102はCVD法等により形成される層間絶
縁膜であり、例えばBPSG膜、PSG膜等が形成される。そ
して、この上からスパッタリング法により金属電極配線
となるAl−Si合金材料103を堆積する。尚、このスパッ
タリングの条件はパワーが7.2kw、ガス圧が7mTorr、基
板加熱温度170℃であり、Al−Siから成るターゲットを
用い、Arガスを導入して行った。又、基板加熱温度は半
導体基板101をチャックするステージのヒータに通電す
る電流量により制御する。
次に、このようにして堆積されたAl−Si合金材料103
を、フォトエッチングにより所定のパターンにパターニ
ングし、その後、140℃の温度にて30分間の低温熱処理
を施す。そして、450℃の温度にてシンタリングを行
い、第１図（ｃ）に示す状態のAl−Si合金配線を形成す
る。
を、フォトエッチングにより所定のパターンにパターニ
ングし、その後、140℃の温度にて30分間の低温熱処理
を施す。そして、450℃の温度にてシンタリングを行
い、第１図（ｃ）に示す状態のAl−Si合金配線を形成す
る。
次に、Al−Si合金材料103堆積時の基板加熱温度につ
いて、第３図を用いて説明を加える。第３図は前述した
スパッタリング条件にて、Al−Si合金材料103を堆積し
た時の基板加熱温度とコンタクト部において0.5μｍ以
上のSiノジュールが析出する確率（％）との関係を示す
グラフであり、図中、白ぬきの三角プロットは、シンタ
リング前に低温熱処理（アニール）を施さなかったサン
プルについてのデータであり、黒ぬりの三角プロットは
140℃の温度にて低温熱処理を30分施したサンプルにつ
いてのデータである。この図からわかるように、基板加
熱温度を170℃以下にすることにより、Siノジュールの
析出はほぼ０％となり、良好なコンタクトが得られる。
ここで、この170℃という温度はAl−Si合金の再結晶温
度に近似した温度であり、基板加熱温度を170℃より高
温にした場合にはAl−Si合金の再結晶化がすすむため
に、Al−Si合金の結晶粒界を伝ってSiが集まり易くな
り、Siノジュールが成長し易くなるのに対し、本実施例
のように基板加熱温度を170℃以下にした場合には、Al
−Si合金の結晶性が悪く、不規則であるために、析出し
たSiは粒状とならず、分散し易くなるものと考えられ
る。
いて、第３図を用いて説明を加える。第３図は前述した
スパッタリング条件にて、Al−Si合金材料103を堆積し
た時の基板加熱温度とコンタクト部において0.5μｍ以
上のSiノジュールが析出する確率（％）との関係を示す
グラフであり、図中、白ぬきの三角プロットは、シンタ
リング前に低温熱処理（アニール）を施さなかったサン
プルについてのデータであり、黒ぬりの三角プロットは
140℃の温度にて低温熱処理を30分施したサンプルにつ
いてのデータである。この図からわかるように、基板加
熱温度を170℃以下にすることにより、Siノジュールの
析出はほぼ０％となり、良好なコンタクトが得られる。
ここで、この170℃という温度はAl−Si合金の再結晶温
度に近似した温度であり、基板加熱温度を170℃より高
温にした場合にはAl−Si合金の再結晶化がすすむため
に、Al−Si合金の結晶粒界を伝ってSiが集まり易くな
り、Siノジュールが成長し易くなるのに対し、本実施例
のように基板加熱温度を170℃以下にした場合には、Al
−Si合金の結晶性が悪く、不規則であるために、析出し
たSiは粒状とならず、分散し易くなるものと考えられ
る。
次に、シンタリング前の低温熱処理工程の温度範囲に
ついて、第４図に示す測定データを用いて説明を加え
る。第４図は、Al−Si合金を堆積した後に30分間の熱処
理を施した際のそのアニール温度とAl−Si合金内の残留
ストレスとの関係を示しており、Ｘ線回折（XRD）を利
用して測定を行った結果である。この第４図からわかる
ように、アニール温度を高くする程、残留ストレスは解
放され、アニール温度が100℃以上であれば残留ストレ
スを２×108dyn/cm2以下にすることができる。
ついて、第４図に示す測定データを用いて説明を加え
る。第４図は、Al−Si合金を堆積した後に30分間の熱処
理を施した際のそのアニール温度とAl−Si合金内の残留
ストレスとの関係を示しており、Ｘ線回折（XRD）を利
用して測定を行った結果である。この第４図からわかる
ように、アニール温度を高くする程、残留ストレスは解
放され、アニール温度が100℃以上であれば残留ストレ
スを２×108dyn/cm2以下にすることができる。
但し、アニール温度を170℃より高温度にするとヒロ
ックの高さが極端に高くなっており、この場合、層間絶
縁膜の耐圧が小さくなってしまうので、アニール温度は
170℃以下に設定するのが良い。
ックの高さが極端に高くなっており、この場合、層間絶
縁膜の耐圧が小さくなってしまうので、アニール温度は
170℃以下に設定するのが良い。
尚、このような低温熱処理工程を施すことにより、Al
−Si合金の残留ストレスが解放されるために、Siの拡散
長が減少し、析出Siの成長速度が小さくなるために、前
述のSiノジュール発生抑制効果を助長することができ
る。
−Si合金の残留ストレスが解放されるために、Siの拡散
長が減少し、析出Siの成長速度が小さくなるために、前
述のSiノジュール発生抑制効果を助長することができ
る。
以上、本発明を上述した一実施例を用いて説明した
が、本発明はそれに限定されることなく、その主旨を逸
脱しいき限り、例えば以下に示す如く種々変形可能であ
る。
が、本発明はそれに限定されることなく、その主旨を逸
脱しいき限り、例えば以下に示す如く種々変形可能であ
る。
シンタリング前の低温熱処理工程は省略しても良い。
本発明が言う金属材料としては、Al−Si合金中にCuあ
るいはTi等の他の成分を含んでいる材料であっても良
く、その場合には基板の加熱温度はAl−Si−Cu合金ある
いはAl−Si−Ti合金の再結晶温度以下の温度に設定す
る。
るいはTi等の他の成分を含んでいる材料であっても良
く、その場合には基板の加熱温度はAl−Si−Cu合金ある
いはAl−Si−Ti合金の再結晶温度以下の温度に設定す
る。
以上述べたように、本発明によると、Siノジュールの
発生は効果的に抑制でき、信頼性の高いデバイスを形成
できるという効果がある。
発生は効果的に抑制でき、信頼性の高いデバイスを形成
できるという効果がある。
なお、金属材料を堆積した後でシンタリングを行う前
に、さらに金属材料内の残留ストレスが２×108dyn/cm2
以下となる温度以上で、且つ該金属材料の再結晶 温度以下の温度にて熱処理を行うようにすれば、さらに
Siノジュールの発生を抑制することができる。
に、さらに金属材料内の残留ストレスが２×108dyn/cm2
以下となる温度以上で、且つ該金属材料の再結晶 温度以下の温度にて熱処理を行うようにすれば、さらに
Siノジュールの発生を抑制することができる。
第１図（ａ）〜（ｃ）は本発明の一実施例の製造方法を
説明するための断面図、第２図（ａ）〜（ｃ）は従来の
製造方法を説明するための断面図、第３図は基板加熱温
度と析出したSiノジュールの確率との関係を示すグラ
フ、第４図はアニール温度と残留ストレスとの関係を示
すグラフである。 101……半導体基板,103……Al−Si合金材料。
説明するための断面図、第２図（ａ）〜（ｃ）は従来の
製造方法を説明するための断面図、第３図は基板加熱温
度と析出したSiノジュールの確率との関係を示すグラ
フ、第４図はアニール温度と残留ストレスとの関係を示
すグラフである。 101……半導体基板,103……Al−Si合金材料。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪小谷 良一 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平１−145834（ＪＰ，Ａ)
Claims (6)
- 【請求項１】基板上にシリコンを含む金属材料を堆積
し、この堆積した金属材料をシンタリングして金属電極
配線を形成する方法であって、 前記シリコンを含む金属材料を堆積する工程は、アルミ
ニウムとシリコンを含む合金をスパッタリングにて堆積
する工程であり、その堆積する際の基板温度は、前記シ
ンタリング時に前記金属材料に含まれるシリコンがノジ
ュールに成長するのを抑制すべく、前記金属材料の再結
晶温度以下の温度に設定されていることを特徴とする金
属電極配線の製造方法。 - 【請求項２】基板上にシリコンを含む金属材料を堆積
し、この堆積した金属材料をシンタリングして金属電極
配線を形成する方法であって、 前記シリコンを含む金属材料を堆積する工程は、アルミ
ニウムとシリコンを含む合金を堆積する工程であり、そ
の堆積する際の基板温度は、堆積直後の金属材料中にシ
リコンが粒状にて析出しない温度に設定されていること
を特徴とする金属電極配線の製造方法。 - 【請求項３】前記金属電極配線はアルミニウムとシリコ
ンを含む合金であり、前記金属材料を堆積する工程は、
170℃以下の温度にて前記基板を加熱した状態にて、ア
ルミニウムとシリコンを含むターゲットを用いてスパッ
タリングを行う工程であることを特徴とする請求項
（１）又は（２）記載の金属電極配線の製造方法。 - 【請求項４】前記金属材料を堆積した後で前記シンタリ
ングを行う前に、さらに前記金属材料内の残留ストレス
が２×108dyn/cm2以下となる温度以上で、且つ該金属材
料の再結晶温度以下の温度にて熱処理を行うことを特徴
とする請求項（３）記載の金属電極配線の製造方法。 - 【請求項５】前記シンタリングを行う前に、前記堆積し
た金属材料を所定のパターンにパターニングする工程を
有することを特徴とする請求項（１）乃至（４）のいず
れかに記載の金属電極配線の製造方法。 - 【請求項６】前記熱処理を行う工程は、前記堆積した金
属材料を所定のパターンにパターニングした後に行う工
程であることを特徴とする請求項（４）記載の金属電極
配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01228132A JP3083301B2 (ja) | 1989-09-01 | 1989-09-01 | 金属電極配線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01228132A JP3083301B2 (ja) | 1989-09-01 | 1989-09-01 | 金属電極配線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391240A JPH0391240A (ja) | 1991-04-16 |
| JP3083301B2 true JP3083301B2 (ja) | 2000-09-04 |
Family
ID=16871719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01228132A Expired - Lifetime JP3083301B2 (ja) | 1989-09-01 | 1989-09-01 | 金属電極配線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3083301B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12080762B2 (en) | 2021-02-17 | 2024-09-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2944840B2 (ja) * | 1993-03-12 | 1999-09-06 | 株式会社日立製作所 | 電力用半導体装置 |
-
1989
- 1989-09-01 JP JP01228132A patent/JP3083301B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12080762B2 (en) | 2021-02-17 | 2024-09-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0391240A (ja) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0310108B1 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| US5290731A (en) | Aluminum metallization method | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| US4908331A (en) | Method of manufacturing a semiconductor device by depositing metal on semiconductor maintained at temperature to form silicide | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JPH04360536A (ja) | アルミニウム・ゲルマニウム合金膜のゲルマニウムの除去方法 | |
| JP3083301B2 (ja) | 金属電極配線の製造方法 | |
| JPS5961146A (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH03262127A (ja) | 半導体装置の製造方法 | |
| JP3064454B2 (ja) | 半導体装置の製造方法 | |
| JP2705193B2 (ja) | 半導体装置の製法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP3270512B2 (ja) | 半導体装置の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JP2558732B2 (ja) | 半導体装置用薄膜配線形成方法 | |
| JPH0724268B2 (ja) | 半導体素子の製造方法 | |
| US20030162404A1 (en) | Method for fabricating conductive line on a wafer | |
| JPH03286524A (ja) | 半導体装置の製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPH04364733A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |